CN101930792A - 存储器和写入控制方法 - Google Patents

存储器和写入控制方法 Download PDF

Info

Publication number
CN101930792A
CN101930792A CN2010102058460A CN201010205846A CN101930792A CN 101930792 A CN101930792 A CN 101930792A CN 2010102058460 A CN2010102058460 A CN 2010102058460A CN 201010205846 A CN201010205846 A CN 201010205846A CN 101930792 A CN101930792 A CN 101930792A
Authority
CN
China
Prior art keywords
write
layer
memory device
magnetization
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102058460A
Other languages
English (en)
Other versions
CN101930792B (zh
Inventor
肥后丰
细见政功
五十岚实
鹿野博司
楠真一郎
大森广之
大石雄纪
山根一阳
山元哲也
别所和宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101930792A publication Critical patent/CN101930792A/zh
Application granted granted Critical
Publication of CN101930792B publication Critical patent/CN101930792B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明提供了存储器和写入控制方法，该存储器包括：存储器件，具有：存储层，将数据存储为磁体的磁化状态，以及磁化固定层，其磁化方向通过介于存储层与磁化固定层之间的非磁性层而固定，并且该存储器件通过当施加沿存储层和磁化固定层的堆叠方向流动的写入电流时改变存储层的磁化方向，来将数据存储在存储层中；以及电压控制单元，通过使用由两个以上的独立脉冲序列而构成的写入电压，而将由两个以上的独立脉冲序列构成的写入电流提供给该存储器件。

Description

存储器和写入控制方法
相关申请的参考
本申请包含于2009年6月24日向日本专利局提交的日本优先专利申请JP 2009-149902所涉及的主题，其全部内容结合于此作为参考。
技术领域
本发明涉及存储器和写入控制方法，它们通过将磁体的磁化状态存储为数据的存储层和其磁化方向被固定的磁化固定层而构成，并且通过使电流在堆叠方向上流动来改变存储层的磁化方向，而将数据存储在存储器件中。
背景技术
在现有技术中，随着信息通信设备的使用，尤其是，特别用于移动终端等的小型化电子设备变得很普遍，因此期望构成电子器件的诸如存储器或逻辑电路的器件具有提高的性能，诸如高密度集成、高运算速度、低功率消耗等。
在这样的电子设备中，非易失性存储器被认为是用于提高电子设备的功能的主要组件。作为非易失性存储器，已经实际应用了半导体闪存、FeRAM(铁磁性非易失性存储器)等，并且也在积极进行用于进一步改善其性能的研究和开发。
近年来，作为使用磁体的各种新型非易失性存储器，利用隧道磁阻效应的MRAM(磁性随机存取存储器)的开发已进展明显。例如，关于该MRAM，在J.Nahas et al.，IEEE/ISSCC 2004 VisulasSupplement，p.22等中公开的技术已经受到关注。
在MRAM中，存储数据的微小存储器件被规则地设置，并被配线为使得各个微小存储器件的都可以被访问。例如，配线具有其中设置有字线和位线的结构。各个存储装置均被构造为包括存储作为铁磁体的磁化方向的数据的存储层。
作为存储器件，使用了具有利用所谓的磁性隧道结MTJ)，磁化固定层的磁化方向可以通过设置反铁磁层来固定。
在这种结构中，发生所谓的隧道磁阻效应，该隧道磁阻效应根据由存储层的磁化方向和磁化固定层的磁化方向所形成的角度，来为流过隧道绝缘层的隧道电流而改变电阻值。因此，可以通过使用隧道磁阻效应来读出数据。当存储层的磁化方向和磁化固定层的磁化方向彼此反平行时，电阻值具有最大值。另一方面，当存储层的磁化方向和磁化固定层的磁化方向彼此平行时，电阻值具有最小值。
在现有技术中，作为通过将数据写入存储器件来存储数据的方法(下文中，其可简称为“数据写入”或“写入”)，例如，在JP-A-10-116490中公开了利用星形线特性(asteroid characteristics)的技术。另外，在美国专利申请公开第2003/0072174号中公开了利用开关特性的技术。
具体地，如下来执行数据向存储器件的写入。换而言之，通过根据合成电流磁场控制存储器件的存储层的磁化方向来写入数据，该合成电流磁场通过使电流流过设置在存储器件的上侧和下侧并设置为彼此相垂直的字线和位线而生成，通常，将写入数据时的磁化方向的不同对应于数据“0”和数据“1”而写入存储器件。
另一方面，如下来执行从存储器件2读出数据的方法(下文中，其可简称为“读出数据”或“读出”)。通过使用诸如晶体管的器件来选择存储单元，通过利用存储器件的隧道磁阻效应而将存储层的磁化方向的不同检测为电压信号的差异。因此，可以检测出所写入的数据。
在MRAM中，通过反转由铁磁体构成的存储层的磁化方向来写入数据“0”和数据“1”。因此，当将MRAM与其他的非易失性存储器相比较时，MRAM的最佳特征是可以以高速度几乎无限次(例如1015次)地来执行数据重写。
然而，在MRAM中，为了重写每次所写入的数据，需要产生用于地址配线的较大程度的电流(例如，几mA至几十mA)。在这种情况下，功率消耗变得很高。
另外，在MRAM中，用于写入的地址配线和用于读出的地址配线用在每个存储器件中。因此，难以使存储单元在结构上小型化。
另外，地址配线根据存储器件的小型化而变细。因此，难以使足够大的电流流过，并且也矫顽力增大。因此，存在所需的电流磁场增大和功率消耗增大的情况。结果，难以将存储器件小型化。
因此，为了解决上述问题，已经对无需使用电流磁场而将数据写入存储器件的技术进行了研究。特别地，为了实现其中可以通过使用较低的电流来执行磁化反转(magnetization reversal)的构造，如在美国专利第5,695,864号中所记载的被构造为利用由自旋转移所引起的磁化反转的存储器已经受到关注。
这里，在JP-A-2003-17782中，描述了由自旋转移所引起的磁化反转。由自旋转移引起的磁化反转通过将穿过另一磁体内部的自旋极化电子注入磁体，以在该磁体中产生磁化反转。
根据该现象，当将穿过磁化方向固定的磁性层(磁化固定层)的自旋极化电子移入磁化方向不固定的不同的磁性层时，扭矩被施加至该不同的磁性层(磁化自由层)的磁化。然后，通过使具有预定阀值以上的电流流过该不同的磁体，可以使该磁性层的磁化方向反转。
例如，使电流流过巨磁阻效应器件(GMR器件：巨磁阻磁头)或磁性隧道结器件(MTJ器件)，这些器件在垂直于层面的方向上具有磁化固定层和磁化自由层。因此，可以使该器件的至少一部分磁性层的磁化的方向反转。
然后，构造具有磁化固定层和磁化自由层(存储层)的存储器件，并且通过改变流过存储器件的电流的极性，来使存储层的磁化方向反转，从而执行从数据“0”转换为数据“1”和从数据“1”转换为数据“0”的重写。
另一方面，在读出所写入的数据时，通过使用隧道绝缘层设置在磁化固定层与磁化自由层(存储层)之间的构造，也可以与MRAM类似地利用隧道磁阻效应。
由自旋转移引起的磁化反转具有以下优点：即使在将存储器件小型化的情况下，也可以实现磁化反转，而无需增大电流。
例如，用于磁化反转的流过存储器件的电流的绝对值等于或小于用于具有约0.1μm大小的存储器件的1mA。此外，由于电流的绝对值与存储器件的体积成比例地减小，因此比例(定比)增大(scaling up)是有利的。此外，不需要设置在MRAM中用于存储的字线。因此，具有简化存储单元的构造的优点。
在以下的描述中，将使用自旋转移的存储器件称为SpRAM(自旋转移随机存取存储器)。另外，将引起自旋转移的自旋极化电子流称为自旋注入电流。
作为能够实现低功率消耗和高容量同时保持MRAM的优点(包括高速操作和几乎无限的重写次数)的非易失性存储器，SpRAM非常受期待。
此外，JP-A-2005-277147也是现有技术的实例。
发明内容
然而，在SpRAM中，为了在存储器件中写入数据，使写入电流在存储器件的堆叠方向上流动。此时，在存储器件的隧道绝缘层两端生成了在约0.5V至1V范围内的电压。该电压相对于隧道绝缘层的击穿电压是不可忽略的。换而言之，当重复执行写入操作时，并且当隧道绝缘层接收电场应力时，则存在隧道绝缘层被静电击穿的情况。存储器件的电阻即使在执行写入操作时也不改变，而隧道绝缘层被静电击穿的存储器件的电阻明显减小。因此，难以根据电阻的变化来读出数据。
如上所述，对于SpRAM，用于写入的施加至隧道绝缘层的电压(下文中，称作写入电压)与隧道绝缘层被静电击穿的电压(下文中，称作击穿电压)之间的差被配置为足够大。在该差较小的情况下，由于存储器件的特性变化而难以构造高容量的存储器。
因此，期望将数据存储在存储器件中，同时通过施加根据低写入电压而生成的写入电流使存储层的磁化方向反转，来防止存储器件的击穿。
根据本发明的实施方式，数据被存储到存储器件中。
存储器件包括：存储层，将将数据存储为磁体的磁化状态；以及磁化固定层，其磁化方向通过介于存储层和磁化固定层之间的非磁性层而固定。
然后，通过施加在存储层和磁化固定层的堆叠方向上流动的写入电流，改变存储层的磁化方向，从而将数据存储在存储层中。
此时，通过由两个以上的独立脉冲序列形成的写入电压，而将写入电流提供给存储器件。
根据本发明的实施方式，通过在存储层和磁化固定层的堆叠方向上的由两个以上的独立脉冲序列形成的写入电压，将写入电流提供给存储器件，从而将数据存储在存储器件中。
根据本发明的实施方式，通过由两个以上的独立脉冲序列形成的写入电压来提供写入电流。因此，即使根据低电压、通过使存储层的磁化方向反转，也可以将数据存储在存储器件中。因此，可以防止存储器件的静态击穿，并具有延长存储器件的寿命的优点。
附图说明
图1是示出了根据本发明第一实施方式的SpRAM的内部构造实例的功能框图。
图2是根据第一实施方式的利用自旋转移的存储器的存储单元的示意性截面图。
图3是表示当将写入电压施加至根据第一实施方式的存储器件时写入电压与写入出错率之间的关系的示图。
图4A和图4B是表示施加至根据第一实施方式的存储层的写入电流的时间依赖性的示图。
图5是在根据第一实施方式的多个器件中写入出错率对于写入电压的依赖性的测量结果。
图6是示出了根据第一实施方式的写入出错率和击穿的位出错率的计算实例的示意图。
图7是示出了根据第一实施方式的写入出错率和击穿的器件出错率的计算实例的示意图。
图8是表示根据本发明第二实施方式的SpRAM的内部构造实例的功能框图。
图9是示出了根据本发明第二实施方式的SpRAM的写入控制方法的实例的流程图。
具体实施方式
下文中，将描述实现本发明的优选方式(下文中，称作实施方式)。将以下面的顺序进行描述。
1.第一实施方式(写入控制：使用两个以上的脉冲序列的写入实例)
2.第二实施方式(写入控制：通过判定写入是否成功来改变脉冲序列数目的实例)
3.修改例
<1.第一实施方式>
[使用两个以上的脉冲序列的写入实例]
下文中，将参考图1至图7来描述本发明的第一实施方式。在该实施方式中，将描述本发明应用于这样的存储器的实例，该存储器(下文中，称作SpRAM1)通过使用两个以上的脉冲序列而将数据写入存储器件。
图1是表示SpRAM1的内部构造实例的功能框图。
这里，存储数据的存储器件2以阵列形状而设置，从而构成单元阵列5。各个存储器件2通过选择MOS晶体管3连接至在单元阵列5上纵向延伸的位线(BL)12和源极线(SL)13，并且存储为“0”或“1”的1位数据。另一方面，选择MOS晶体管3的栅极连接至在单元阵列5上水平延伸的字线(WL)14。
在图1中，示出了4行×4列构造的单元阵列5。然而，在实际应用中，该构造可以按比例放大。因此，例如，可以使用512行×512列的构造。在这种情况下，字线14、位线12和源极线13的数目分别为512。各条字线14的左端连接至设置在单元阵列5的左侧的行解码器6，而各条字线的右端是开放的。各条源极线13和位线12的上端和下端均连接至设置在单元阵列5的上方和下方的列开关7。
在单元阵列5被构造为具有512行×512列的情况下，地址的长度为18位。因此，将较高阶(higher-order)9位赋予行地址，而将较低阶9位赋予列地址。将行地址输入到行解码器6，而将列地址输入到设置在上侧和下侧的列开关7。
另外，SpRAM1包括将写入电压施加至源极线13的SL写入驱动器8，和将写入电压施加至位线12的BL写入驱动器9。SL写入驱动器8和BL写入驱动器9两者均用作将数据写入存储器件2的写入单元。通过电压控制单元11来控制由用于将数据写入存储组块(memory block)的写入单元所使用的写入电压和提供给读出放大器(sense amplifier)10的基准电压。该实例的电压控制单元11通过由两个以上的独立脉冲序列形成的写入电压，而将要写入到存储器件的写入电流提供给写入单元。
另外，SpRAM1包括读出放大器10，该读出放大器连接至源极线13，并且输入有用于使从存储器件2读出的电流流动的读出电压(sense voltage)。一个存储器件2存储1位数据，并且具有预定电平的基准电压被输入至读出放大器10。读出放大器10通过一起比较读出电压和基准电压来读出写入到存储器件2中的数据。该实例的读出放大器10用作从存储器件2读出数据的读出单元。
接下来，将描述使用自旋转移的存储器(SpRAM1)的存储单元的内部构造实例。
图2示出了存储器件2和存储单元的示意性截面图。
图2中表示的整个结构示出了存储单元。为了电选择用于读出存储在存储器件2中的数据的存储单元，可以使用二极管、MOS晶体管等。图2中所示的存储单元使用了MOS晶体管。
首先，将描述存储单元的构造实例。
铁磁层22和铁磁层24设置为其间夹有非磁性层23，从而形成了反铁磁耦合。此外，设置在下层侧的铁磁层22被设置为与反铁磁层21相接触。因此，由于在上述各层之间的交换相互作用，铁磁层22具有对于一个方向的强的磁性各向异性。通过上述层21、22、23和24来构成其磁化方向固定的磁化固定层15。换而言之，磁化固定层15通过隔着非磁性层堆叠的多个(在该实例中，为两个)铁磁层22和24而构成。
铁磁层26被构造为使得其磁化M1的方向可以比较容易地旋转，并且通过铁磁层26来构成存储层(磁化自由层)16。存储层16将数据存储为磁体的磁化状态。
在磁化固定层15的铁磁层24与铁磁层26之间，即，在磁化固定层15与存储层16之间形成有隧道绝缘层25。该隧道绝缘层25具有用于切断上铁磁层26和下铁磁层24的磁性耦合并使隧道电流流动的功能。因此，通过其磁性层的磁化方向固定的磁化固定层15、隧道绝缘层25以及其磁化方向可变的存储层16来构成TMR(隧道磁阻效应)器件。
因此，构成了通过上述层21到26、基底膜20和覆盖层27，由TMR器件形成的存储器件2。
当施加在堆叠方向上流动的写入电流时，存储器件2可以通过改变存储层16的磁化方向而将数据存储在存储层16中。
构成存储器件2的各个层的材料如下。
作为反铁磁层21的材料，例如，可以使用PtMn。
作为磁化固定层15的强磁性物质22和24的材料，可以使用诸如CoFe的铁磁材料。
作为非磁性层23的材料，例如，可以使用Ru、Ta、Cr、Cu等。
作为隧道绝缘层25的材料，例如，可以使用MgO。
作为存储层16的铁磁层26的材料，可以使用诸如CoFeB的铁磁材料。
在硅基板30中，形成了选择MOS晶体管3。在设置于选择MOS晶体管3一侧的扩散层33上形成有连接插头17。存储器件2的基底膜20连接至该连接插头17。设置在选择MOS晶体管3另一侧的扩散层32通过图中未示出的连接插头而连接至源极线13。选择MOS晶体管3的栅极通过图中未示出的连接插头而连接至字线14。存储器件2的覆盖层27连接至设置于其上的位线12。
在正常状态下，由于穿过非磁性层23的反铁磁耦合，铁磁层22的磁化M11和铁磁层24的磁化M12处于近似完全反平行的状态。
通常，铁磁层22和铁磁层24被构造为具有相同的磁矩。因此，磁场在磁极处的泄漏分量小到可以忽略。
由层24、25和26构成的TMR器件的电阻值取决于存储层16的铁磁层26的磁化M1的方向和磁化固定层15的铁磁层24的磁化M12的方向是处于平行状态还是反平行状态而变化，其中隧道绝缘层25介于两个铁磁层24和26之间。在两个磁化M1和M12处于平行状态下，电阻值减小。另一方面，在反平行状态下，电阻值增大。当TMR器件的电阻值改变时，整个存储器件2的电阻值也改变。通过利用上述现象，可以将数据写入存储器件2或可以从其中读出数据。例如，通过将具有低电阻值的状态赋予数据“0”和将具有高电阻值的状态赋予数据“1”，可以写入二进制数据(1位)。
此外，磁化固定层15的设置在存储层16侧的铁磁层24是作为在读出存储的数据时存储层16的磁化M1的方向基准而参照的铁磁层。因此，铁磁层24也被称为“参照层”。
为了重写存储单元的数据，或读出写在存储单元中的数据，使自旋注入电流Iz流动。该自旋注入电流Iz通过扩散层33、存储器件2和位线12。
当自旋注入电流Iz的极性变化时，流过存储器件2的自旋注入电流Iz的方向可以从向上方向变为向下方向，或者可以从向下方向变为向上方向。
因此，改变了存储层16的磁化M1的方向，从而可以重写存储单元的数据。
接下来，将描述通过写入单元所执行的数据写入操作的实例。
行解码器6根据行地址而将512条位线14之一的电压设定为电源电压，并导通连接至相应的字线14的选择MOS晶体管3。设置在上侧的列开关7根据列地址而将512条源极线13之一连接至SL写入驱动器8。设置在下侧的列开关7根据列地址而将512条位线12之一连接至BL写入驱动器9。
SL写入驱动器8在输入的数据为“1”时输出写入电压。另一方面，SL写入驱动器8在输入的数据为“0”时输出GND。相反，BL写入驱动器9在输入的数据为“0”时输出写入电压。另一方面，BL写入驱动器9在输入的数据为“1”时输出GND。因此，电流的方向根据所输入的数据而变化，从而可以执行对于所选择的存储器件2的数据“0”或“1”的写入操作。
接下来，将描述通过读出放大器10所执行的数据读出操作的实例。
字线14的选择与用于数据写入的字线选择相同。设置在上侧的列开关7根据列地址而将512条位线12之一连接至SL写入驱动器8。设置在下侧的列开关7根据列地址而将512条源极线13之一连接至读出放大器10。SL写入驱动器8通常输出GND。因此，使恒定读出电流从读出放大器10流至所选择的存储器件2。
在存储器件2的状态为“1”的情况下，即，在高电阻状态的情况下，假设用于使读出电流流动的读出电压为V1。类似地，在存储器件2的状态为“0”的情况下，即，在低电阻状态的情况下，假设用于使读出电流流动的读出电压为V0。此时，由于电阻值的大小关系，V1＞V2。因此，将小于V1且大于V2的基准电压输入至读出放大器10。
读出放大器10将读出电压和基准电压进行比较。这里，在“读出电压＞基准电压”的情况下，可以判定存储器件2处于其中存储有“1”的状态中。另一方面，在“读出电压＜基准电压”的情况下，可以判定存储器件2处于其中存储有“0”的状态中。换而言之，可以执行数据读出操作。
接下来，将描述SpRAM1的出错率。这里，仅描述对于将数据写入该实例的存储器件2的出错率。
为了描述SpRAM1的详细写入操作，假设参照层(铁磁层24)的磁化M12的方向和存储层16的磁化M1的方向在初始状态下处于平行状态，并且通过使写入电流(自旋注入电流Iz)流动来使上述方向变为反平行状态。这里，即使在参照层(铁磁层24)的磁化M12的方向和存储层16的磁化M1的方向处于平行状态时，磁化的相对角度也不会为精确的0度。存储层16的磁化M1的方向具有以零度作为中心的分布，并由于热起伏(heat fluctuation)的影响而持续摆动。随着参照层(铁磁层24)的磁化M12的方向和存储层16的磁化M1的方向的相对角度增大，自旋注入的力也变得更强。
换而言之，在写入电流流动时磁化M1和M12的相对角度大的情况下，可以通过小电流将该状态变为反平行状态。相反，在磁化M1和M12的相对角度小的情况下，则需要施加大电流。在写入电流流动时磁化M1和M12所面向的方向是完全随机性的。换而言之，当同一电流流过同一元件时，可以存在将该状态改变为反平行状态的情况，以及维持平行状态的情况。保持在平行状态表示写入操作失败。
图3示意性地示出了写入电压的写入出错率的实例。
横轴表示写入电压，而纵轴(log)表示写入出错率。在将写入电压Va施加至存储器件2时的写入出错率10-4与10,000次写入操作中1次写入操作失败的情况相对应。如从图中所看到的，随着写入电压的增大，写入出错率迅速地下降。例如，当写入电压从Va增大至Vb时，写入出错率降低到108分之一的频率。如上所述，为了执行没有任何问题的写入操作，增大写入电压是优选的。以上所展现的描述是针对状态由反平行状态改变为平行状态的情况。然而，该描述可以类似地应用于状态由平行状态改变为反平行状态的情况。
同时，根据写入电压的施加将电场应力施加至存储器件2的隧道绝缘层。重复的应力最终导致隧道绝缘层静电击穿。如下来模拟隧道绝缘层的静电击穿。
这里，将考虑写入单元利用特定写入电压来重复执行存储器件2的电压施加的情况。
在x次施加写入电压之前，存储器件2的击穿概率r用下面的等式来表示。
r＝1-exp(-(x/μ)β)    (1)
等式(1)表示威布尔分布(Weibull distribution)。β表示分布的形状，并对于在SpRAM1中使用的存储器件2在大约1至2的范围内。μ为可写入次数的平均数，并且取决于写入电压。
可以将μ的写入电压依赖性描述为所谓的幂律模型，并且可以由下面的等式来表示。
μ＝x1×V-b    (2)
这里，x1是写入电压1V的可写入次数的平均数，而b是用于确定电压依赖性的参数。
通常，x1在大约104至1010的范围内，而b在大约40至60的范围内。如从等式(2)中可以知道，随着写入电压的增大，μ值减小，从而，击穿概率(＝击穿出错率)增大。因此，为了减小存储器件2的击穿出错率，优选通过使用低写入电压来执行写入操作。
如上所述，在SpRAM1中，写入出错率和击穿出错率对写入电压具有相反的依赖性。因此，可以理解的是，写入出错率和击穿出错率是此消彼长的关系。为了实现大容量的存储器，需要保证实现期望的写入出错率的写入电压和实现期望的击穿出错率的写入电压之间的足够大的差异(写入余量)。
因此，作为各种评价的结果，本发明的发明人等发现，可以通过使写入单元向存储器件2提供其中写入电压由两个以上的独立脉冲序列构成的写入电流，来提高写入余量(write margin)。
随后，将描述用于SpRAM1中的写入控制方法的具体实例。
如上所述，根据写入电压的施加，写入操作是成功还是失败是概率性的。如图3所示，在通过使用电压Va来执行写入操作的情况下，写入出错率表现为10-4。因此，可以说10,000次写入操作中有1次写入操作是失败的。此时，图4A中所示一个脉冲的写入电流流过存储器件2。随后，当通过使用同一电压Va再次执行写入操作时，还是在这种情况下，10,000次写入操作中有1次写入操作是失败的。
如图4B所示，当将两次写入操作集中在一起时，显而易见的是，这两次写入操作与使用两个连续脉冲序列的写入操作相对应。当两次写入操作中的至少一次写入操作成功时，就可以重写数据。因此，将使用两个脉冲序列的写入操作的写入出错率表示为10-4×10-4＝10-8。换而言之，写入出错率变为上述写入出错率的平方。这里，使用两个脉冲序列的写入操作的写入出错率在图3中由黑点35标示。该写入出错率与写入电压为Vb情况下的写入出错率相对应。
接下来，将描述击穿出错率根据使用两个脉冲序列的写入操作的变化。
由于通过使用两个脉冲序列来执行写入操作，因此施加到隧道绝缘层的应力变为单脉冲情况下的应力的两倍。当写入操作的次数为x时，一个脉冲的击穿出错率r1由下面的等式来表示。
r1＝1-exp(-(x/μ)β)    (3)
另外，两个脉冲序列的击穿出错率r2由下面的等式来表示。
r2＝1-exp(-(2x/μ)β)    (4)
击穿出错率具有远小于“1”(r1和r2＜＜1)的值。因此，当它们以级数展开时，r2≈2×r1。因此，看起来是，尽管写入出错率通过被平方而减小，但击穿出错率却成倍地增大。基于这种差异，可以通过使用两个脉冲序列执行写入操作，来提高写入余量。随着脉冲序列的数目增加，上述优点也进一步增加。
在上述所展现的讨论中，已经描述了对于使用单个存储器件2情况的写入出错率。然而，在实际使用SpRAM1的情况下，事实上使用了多个存储器件2的写入出错率。通常，写入出错率对于每个存储器件2而变化。因此，如下来定义两个出错率。
首先，将在用于多个存储器件的特定电压下执行写入操作的情况下写入操作失败的存储器件2的比率定义为位出错率。位出错率与存储器件2的写入出错率的平均值相对应。另一方面，由于威布尔分布最初是为多个存储器件2而设计的模型，因此击穿出错率最初也是对于多个存储器件2的位出错率。
接下来，将器件出错率定义为，对于针对由多个存储器件2构成的SpRAM1来执行所需次数的写入操作的情况，至少一次写入操作失败的概率。器件出错率是表示包括SpRAM1的存储器件的性能的指标。器件出错率的所需水平取决于使用器件等的应用。通常，器件出错率具有10-6至10-4范围内的值。
接下来，将展示从位出错率中获取器件出错率的方法。这里，假设存储器件具有误差校正功能(ECC)。
这里，N为存储器的容量，n为ECC的代码位数，k为ECC的数据位数，S为错误校正位数，b＝N/k为块数，x为写入次数。
在这种情况下，写入的器件出错率Rd与位出错率Rb之间的关系由下面的等式表示。
Rd＝1-(1-F[n，s，Rb]^(bx))    (5)
这里，F[n，s，r]是表示块出错率的函数，并且由下面的等式表示。
F ( n , s , r ) = &Sigma; m = s + 1 n n m r m ( 1 - r ) n - m - - - ( 6 )
由于写入的次数包括在位出错率Rb中，因此击穿的器件出错率Rd类似地由下面的等式表示。
Rd＝1-(1-F[n，s，Rb]^(b))    (7)
这里，展示了详细的计算实例。当N＝76k字节、n＝12、k＝8、s＝1、x＝1,000,000时，为实现Rd＝1/10,000所需的写入的位出错率Rb为4.4×10-9。
接下来，为了验证使用两个以上的连续独立脉冲序列的写入操作的效果，基于实际测量的数据计算了出错率。这些值的先决条件与上述计算实例的先决条件相同。
首先，为了获取写入电压的位出错率Rb，测量了128个存储器件2的写入出错率。
图5表示写入电压的写入出错率的测量结果。
图5中所示的一个曲线36表示一个存储器件2的写入出错率。通过在测量写入出错率时重复执行106次写测量，获取了高达10-6的写入出错率。通过执行这种测量，获取了近似于特定写入电压的写入出错率的累积频率分布的曲线36。通过在所有位的范围内执行数值积分，获取了写入的位出错率Rb。
图6表示写入电压的位出错率Rb的实例。
由于从测量中没有得到等于或小于10-6的写入出错率，因此通过将测量结果直线外推来计算出测量结果。
这里，实线37表示写入出错率，而虚线38表示击穿的位出错率Rb。
击穿的位出错率Rb可以通过由常规应力测试来确定威布尔分布和幂律模型的参数而获取，在该常规应力测试中，通过将恒定写入电压施加至多个存储器件2，而测量直到存储器件2被击穿的时间。如上所述，写入的位出错率随着写入电压的增大而减小。相反，击穿的位出错率Rb随着写入电压的增大而增大。
图7示出了通过使用上述等式(6)所计算的器件出错率Rd的实例。
这里，线41表示执行使用单脉冲的一般写入操作的情况下的器件出错率。另一方面，线42和43表示执行使用两个以上的独立脉冲序列的写入操作的情况下所得的器件出错率，它们都是对于该实例的SpRAM1而执行的。线42和43与双重脉冲的写入和三重脉冲的写入相对应。根据双重脉冲的写入和三重脉冲的写入，与单脉冲的写入相比较，写入的器件出错率Rd明显降低。
另外，击穿的器件出错率Rd由线45至47表示。因此，在写入的器件出错率Rd明显降低的同时，击穿的器件出错率Rd增大。然而，如图所示，击穿的器件出错率Rd增大的幅度相对较低。原因如下。当写入的器件出错率Rd以平方或立方的形式减小时，击穿的器件出错率Rd只增加至两倍和三倍。
写入的器件出错率Rd和击穿出错率Rd的交点成为全部出错率减小最多的操作点。这里，在单脉冲的情况下，出错率在0.72V的写入电压下约为10-3。然而，在双重脉冲的情况下，出错率在0.66V的电压下改善至约10-5。如上所述，通过使用该实例的SpRAM1，写入的器件出错率Rd和击穿的器件出错率Rd即使在低电压下也仍减小。
上述结果体现在了详细的数值中。然而，由于写入电压取决于存储器件2的材料、器件电阻等，因此写入电压由基准值来标准化。首先，为了确定写入电压的基准值，将位出错率变为1/2的电压设定为Vc0。在该实例中，如图6所示，Vc0＝0.55V。在通过使用该值作为基准来评估写入电压的情况下，所需的器件出错率被假定为10-5。在使用单脉冲的一般写入控制方法中，写入电压为0.74V＝1.35×Vc0。另一方面，在用于该实例的SpRAM1中的使用双重脉冲和三重脉冲的写入控制方法中，写入电压为0.66V＝1.20×Vc0和0.63V＝1.14×Vc0。
如上所述，通常，将基准电压的1.35倍的写入电压施加至存储器件2。然而，通过使用该实例的写入控制方法，显然的是，可以通过将等于或小于基准电压的1.2倍的写入电压施加至存储器件2来实现所需的器件出错率Rd。
通常，通过使用单脉冲来写入数据。然而，根据上述第一实施方式的写入控制方法，通过使用诸如双重脉冲或三重脉冲的多个连续脉冲序列来写入数据。因此，在减小写入电压的同时也可以减小写入出错率、位出错率Rb和器件出错率Rd。因此，可以减小施加至存储器件2的负载。因此，具有可以延长存储器件2的工作寿命的优点。
<2.第二实施方式>
[通过判定写入是否成功来改变脉冲序列数目的实例]
接下来，将描述本发明的第二实施方式。
在该实例中，使用了SpRAM 50，该SpRAM基于在通过使用两个以上的独立脉冲序列而将写入电压施加至存储器件2的过程中读出放大器10的输出内容，来判定写入是否成功。在以下的描述中，将相同参考标号赋予对应于如在第一实施方式中预先描述的图1中所示的各个部分，并且省略了其详细的描述。
图8示出了该实例的SpRAM 50的内部构造的实例。
SpRAM 50包括写入判定单元51，其基于从读出放大器10所输出的电压值来判定是否已将数据成功写入存储器件2。写入判定单元51检测在将由两个以上的独立脉冲序列形成的写入电流依次施加至存储器件2的过程中的存储层的磁化方向的变化。在写入判定单元51检测到存储层的磁化状态的变化的情况下，电压控制单元11控制写入电压的供给，从而不将由此后的脉冲序列形成的写入电流施加至存储器件2。
图9是表示为存储器件2所执行的写入处理的实例的流程图。
首先，提供有写入电压的写入单元通过使用第一脉冲而将数据写入存储器件2(步骤S1)。接下来，读出放大器10从存储器件2读出读出电压，并将通过相互比较读出电压和基准电压所获取的结果传输至写入判定单元51(步骤S2)。
写入判定单元51基于该结果来判定数据到存储器件2的写入是否成功(步骤S3)。在写入判定单元51判定了写入成功的情况下，写入单元完成该处理，而无需再执行此后的写入。
另一方面，判定写入失败时，写入判定单元51判定写入的次数是否是第n次(步骤S4)。这里，第n次表示脉冲序列的数目。这是基于以下情况的，即除了存在脉冲序列的数目为2个的情况之外，还可以存在脉冲序列的数目为3个以上的情况。
当写入判定单元51判定了写入的次数小于n时，该处理进行至步骤S1，并再次执行写入。另一方面，当判定写入的次数为n时，则判定写入出错，并且该处理完成。
另一方面，当该实例的SpRAM 50检测到在施加两个以上的独立脉冲序列的过程中写入成功的时候，SpRAM 50不施加此后的脉冲序列。由于写入出错率基本上较低，因此在很多情况下，写入通过施加第一脉冲就成功了。然后，在电压控制单元11的控制下完成写入，不必要的应力没有被施加至存储器件2的隧道绝缘层。因此，可以防止击穿的器件出错率Rd的增大。具体地，由于读出放大器10读出了图4B中所示的t1和t2之间的读出电压，因此写入判定单元51可以通过第一脉冲的施加来检测写入是成功还是失败。
另外，在执行通过使用两个以上的独立脉冲序列的写入时写入成功，并且不施加之后的脉冲的情况下，写器件出错率Rd为如图7中所示。然而，双脉冲或三重脉冲情况下的击穿的器件出错率Rd与线45所表示的单脉冲的情况相同。因此，进一步执行写入，并且增加了余量。
根据上述第二实施方式的写入控制方法，在通过使用两个以上的独立脉冲序列而将写入电压施加至存储器件2的情况下，判定在施加写入电压时写入是否成功。然后，当写入成功时，则完成写入，从而没有将不必要的应力施加至存储器件2。因此，具有可以抑制击穿的器件出错率Rd的优点。
<3.修改例>
另外，在根据上述第一实施方式和第二实施方式的存储器件2中，磁化固定层15形成在存储层16的下层上。然而，也可以使用磁化固定层形成在存储层16的上层上的构造。
另外，在该实施方式中，磁化固定层15由两层铁磁层22和24构成。然而，构成磁化固定层15的铁磁层的数目没有具体的限制。
另外，在该实施方式中，磁化固定层15仅形成在存储层16的下层上。然而，也可以使用这样的构造，其中，在存储层16的上层上形成有不同的磁化固定层，并且存储层16介于两个磁化固定层之间。此时，这些铁磁层中最靠近存储层16的一层(构成该不同的磁化固定层)的磁化方向优选固定为与构成磁化固定层15的铁磁层24的磁化方向相反的方向。此外，将不同的磁化固定层与存储层16分离的层可以是类似于隧道绝缘层25的绝缘体，或者可以是诸如Ru、Ta、Cr或Cu的非磁性金属。
此外，用于写入的脉冲序列具有图4A和图4B中的矩形形状。然而，只要脉冲可以用于写入，其就可以具有任何形状。例如，在脉冲的上升边缘或下降边缘中，或者在脉冲的上升边缘和下降边缘这两者中，可以设定几个ns至几十个ns的时间。此外，脉冲序列的数目不限于图7中所示的两个或三个。因此，可以使用更多个脉冲序列。
图4B中所示的各个脉冲序列的脉冲宽度t1-t0或t3-t2可以根据存储器件2的特性或期望的出错率来调整。随着脉冲宽度变得更长，写入出错率进一步减小，而击穿出错率则趋向于增大。通常，脉冲宽度在10ns到300ns的范围内是优选的。可以将脉冲序列的脉冲宽度均匀地设定为同一宽度，或可以设定为不同的宽度。
另外，为了缩短写入时间，脉冲之间的间隔t2-t1优选地被配置为尽可能的小。然而，将间隔设定为一定程度的长度，从而可以将通过使用两个脉冲的写入彼此独立地对待。例如，当将t2-t1＝0作为极限时，则执行使用具有双倍长度的一个脉冲的写入。然而，在这种情况下，写入出错率不是以平方的形式来增大。原因是，写入事件不是彼此独立的。为了显著减小写入出错率，脉冲之间的间隔等于或长于10ns是优选的。
此外，在图4B中，示出了两个脉冲序列的电流值相同的实例。然而，两个脉冲序列的电流值可以根据需要被配置为互不相同。
本发明不限于上述的构成，并且在不背离本发明的基本概念的范围内，可以具有各种不同的构成。

Claims (7)

1.一种存储器，包括：
存储器件，具有：存储层，将数据存储为磁体的磁化状态；以及磁化固定层，其磁化方向通过介于所述存储层与所述磁化固定层之间的非磁性层而固定，并且所述存储器件通过当施加沿所述存储层和所述磁化固定层的堆叠方向流动的写入电流时改变所述存储层的磁化方向，来将所述数据存储在所述存储层中；以及
电压控制单元，通过使用由两个以上的独立脉冲序列构成的写入电压，而将由所述两个以上的独立脉冲序列构成的所述写入电流提供给所述存储器件。
2.根据权利要求1所述的存储器，还包括：
写入判定单元，在将由所述两个以上的独立脉冲序列构成的写入电流连续施加至所述存储器件时，检测所述存储层的磁化状态，
其中，在所述写入判定单元检测到所述存储层的磁化状态变化的情况下，所述电压控制单元不向写入了所述数据的所述存储器件施加由之后的脉冲序列构成的所述写入电流。
3.根据权利要求1或2所述的存储器，其中，所述磁化固定层由隔着非磁性层而堆叠的多个铁磁层形成。
4.根据权利要求1至3中的任一项所述的存储器，其中，在单脉冲下所述存储器的平均写入电压为Vc0的情况下，所述两个以上的独立脉冲序列的电压等于或小于1.2×Vc0。
5.一种写入控制方法，包括以下步骤：
在由两个以上的独立脉冲序列构成的写入电压下，使用由两个以上的独立脉冲序列构成的写入电流将数据存储到存储器件中，其中，所述存储器件具有：存储层，将数据存储为磁体的磁化状态；以及磁化固定层，其磁化方向通过介于所述存储层与所述磁化固定层之间的非磁性层而固定，并且所述存储器件通过当施加沿所述存储层和所述磁化固定层的堆叠方向流动的写入电流时改变所述存储层的磁化方向，来将所述数据存储在所述存储层中。
6.根据权利要求5所述的写入控制方法，还包括：在向所述存储器件依次施加所述脉冲序列的过程中检测到所述存储层的磁化状态改变的情况下，不施加由之后的脉冲序列构成的所述写入电流。
7.根据权利要求5或6所述的写入控制方法，其中，所述磁化固定层由隔着非磁性层而堆叠的多个铁磁层形成。
CN2010102058460A 2009-06-24 2010-06-17 存储器和写入控制方法 Expired - Fee Related CN101930792B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-149902 2009-06-24
JP2009149902A JP2011008849A (ja) 2009-06-24 2009-06-24 メモリ及び書き込み制御方法

Publications (2)

Publication Number Publication Date
CN101930792A true CN101930792A (zh) 2010-12-29
CN101930792B CN101930792B (zh) 2013-09-25

Family

ID=43369899

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102058460A Expired - Fee Related CN101930792B (zh) 2009-06-24 2010-06-17 存储器和写入控制方法

Country Status (5)

Country Link
US (1) US8437180B2 (zh)
JP (1) JP2011008849A (zh)
KR (1) KR20100138782A (zh)
CN (1) CN101930792B (zh)
TW (1) TW201110119A (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9728240B2 (en) * 2009-04-08 2017-08-08 Avalanche Technology, Inc. Pulse programming techniques for voltage-controlled magnetoresistive tunnel junction (MTJ)
JP5786341B2 (ja) * 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
JP2012160681A (ja) * 2011-02-03 2012-08-23 Sony Corp 記憶素子、メモリ装置
WO2014045598A1 (en) * 2012-09-24 2014-03-27 Ps4 Luxco S.A.R.L. Semiconductor device
TWI560549B (en) * 2013-02-07 2016-12-01 Winbond Electronics Corp Access system
US9455014B1 (en) * 2015-03-19 2016-09-27 Qualcomm Incorporated Adjusting resistive memory write driver strength based on write error rate (WER) to improve WER yield, and related methods and systems
JP2017037691A (ja) 2015-08-10 2017-02-16 株式会社東芝 不揮発性半導体メモリ
US10403385B2 (en) * 2017-06-30 2019-09-03 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus for memory device testing and field applications
US10573364B1 (en) * 2018-12-13 2020-02-25 Nxp Usa, Inc. Magnetic disturb diagnostic system for MRAM
TWI764790B (zh) * 2021-07-23 2022-05-11 大陸商珠海南北極科技有限公司 記憶體位元級的修復方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020145905A1 (en) * 2001-04-06 2002-10-10 Tadahiko Hirai Nonvolatile solid-state memory and method of driving the same
CN101252144A (zh) * 2007-02-21 2008-08-27 索尼株式会社 存储器件和存储器
CN101297371A (zh) * 2005-10-27 2008-10-29 弘世科技公司 具有改进的读写容限的电流驱动切换磁性存储单元及采用该单元的磁性存储器
US20090154231A1 (en) * 2005-10-03 2009-06-18 Yuukou Katou Magnetic Random Access Memory and Operating Method of the Same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5695864A (en) 1995-09-28 1997-12-09 International Business Machines Corporation Electronic device using magnetic components
US5920500A (en) 1996-08-23 1999-07-06 Motorola, Inc. Magnetic random access memory having stacked memory cells and fabrication method therefor
JP2003017782A (ja) 2001-07-04 2003-01-17 Rikogaku Shinkokai キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置
US6545906B1 (en) 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
WO2004032145A2 (en) * 2002-10-03 2004-04-15 Koninklijke Philips Electronics N.V. Programmable magnetic memory device
JP4270892B2 (ja) 2003-01-27 2009-06-03 Ｈｏｙａ株式会社 偽色低減装置
JP4253225B2 (ja) * 2003-07-09 2009-04-08 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP2005277147A (ja) 2004-03-25 2005-10-06 Tohoku Univ 磁気記録素子の記録方法及び磁気記録素子アレイ
JP2006295000A (ja) * 2005-04-13 2006-10-26 Sony Corp 記憶素子及びメモリ
JP2006294191A (ja) * 2005-04-14 2006-10-26 Toshiba Corp 磁気ランダムアクセスメモリのデータ読み出し方法
JP2008211058A (ja) * 2007-02-27 2008-09-11 Toshiba Corp 磁気ランダムアクセスメモリ及びその書き込み方法
JP5166322B2 (ja) * 2009-03-03 2013-03-21 株式会社東芝 磁気ランダムアクセスメモリ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020145905A1 (en) * 2001-04-06 2002-10-10 Tadahiko Hirai Nonvolatile solid-state memory and method of driving the same
US20090154231A1 (en) * 2005-10-03 2009-06-18 Yuukou Katou Magnetic Random Access Memory and Operating Method of the Same
CN101297371A (zh) * 2005-10-27 2008-10-29 弘世科技公司 具有改进的读写容限的电流驱动切换磁性存储单元及采用该单元的磁性存储器
CN101252144A (zh) * 2007-02-21 2008-08-27 索尼株式会社 存储器件和存储器

Also Published As

Publication number Publication date
US8437180B2 (en) 2013-05-07
JP2011008849A (ja) 2011-01-13
TW201110119A (en) 2011-03-16
US20100328998A1 (en) 2010-12-30
CN101930792B (zh) 2013-09-25
KR20100138782A (ko) 2010-12-31

Similar Documents

Publication Publication Date Title
CN101930792B (zh) 存储器和写入控制方法
US8098513B2 (en) Memory array with read reference voltage cells
US9721637B2 (en) Method of writing to a spin torque magnetic random access memory
US8289759B2 (en) Non-volatile memory cell with precessional switching
US20120155158A1 (en) Storage device and writing control method
CN101226769B (zh) 存储元件和存储器
US8416612B2 (en) Memory and data processing method
US20170372762A1 (en) Systems for Implementing Word Line Pulse Techniques in Magnetoelectric Junctions
CN102326204B (zh) 自旋转移转矩存储器自基准读取方法
CN100466094C (zh) 电阻交叉点阵列中多比特存储单元存储器
US20170372761A1 (en) Systems for Source Line Sensing of Magnetoelectric Junctions
US6801451B2 (en) Magnetic memory devices having multiple bits per memory cell
US7280388B2 (en) MRAM with a write driver and method therefor
US7203088B2 (en) Magnetoresistive random access memory and driving method thereof
EP2355142B1 (en) Magnetic memory element and nonvolatile storage device
US8638597B2 (en) Bit line charge accumulation sensing for resistive changing memory
JP4839894B2 (ja) 磁気メモリの読み出し回路
JP2002367366A (ja) 磁性体メモリ及びその駆動方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130925

Termination date: 20150617

EXPY Termination of patent right or utility model