CN101894845A - Tft阵列结构及其制造方法 - Google Patents

Tft阵列结构及其制造方法 Download PDF

Info

Publication number
CN101894845A
CN101894845A CN2009100573021A CN200910057302A CN101894845A CN 101894845 A CN101894845 A CN 101894845A CN 2009100573021 A CN2009100573021 A CN 2009100573021A CN 200910057302 A CN200910057302 A CN 200910057302A CN 101894845 A CN101894845 A CN 101894845A
Authority
CN
China
Prior art keywords
film
gate line
array structure
electrode
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009100573021A
Other languages
English (en)
Inventor
袁剑峰
赵本刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma Microelectronics Co Ltd filed Critical Shanghai Tianma Microelectronics Co Ltd
Priority to CN2009100573021A priority Critical patent/CN101894845A/zh
Publication of CN101894845A publication Critical patent/CN101894845A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明提供一种TFT阵列结构及其制造方法,所述TFT阵列结构包括:基板;形成于所述基板上的栅极线和公共电极;与所述栅极线相交的数据线;形成于所述公共电极和所述基板上的绝缘层;形成于所述栅极线与所述数据线交点处的TFT,其中,所述TFT包括:与所述栅极线一体的栅极;依次形成于所述栅极上的栅绝缘层和半导体层;漏极和与所述数据线一体的源极;其中两条数据线与所述栅极线交点之间的栅极线上的半导体层至少被部分刻蚀掉,使得所述两条数据线的电压信号不同时,不会有电流在所述两条数据线之间流动。本发明可降低TFT阵列结构的制造成本,并解决了数据线之间的串扰和失真的问题,有利于成品率的提高。

Description

TFT阵列结构及其制造方法
技术领域
本发明涉及平板显示技术,尤其涉及一种薄膜晶体管(TFT)阵列结构及其制造方法。
背景技术
目前,平板显示技术在生活中的应用越来越普遍,例如笔记本电脑、手机等移动终端、数码相框以及GPS导航仪等都需要应用到平板显示技术。虽然液晶显示技术(LCD)在平板显示技术领域占有主导地位,但是有机发光二极管(OLED)和电子油墨(E-INK)等技术发展也相当迅速。
平板显示器件按照驱动方法分为使用无源驱动方法的无源矩阵(PM)平板显示器件和使用有源驱动的有源矩阵(AM)平板显示器件。其中,有源矩阵平板显示器件被广泛的用作显示器件,其使用薄膜晶体管(TFT)来控制信号输入到每个像素中,适合于巨大信号量的处理,以实现动态图像。为了有效地降低TFT阵列结构的价格,并提高其成品率,有源驱动TFT阵列的制造工艺逐步得到简化,现在普遍采用五次光刻。
美国专利US 20080105873 A1提出了一种采用四次光刻制备TFT阵列结构的方法。如图1至图3所示,与传统的五次光刻工艺相比,这种工艺的最大特点是降低了制造成本,但是,由于半导体层14和栅极12a、栅极线12b是在一次光刻工艺中成型的,因此,除了在栅极12a的上方存在半导体层14外,栅极线12b的其它区域上也存在半导体层14,两条数据线19c和与之相交的一条栅极线12b就形成了一个TFT结构,当两条数据线之间的电压信号不同时,就会有电流在两条数据线之间流动,而造成数据信号失真,严重影响显示品质。
发明内容
为解决上述问题,本发明提供一种TFT阵列结构及其制造方法,可简化TFT阵列的生产工艺,降低生产成本,并可解决数据线之间的串扰和失真问题,提高TFT阵列结构的成品率。
本发明提供一种TFT阵列结构,包括:基板;形成于所述基板上的栅极线和公共电极;与所述栅极线相交的数据线;形成于所述公共电极和所述基板上的绝缘层;形成于所述栅极线与所述数据线交点处的TFT,其中,所述TFT包括:与所述栅极线一体的栅极;依次形成于所述栅极上的栅绝缘层和半导体层;漏极和与所述数据线一体的源极;其中,所述两条数据线与所述栅极线交点之间的栅极线上的半导体层至少被部分刻蚀掉,使得所述两条数据线的电压信号不同时,不会有电流在所述两条数据线之间流动。
进一步的,所述两条数据线与所述栅极线交点之间的栅极线上的半导体层被完全刻蚀掉。
进一步的,所述TFT阵列结构还包括像素电极,所述像素电极形成于所述绝缘层上,且与所述漏极连接。
进一步的,所述TFT阵列结构还包括与所述栅极线一体的接触垫,以及贯穿所述绝缘层且位于所述接触垫之上的栅极接触孔。
进一步的,所述TFT阵列结构还包括欧姆接触层,所述欧姆接触层形成于所述半导体层和所述绝缘层之上,且位于所述源极、所述漏极和所述像素电极之下。
进一步的,所述像素电极、所述源极和所述漏极在同一光刻工艺中完成,且具有相同材料。
进一步的,所述TFT阵列结构还包括欧姆接触层,所述欧姆接触层形成于所述半导体层和所述绝缘层之上,且位于所述源极和所述漏极之下。
进一步的,所述像素电极的材料为氧化铟锡或氧化铟锌。
进一步的,所述TFT阵列结构还包括阻挡层,所述阻挡层形成于所述半导体层上,且位于所述漏极和源极之间,所述欧姆接触层部分位于所述阻挡层上。
进一步的,所述绝缘层为聚合物层。
进一步的,所述栅极线、数据线和漏极为Cr、W、Ti、Ta、Mo、Al或Cu的单层膜。
进一步的,所述栅极线、数据线和漏极为选自Cr、W、Ti、Ta、Mo、Al或Cu中的两种或者多种的任意组合所构成的复合膜。
进一步的,所述栅绝缘层材料为氧化物、氮化物或氧氮化合物。
进一步的,所述阻挡层材料为氧化物、氮化物或氧氮化合物。
本发明还提供了一种TFT阵列结构的制造方法,包括:
步骤1,在基板上依次沉积栅金属层薄膜、栅绝缘层薄膜、半导体层薄膜和阻挡层薄膜,采用多透过区掩模板,通过光刻和刻蚀工艺,形成栅极线、公共电极以及与所述栅极线一体的栅极和接触垫,以及位于所述栅极上的栅绝缘层和半导体层;
步骤2,在完成步骤1的基板上形成绝缘层,以及贯穿所述绝缘层的栅极接触孔,所述栅极接触孔位于所述接触垫上;
步骤3,在完成步骤2的基板上形成数据线、漏极、与所述数据线一体的源极以及像素电极,其中,两条数据线与所述栅极线交点之间的栅极线上的半导体层至少被部分刻蚀掉,使得所述两条数据线的电压信号不同时,不会有电流在所述两条数据线之间流动。
进一步的,所述步骤1具体包括以下步骤:在所述基板上依次沉积所述栅金属层薄膜、栅绝缘层薄膜、半导体层薄膜、阻挡层薄膜和光刻胶膜;采用多透过区掩模板,形成光刻胶图形,所述光刻胶图形具有与位置相关的厚度并露出所述阻挡层薄膜的一部分;刻蚀未被光刻胶膜覆盖的阻挡层薄膜、半导体层薄膜、栅绝缘层薄膜和栅金属层薄膜,以露出所述基板的一部分;减小所述光刻胶图形的高度,以露出接触垫和公共电极上方的阻挡层;刻蚀所述接触垫和公共电极上方的阻挡层薄膜、半导体层薄膜和栅绝缘层薄膜,以形成接触垫和公共电极;再次减小所述光刻胶图形的高度,以露出栅极上方的部分阻挡层薄膜;刻蚀所述部分阻挡层薄膜后,去除剩余的光刻胶。
进一步的,所述步骤2具体包括以下步骤:在完成步骤1的基板上涂覆绝缘层薄膜;去除部分所述绝缘层薄膜以形成所述绝缘层;通过光刻和刻蚀工艺形成贯穿所述绝缘层的栅极接触孔。
进一步的,所述像素电极、所述源极和所述漏极在同一光刻工艺中完成,且具有相同材料。
进一步的,所述步骤3具体包括以下步骤:在完成步骤2的基板上依次沉积欧姆接触层薄膜和源漏金属层薄膜;通过光刻和刻蚀工艺形成所述欧姆接触层、漏极、源极、数据线和所述像素电极。
进一步的,所述像素电极的材料为氧化铟锡或氧化铟锌。
进一步的,所述步骤3具体包括以下步骤:在完成步骤2的基板上依次沉积欧姆接触层薄膜和源漏金属层薄膜,通过光刻和刻蚀工艺,形成欧姆接触层、数据线、漏极以及与所述数据线一体的源极;在形成有欧姆接触层、漏极、源极和数据线的基板上沉积像素电极薄膜,通过光刻和刻蚀工艺,形成像素电极。
进一步的,所述步骤1中依次沉积栅金属层薄膜、栅绝缘层薄膜、半导体层薄膜和阻挡层薄膜是连续沉积。
进一步的,所述步骤2中涂覆采用的是旋涂方法或狭缝涂布方法。
进一步的,所述步骤3中依次沉积欧姆接触层薄膜和源漏金属层薄膜是连续沉积。
与现有技术相比,本发明提出的TFT阵列结构及其制造方法,利用多透过区掩模板,使得两条数据线与所述栅极线交点之间的栅极线上的半导体层被完全刻蚀掉或部分被刻蚀掉,即保证所述两条数据线的电压信号不同时,不会有电流在所述两条数据线之间流动。可大大的降低工艺开发的难度和成本,解决了数据线之间的串扰和失真的问题,提高了TFT阵列的成品率。
附图说明
图1为现有技术TFT阵列结构俯视图;
图2为图1中A-A部分截面图;
图3为现有技术TFT阵列结构的等效电路图;
图4为本发明第一实施例提出的TFT阵列结构俯视图;
图5为图4中A-A部分截面图;
图6为图4中B-B部分截面图;
图7A至7G为本发明第一实施例提出的TFT阵列结构的制造方法的各步骤相应结构的剖面示意图;
图8为本发明第二实施例提出的TFT阵列结构俯视图;
图9为图8中A-A部分截面图;
图10为图8中B-B部分截面图;
图11A至11H为本发明第二实施例提出的TFT阵列结构的制造方法的各步骤相应结构的剖面示意图。
具体实施方式
为使本发明的目的、特征更明显易懂,下面结合附图对本发明的具体实施方式作进一步的说明,然而,本发明可以用不同的形式实现,不应认为只是局限在所述的实施例。
另外,在附图中,为了清楚起见,层和区域的厚度被夸大了。还应了解,当提到一层在另一层或衬底“上”时,该层可以直接在另一层或衬底上,或也可以有中间层。还应当了解,当提到一层在另一层“下”时,该层可以直接在另一层下面,或可以有一个或多个中间层。另外,还应理解,当提到一层在两个层“之间”时,它可以只是在两个层之间的层,或也可以有一个或多个中间层。
第一实施例
共面转换型液晶显示器(IPS-LCD)为主流广视角LCD技术之一,与扭向性阵列液晶显示器(TN-LCD)不同处在于,IPS-LCD的公共电极与像素电极是制作于基板的同侧,其乃利用横向驱动电场驱动公共电极与像素电极,可以使液晶分子在平面上转动因而大幅增加视角。
请参考图4至图5,其中,图4为本发明第一实施例提出的TFT阵列结构俯视图,图5为图4中A-A部分截面图,图6为图4中B-B部分截面图。
如图所示,可用于IPS-LCD的TFT阵列结构200包括:基板210、形成于基板210上的栅极线224和公共电极222、与所述栅极线224相交的数据线283;形成于公共电极222和基板210上的绝缘层261;形成于栅极线224与数据线283交点处的TFT,其中,所述TFT包括与所述栅极线224一体的栅极223、依次形成于所述栅极223上的栅绝缘层231和半导体层241、漏极281和与所述数据线283一体的源极282;其中,两条数据线283与一条栅极线224交点之间的栅极线224上的半导体层至少被部分刻蚀掉,使得所述两条数据线283的电压信号不同时,不会有电流在所述两条数据线283之间流动。在本发明第一实施例中,所述两条数据线283与所述栅极线224交叉点之间的栅极线224上的半导体层被完全刻蚀掉。
其中,所述TFT阵列结构200还包括像素电极284,所述像素电极284形成于所述绝缘层261上,且与所述漏极281连接。进一步的,所述TFT阵列结构200还包括与所述栅极线224一体的接触垫221,以及贯穿所述绝缘层261且位于所述接触垫221之上的栅极接触孔225。
详细的,所述TFT阵列结构200还包括欧姆接触层270,所述欧姆接触层270形成于半导体层241和绝缘层261之上,且位于源极282、漏极281和像素电极284之下。其中,像素电极284、源极282和漏极281在同一光刻工艺中完成,且具有相同材料。
较佳的,所述TFT阵列结构200还包括阻挡层251,所述阻挡层251形成于半导体层241上,位于漏极281和源极282之间,其中欧姆接触层270部分位于阻挡层251上。
下面将结合剖面示意图对本发明提供的TFT阵列结构及其制造方法进行更详细的描述,其中表示了本发明的优选实施例,应该理解本领域技术人员可以修改在此描述的本发明,而仍然实现本发明的有利效果。因此,下列描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本发明的限制。
图7A至7G为本发明第一实施例提出的TFT阵列结构的制造方法的各步骤相应结构的剖面示意图。
首先,如图7A所示,在基板210上,通过溅射或蒸发的方式沉积栅金属层薄膜220。接着,在栅金属层薄膜220上通过等离子增强化学气相沉积的方式连续沉积栅绝缘层薄膜230、半导体层薄膜240和阻挡层薄膜250。
优选的,基板210为玻璃、石英或塑料等绝缘材质。栅金属层薄膜220可以为诸如Mo、Cr、W、Ti、Ta、Mo、Al、或Cu的单层膜,或者为选自Cr、W、Ti、Ta、Mo、Al或Cu中两种或者多种的任意组合所构成的复合膜。栅绝缘层薄膜230和阻挡层薄膜250的材质为氧化物、氮化物或氧氮化合物。半导体层薄膜240由非晶硅(简写成“a-Si”)或多晶硅制成,具体地,在本发明第一实施例中所述半导体层薄膜240的材料为氢化非晶硅。
其中,栅金属层薄膜220、栅绝缘层薄膜230、半导体层薄膜240以及阻挡层薄膜250的厚度根据实际的需要设定,本领域技术人员可以通过实验获得具体的工艺参数,例如,栅金属层薄膜220的厚度为2500埃,栅绝缘层薄膜230的厚度为2000埃,半导体层薄膜240的厚度为2500埃,阻挡层薄膜250的厚度为2000埃。
接着,如图7B所示,在阻挡层薄膜250上沉积一定厚度的光刻胶膜,通过第一块掩模板400使所述光刻胶膜曝光并显影,形成光刻胶图形,并露出阻挡层薄膜250的一部分。所述第一块掩模板400为多透过区掩模板(Multi-Tone Mask,简称MTM),其具有三种不同的透过率区域(图中颜色越深表示透过率越低),使得紫外光透过不同区域的光能量不同,从而使得显影后的光刻胶图形对应不同的透过区具有不同的厚度h1、h2、h3,其中,厚度为h1的光刻胶对应于接触垫221和公共电极222的位置,厚度为h2和h3的光刻胶对应于栅极223的位置。
接下来,参照图7C,刻蚀未被光刻胶膜覆盖的阻挡层薄膜250、半导体层薄膜240、栅绝缘层薄膜230和栅金属层薄膜220,以露出基板210的一部分。然后,去除h1厚度的光刻胶,以露出接触垫221和公共电极222上方的阻挡层薄膜250,并保留栅极223上方的部分光刻胶,其光刻胶厚度分别从h2、h3减小为h2-h1、h3-h1。
需要说明的是,在本发明的其它实施例中,在此步骤中也可不刻蚀栅绝缘层薄膜,也就是说,可以在后续的刻蚀步骤中刻蚀栅绝缘层薄膜以形成栅绝缘层。
继续参考图7D,刻蚀接触垫221和公共电极222上方的阻挡层薄膜250、半导体层薄膜240和栅绝缘层薄膜230,以形成接触垫221和公共电极222,接着,去除h2-h1厚度的光刻胶,以露出栅极223上方的部分阻挡层薄膜。
如图7E所示,刻蚀所述部分阻挡层后,去除剩余的光刻胶。形成栅极223、公共电极222、接触垫221和栅极线224,以及位于所述栅极上的栅绝缘层231、半导体层241和阻挡层251。所述阻挡层251的存在可保证TFT阵列结构具有很小的关态电流。
如图7F所示,在阻挡层251的最终图形形成后,在基板210、半导体层241和阻挡层251上涂覆绝缘层薄膜260。
优选的,所述绝缘层薄膜260为聚合物薄膜,其可以通过旋涂方法或狭缝涂布方法形成。其中,绝缘层薄膜260的厚度应大于栅金属层薄膜220、栅绝缘层薄膜230、半导体层薄膜240和阻挡层薄膜250的总厚度。例如,绝缘层薄膜260的厚度可为22000埃。
接下来,如图7G所示,去除部分绝缘层薄膜260形成绝缘层261后,采用第二块掩模板(未图示),通过光刻和刻蚀工艺,形成贯穿所述绝缘层261的栅极接触孔225,所述栅极接触孔225位于所述接触垫221的上方,其可起到外部连线以及测试等作用。
在栅极接触孔225形成后,连续沉积欧姆接触层薄膜和源漏金属层薄膜。其中,欧姆接触层薄膜可通过等离子增强化学气相沉积的方式完成,源漏金属层薄膜可以通过溅射或热蒸发的方式完成。
所述欧姆接触层薄膜优选地由氢化非晶硅(简写成“a-Si”)或多晶硅制成。所述源漏金属层薄膜可以为诸如Mo、Cr、W、Ti、Ta、Mo、Al、或Cu的单层膜,或者为Cr、W、Ti、Ta、Mo、Al或Cu任意组合所构成的复合膜。
最后,如图4至图6所示,采用第三块掩模板(未图示),通过光刻和刻蚀工艺,形成欧姆接触层270、漏极281、源极282、数据线283和像素电极284。其中,欧姆接触层270形成于半导体层241和绝缘层261之上,且位于源极282、漏极281和像素电极284之下,以减小它们之间的接触电阻。像素电极284、源极282和漏极281为同一光刻工艺中完成制作的具有相同材料的部分。
综上所述,所述TFT阵列结构200包括栅极线224和与之相交的数据线283,TFT形成于所述栅极线224与所述数据线283的交点处,像素电极284与TFT开关器件的漏极281连接,彼此交叠的像素电极284和公共电极222以及夹在其中的绝缘层261构成存储电容。
本发明第一实施例所提供的TFT阵列结构及其制造方法,利用多透过区掩模板,仅通过三次光刻工艺即可制成TFT阵列结构,大大的降低了制造成本,且使得两条数据线与一条栅极线交点之间的栅极线上的半导体层被完全刻蚀掉或部分被刻蚀掉,即保证所述两条数据线的电压信号不同时,不会有电流在所述两条数据线之间流动。可大大的降低工艺开发的难度和成本,解决了数据线之间的串扰和失真的问题,提高了TFT阵列的成品率。
第二实施例
请参考图8至图10,其中,图8为本发明第二实施例提出的TFT阵列结构俯视图,图9为图8中A-A部分截面图,图10为图8中B-B部分截面图。
如图所示,可用于TN-LCD的TFT阵列结构300包括:基板310、形成于基板310上的栅极线324和公共电极322、与所述栅极线324相交的数据线383;形成于公共电极322和基板310上的绝缘层361;形成于栅极线324与数据线383交点处的TFT,其中,所述TFT包括与所述栅极线324一体的栅极323、依次形成于所述栅极323上的栅绝缘层331和半导体层341、漏极381和与所述数据线383一体的源极382;其中,两条数据线383与一条栅极线324交点之间的栅极线324上的半导体层至少被部分刻蚀掉,使得所述两条数据线383的电压信号不同时,不会有电流在所述两条数据线383之间流动。在发明第二实施例中,所述两条数据线383与所述栅极线324交点之间的栅极线324上的半导体层被完全刻蚀掉。
其中,所述TFT阵列结构300还包括像素电极391,所述像素电极391形成于绝缘层361上,且与所述漏极381连接,所述像素电极391的材料可以为氧化铟锡或氧化铟锌,其中,像素电极391与源极382、漏极381通过两次光刻工艺完成。
进一步的,所述TFT阵列结构300还包括与所述栅极线323一体的接触垫321,以及贯穿所述绝缘层361且位于所述接触垫321之上的栅极接触孔325。
此外,所述TFT阵列结构300还包括欧姆接触层370,所述欧姆接触层370形成于所述半导体层341和所述绝缘层361之上,且位于所述源极382和所述漏极381之下。
较佳的,所述TFT阵列结构300还包括阻挡层351,所述阻挡层351形成于半导体层341上,且位于漏极381和源极382之间,其中所述欧姆接触层370部分位于所述阻挡层351上。
下面将结合剖面示意图对本发明提供的TFT阵列结构及其制造方法进行更详细的描述。图11A至11H为本发明第二实施例提出的TFT阵列结构的制造方法的各步骤相应结构的剖面示意图。
首先,如图11A所示,在基板310上,沉积栅金属层薄膜320、栅绝缘层薄膜330、半导体层薄膜340和阻挡层薄膜350。
接着,如图11B所示,在所述阻挡层薄膜350上沉积一定厚度的光刻胶膜,通过第一块掩模板500使光刻胶膜曝光并显影,形成光刻胶图形,并露出阻挡层薄膜350的一部分。所述第一块掩模板500为多透过区掩模板(Multi-Tone Mask,简称MTM),其具有三种不同的透过率区域(图中颜色越深表示透过率越低),使得紫外光透过不同区域的光能量不同,从而使得显影后的光刻胶图形对应不同的透过区具有不同的厚度h1、h2、h3,其中,厚度为h1的光刻胶对应于接触垫321和公共电极322的位置,厚度为h2和h3的光刻胶对应于栅极323的位置。
接下来,参照图11C,刻蚀未被光刻胶膜覆盖的阻挡层薄膜350、半导体层薄膜340、栅绝缘层薄膜330和栅金属层薄膜320,以露出基板310的一部分。然后,去除h1厚度的光刻胶,以露出接触垫321和公共电极322上方的阻挡层薄膜350,并保留栅极323上方的部分光刻胶,其光刻胶厚度分别从h2、h3减小为h2-h1、h3-h1。
需要说明的是,在本发明的其它实施例中,在此步骤中也可不刻蚀栅绝缘层薄膜,也就是说,可以在后续的刻蚀步骤中刻蚀栅绝缘层薄膜,以形成栅绝缘层。
继续参考图11D,刻蚀接触垫321和公共电极322上方的阻挡层薄膜350、半导体层薄膜340和栅绝缘层薄膜330,以形成接触垫321和公共电极322,并去除h2-h1厚度的光刻胶,以露出栅极323上方的部分阻挡层薄膜。
如图9E所示,刻蚀所述部分阻挡层薄膜后,去除剩余的光刻胶。形成栅极323、公共电极322、接触垫321和栅极线324,以及位于所述栅极323上的栅绝缘层331、半导体层341和阻挡层351。其中,阻挡层351的存在可保证TFT阵列结构具有很小的关态电流。
如图11F所示,在阻挡层351的最终图形形成后,在基板310、半导体层341和阻挡层351上涂覆绝缘层薄膜360。
其中,绝缘层薄膜360的厚度应大于栅金属层薄膜320、栅绝缘层薄膜330、半导体层薄膜340和阻挡层薄膜350的总厚度。
接下来,如图11G所示,去除部分绝缘层薄膜360以形成绝缘层361,接着,采用第二块掩模板(未图示),通过光刻和刻蚀工艺,形成贯穿所述绝缘层361的栅极接触孔325,所述栅极接触孔325位于所述接触垫321上方,其可起到外部连线以及测试等作用。
如图11H所示,在栅极接触孔325形成后,连续沉积欧姆接触层和源漏金属层薄膜。采用第三掩模板(未图示),通过光刻和刻蚀工艺,形成欧姆接触层370、漏极381、源极382以及数据线383。其中,所述欧姆接触层370形成于所述半导体层341和所述绝缘层361之上,且位于所述源极382和所述漏极381之下,以减小它们之间的接触电阻。
最后,如图9所示,源极382和漏极381形成后,在基板310上沉积像素电极薄膜,采用第四块掩模板,通过光刻和刻蚀工艺,形成像素电极391。优选的,所述像素电极391的材料为氧化铟锡(ITO)或氧化铟锌(IZO)。
综上所述,用于TN-LCD的TFT阵列结构300包括栅极线324和与之相交的数据线383,TFT形成于所述栅极线324与所述数据线383的交点处,像素电极391与TFT开关器件的漏极381连接,彼此交叠的像素电极391和公共电极322以及夹在其中的绝缘层361构成存储电容。
本发明第二实施例所提供的TFT阵列结构及其制造方法,利用多透过区掩模板,仅通过四次光刻工艺即可制成TFT阵列结构,大大的降低了制造成本,且使得两条数据线与一条栅极线交点之间的栅极线上的半导体层被完全刻蚀掉或部分被刻蚀掉,即保证所述两条数据线的电压信号不同时,不会有电流在所述两条数据线之间流动,可大大的降低工艺开发的难度和成本,解决了数据线之间的串扰和失真的问题,提高了TFT阵列的成品率。
在上述实施例中,TFT阵列结构被描述成用于IPS-LCD和TN-LCD中,但是它们可以适用于其它类型的LCD面板中,例如MVA-LCD、PVA-LCD、FFS-LCD,另外它们也可以适用于包括TFT的其它显示面板中,例如,电子油墨(E-INK)或有机发光二极管(OLED)显示器等。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (25)

1.一种TFT阵列结构,其特征在于,包括:
基板;
形成于所述基板上的栅极线和公共电极;
与所述栅极线相交的数据线;
形成于所述公共电极和所述基板上的绝缘层;
形成于所述栅极线与所述数据线交点处的TFT,其中,所述TFT包括:
与所述栅极线一体的栅极;
依次形成于所述栅极上的栅绝缘层和半导体层;
漏极和与所述数据线一体的源极;
其中,两条数据线与所述栅极线交点之间的栅极线上的半导体层至少被部分刻蚀掉,使得所述两条数据线的电压信号不同时,不会有电流在所述两条数据线之间流动。
2.如权利要求1所述的阵列结构,其特征在于,所述两条数据线与所述栅极线交点之间的栅极线上的半导体层被完全刻蚀掉。
3.如权利要求1所述的阵列结构,其特征在于,还包括像素电极,其形成于所述绝缘层上,且与所述漏极连接。
4.如权利要求3所述的阵列结构,其特征在于,还包括与所述栅极线一体的接触垫,以及贯穿所述绝缘层且位于所述接触垫之上的栅极接触孔。
5.如权利要求4所述的阵列结构,其特征在于,还包括欧姆接触层,其形成于所述半导体层和所述绝缘层之上,且位于所述源极、所述漏极和所述像素电极之下。
6.如权利要求5所述的阵列结构,其特征在于,所述像素电极、所述源极和所述漏极在同一光刻工艺中完成,且具有相同材料。
7.如权利要求1所述的阵列结构,其特征在于,还包括欧姆接触层,其形成于所述半导体层和所述绝缘层之上,且位于所述源极和所述漏极之下。
8.如权利要求7所述的阵列结构,其特征在于,所述像素电极的材料为氧化铟锡或氧化铟锌。
9.如权利要求6或8所述的阵列结构,其特征在于,还包括阻挡层,其形成于所述半导体层上,位于所述漏极和源极之间,所述欧姆接触层部分位于所述阻挡层上。
10.如权利要求1所述的阵列结构,其特征在于,所述绝缘层为聚合物层。
11.如权利要求1所述的阵列结构,其特征在于,所述栅极线、数据线和漏极为Cr、W、Ti、Ta、Mo、Al或Cu的单层膜。
12.如权利要求1所述的阵列结构,其特征在于,所述栅极线、数据线和漏极为选自Cr、W、Ti、Ta、Mo、Al或Cu中的两种或者多种的任意组合所构成的复合膜。
13.如权利要求1所述的阵列结构,其特征在于,所述栅绝缘层材料为氧化物、氮化物或氧氮化合物。
14.如权利要求1所述的阵列结构,其特征在于,所述阻挡层材料为氧化物、氮化物或氧氮化合物。
15.一种TFT阵列结构的制造方法,其特征在于,包括:
步骤1,在基板上依次沉积栅金属层薄膜、栅绝缘层薄膜、半导体层薄膜和阻挡层薄膜,采用多透过区掩模板,通过光刻和刻蚀工艺,形成栅极线、公共电极、与所述栅极线一体的栅极和接触垫、以及位于所述栅极上方的栅绝缘层和半导体层;
步骤2,在完成步骤1的基板上形成绝缘层,以及贯穿所述绝缘层的栅极接触孔,所述栅极接触孔位于所述接触垫上方;
步骤3,在完成步骤2的基板上形成数据线、漏极、与所述数据线一体的源极以及像素电极;
其中,两条数据线与栅极线交点之间的栅极线上的半导体层至少被部分刻蚀掉,使得所述两条数据线的电压信号不同时,不会有电流在所述两条数据线之间流动。
16.如权利要求15所述的制造方法,其特征在于,所述两条数据线与所述栅极线交点之间的栅极线上的半导体层被完全刻蚀掉。
17.如权利要求15所述的制造方法,其特征在于,所述步骤1具体包括以下步骤:
在所述基板上依次沉积所述栅金属层薄膜、栅绝缘层薄膜、半导体层薄膜、阻挡层薄膜和光刻胶膜;
采用多透过区掩模板,形成光刻胶图形,所述光刻胶图形具有与位置相关的厚度并露出所述阻挡层薄膜的一部分;
刻蚀未被光刻胶膜覆盖的阻挡层薄膜、半导体层薄膜、栅绝缘层薄膜和栅金属层薄膜,以露出所述基板的一部分;
减小所述光刻胶图形的高度,以露出接触垫和公共电极上方的阻挡层薄膜;
刻蚀所述接触垫和公共电极上方的阻挡层薄膜、半导体层薄膜和栅绝缘层薄膜,以形成接触垫和公共电极;
再次减小所述光刻胶图形的高度,以露出栅极上方的部分阻挡层薄膜;
刻蚀所述部分阻挡层薄膜后,去除剩余的光刻胶。
18.如权利要求15所述的制造方法,其特征在于,所述步骤2具体包括以下步骤:
在完成步骤1的基板上涂覆绝缘层薄膜;
去除部分所述绝缘层薄膜以形成绝缘层;
通过光刻和刻蚀工艺形成贯穿所述绝缘层的栅极接触孔。
19.如权利要求15所述的制造方法,其特征在于,所述像素电极、所述源极和所述漏极在同一光刻工艺中完成,且具有相同材料。
20.如权利要求19所述的制造方法,其特征在于,所述步骤3具体包括以下步骤:
在完成步骤2的基板上依次沉积欧姆接触层薄膜和源漏金属层薄膜;
通过光刻和刻蚀工艺形成欧姆接触层、漏极、源极、数据线和所述像素电极。
21.如权利要求15所述的制造方法,其特征在于,所述像素电极的材料为氧化铟锡或氧化铟锌。
22.如权利要求21所述的制造方法,其特征在于,所述步骤3具体包括以下步骤:
在完成步骤2的基板上依次沉积欧姆接触层薄膜和源漏金属层薄膜,通过光刻和刻蚀工艺,形成欧姆接触层、数据线、漏极以及与所述数据线一体的源极;
在形成有欧姆接触层、漏极、源极和数据线的基板上沉积像素电极薄膜,通过光刻和刻蚀工艺,形成像素电极。
23.如权利要求15所述的制造方法,其特征在于,所述步骤1中依次沉积栅金属层薄膜、栅绝缘层薄膜、半导体层薄膜和阻挡层薄膜是连续沉积。
24.如权利要求15所述的制造方法,其特征在于,所述步骤2中涂覆采用的是旋涂方法或狭缝涂布方法。
25.如权利要求15所述的制造方法,其特征在于,所述步骤3中依次沉积欧姆接触层薄膜和源漏金属层薄膜是连续沉积。
CN2009100573021A 2009-05-22 2009-05-22 Tft阵列结构及其制造方法 Pending CN101894845A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100573021A CN101894845A (zh) 2009-05-22 2009-05-22 Tft阵列结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100573021A CN101894845A (zh) 2009-05-22 2009-05-22 Tft阵列结构及其制造方法

Publications (1)

Publication Number Publication Date
CN101894845A true CN101894845A (zh) 2010-11-24

Family

ID=43103987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100573021A Pending CN101894845A (zh) 2009-05-22 2009-05-22 Tft阵列结构及其制造方法

Country Status (1)

Country Link
CN (1) CN101894845A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103474434A (zh) * 2013-09-16 2013-12-25 京东方科技集团股份有限公司 阵列基板、制备方法以及显示装置
CN108417579A (zh) * 2018-01-19 2018-08-17 南京中电熊猫液晶显示科技有限公司 一种显示基板及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103474434A (zh) * 2013-09-16 2013-12-25 京东方科技集团股份有限公司 阵列基板、制备方法以及显示装置
WO2015035818A1 (zh) * 2013-09-16 2015-03-19 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN103474434B (zh) * 2013-09-16 2015-12-09 京东方科技集团股份有限公司 阵列基板、制备方法以及显示装置
US9515095B2 (en) 2013-09-16 2016-12-06 Boe Technology Group Co., Ltd. Array substrate and method for manufacturing the same, and display device
CN108417579A (zh) * 2018-01-19 2018-08-17 南京中电熊猫液晶显示科技有限公司 一种显示基板及其制造方法

Similar Documents

Publication Publication Date Title
CN102881688B (zh) 一种阵列基板、显示面板及阵列基板的制造方法
CN102645803B (zh) 像素单元,阵列基板、液晶面板、显示装置及其制造方法
CN102955312B (zh) 一种阵列基板及其制作方法、显示装置
CN102156369B (zh) 薄膜晶体管液晶显示阵列基板及其制造方法
CN102629046B (zh) 阵列基板及其制造方法、液晶显示器件
CN100538487C (zh) 用于液晶显示装置的阵列基板及其制造方法
CN102629577A (zh) 一种tft阵列基板及其制造方法和显示装置
CN103489824A (zh) 一种阵列基板及其制备方法与显示装置
CN100538999C (zh) 采用水平电场的薄膜晶体管基板及其制造方法
US20120161140A1 (en) Tft array substrate and manufacturing method thereof
CN101556417A (zh) Ffs型tft-lcd阵列基板结构及其制造方法
CN103474437A (zh) 一种阵列基板及其制备方法与显示装置
CN101520580A (zh) Tft-lcd阵列基板结构及其制造方法
CN101814511B (zh) Tft-lcd阵列基板及其制造方法
CN101807549A (zh) Tft-lcd阵列基板及其制造方法
CN105810693A (zh) 阵列基板及其制作方法、显示装置
CN103681765B (zh) 显示面板及其制作方法、显示装置
CN104867877A (zh) 一种阵列基板及其制作方法、显示面板和显示装置
CN102650783A (zh) 一种显示装置、tft-lcd像素结构及其制作方法
CN202183002U (zh) 阵列基板及液晶显示器件
CN101894845A (zh) Tft阵列结构及其制造方法
CN102854681A (zh) 一种阵列基板、显示装置以及阵列基板的制造方法
CN103117284A (zh) 一种阵列基板及其制作方法、显示装置
CN102931139A (zh) 阵列基板及其制造方法、显示装置
CN203521429U (zh) 一种阵列基板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20101124