CN101889302B - 薄膜晶体管阵列基板和具备它的显示面板以及薄膜晶体管阵列基板的制造方法 - Google Patents

薄膜晶体管阵列基板和具备它的显示面板以及薄膜晶体管阵列基板的制造方法 Download PDF

Info

Publication number
CN101889302B
CN101889302B CN200880119593.6A CN200880119593A CN101889302B CN 101889302 B CN101889302 B CN 101889302B CN 200880119593 A CN200880119593 A CN 200880119593A CN 101889302 B CN101889302 B CN 101889302B
Authority
CN
China
Prior art keywords
electrode
source electrode
gate
line
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200880119593.6A
Other languages
English (en)
Other versions
CN101889302A (zh
Inventor
中川英俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101889302A publication Critical patent/CN101889302A/zh
Application granted granted Critical
Publication of CN101889302B publication Critical patent/CN101889302B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供薄膜晶体管阵列基板和具备它的显示面板以及薄膜晶体管阵列基板的制造方法。TFT(5)具备栅极电极(12a)；隔着栅极绝缘膜(13)与栅极电极(12a)重叠的第一半导体部(14a)；隔着栅极绝缘膜(13)和第一半导体部(14a)与栅极电极(12a)重叠的源极电极(15a)；隔着栅极绝缘膜(13)和第一半导体部(14a)与栅极电极(12a)重叠的漏极电极(15b)；在栅极绝缘膜(13)和源极电极(15a)之间与栅极电极(12a)重叠的第二半导体部(14b)；隔着栅极绝缘膜(13)和第二半导体部(14b)与栅极电极(12a)重叠的导电部(15c)，通过包含源极电极(15a)和漏极电极(15b)的短路部、第二半导体部(14b)和导电部(15c)的开关元件，使源线(15a)和像素电极(17)导通。

Description

薄膜晶体管阵列基板和具备它的显示面板以及薄膜晶体管阵列基板的制造方法
技术领域
本发明涉及薄膜晶体管阵列基板和具备它的显示面板以及薄膜晶体管阵列基板的制造方法，特别是涉及薄膜晶体管阵列基板和具备它的显示面板的缺陷修正技术。
背景技术
在构成有源矩阵驱动方式的液晶显示面板的薄膜晶体管(以下，称为“TFT”)阵列基板，按照每个像素的最小单位即像素，作为开关元件设置有TFT。
例如，底栅型的TFT具备：栅极电极，其设置于绝缘基板上；栅极绝缘膜，其以覆盖栅极电极的方式设置；半导体层，其在栅极绝缘膜上以与栅极电极重叠的方式呈岛状设置；以及在半导体层上以相互对峙的方式设置的源极电极和漏极电极。
在此，在液晶显示面板中，在针对每个像素设置的TFT中，当具有导电性的异物、残余膜介于源极电极与漏极电极之间时，源极电极和漏极电极短路，存在其像素不正常地动作的情况，因此，提案有一种TFT阵列基板，在该TFT阵列基板中，针对每个像素设置有多个TFT(例如，参照专利文献1和2)。
例如，在专利文献1的图2～图4中公开有如下方式的有源矩阵基板：具备源极线、像素电极、对它们之间的电连接进行开关的第一TFT、和预备用的第二TFT，第二TFT具有形成有源极电极和漏极电极的半导体膜、以及隔着栅极绝缘膜设置于半导体膜上的栅极电极，源极线隔着比栅极绝缘膜厚的层间绝缘膜设置于第二TFT的半导体膜，并且在不能使用第一TFT时，通过在层间绝缘膜形成接触孔，能够与源极电极电连接，利用第二TFT能够实现源极线与像素电极间的电连接的开关。
专利文献1：日本特开2005-250448号公报
专利文献2：日本特开2002-182246号公报
近年来，构成液晶电视的液晶显示面板日益大型化，因此各像素扩大为例如长0.6mm×宽0.2mm程度。因此，在针对每个像素设置的TFT中的任一个，在源极电极和漏极电极短路而产生缺陷时，即使从短路的漏极电极切断产生该缺陷的像素的像素电极而进行黑点化的修正，该修正后的像素大而易被识别，因此液晶显示面板的显示品质降低。因此，在构成大型的液晶电视的液晶显示面板中，具备上述的针对每个像素设置多个TFT的TFT基板变得有用。
但是，如专利文献1及2所示，在一个像素设置与通常动作用的TFT同样的结构的预备用的TFT的情况下，对各像素的显示有效的区域的面积比率降低，开口率降低，因此，有改善的余地。
发明内容
本发明是鉴于该点而完成的，其目的在于尽可能地抑制开口率的降低，能够实现薄膜晶体管的源极电极和漏极电极的短路的修正。
为了实现所述目的，本发明在各薄膜晶体管中，在源极电极和漏极电极短路而形成短路部时，通过包含短路部、第二半导体部和导电部的开关元件导通源极线和像素电极。
具体地说，本发明提供一种薄膜晶体管阵列基板，其包括：呈矩阵状设置的多个像素电极；在上述各像素电极之间以相互平行地延伸的方式设置的多个源极线；在与上述各源极线交叉的方向以相互平行地延伸的方式设置的多个栅极线；和在上述各栅极线和各源极线的每个交叉部分别设置的多个薄膜晶体管，该薄膜晶体管阵列基板的特征在于：
上述各薄膜晶体管包括：与上述各栅极线连接的栅极电极；以隔着栅极绝缘膜与该栅极电极重叠的方式呈岛状设置的第一半导体部；以隔着上述栅极绝缘膜和第一半导体部与上述栅极电极重叠的方式设置、并与上述各源极线连接的源极电极；以隔着上述栅极绝缘膜和第一半导体部与上述栅极电极重叠的方式设置、并与上述各像素电极连接的漏极电极；在上述栅极绝缘膜和源极电极之间以与上述栅极电极重叠的方式呈岛状设置的第二半导体部；以及以隔着上述栅极绝缘膜和第二半导体部与上述栅极电极重叠的方式设置的导电部，在上述源极电极和漏极电极短路而形成短路部时，通过包括上述短路部、第二半导体部和导电部的开关元件使与该源极电极连接的源极线和与该漏极电极连接的像素电极导通。
根据上述的结构，各薄膜晶体管具备：栅极电极；隔着栅极绝缘膜与栅极电极重叠的第一半导体部；隔着栅极绝缘膜和第一半导体部与栅极电极重叠的源极电极和漏极电极；在栅极绝缘膜和源极电极之间与栅极电极重叠的第二半导体部；以及隔着栅极绝缘膜和第二半导体部与栅极电极重叠的导电部，因此，在各薄膜晶体管的源极电极和漏极电极短路而形成短路部时，使包含短路部、第二半导体部和导电部的开关元件动作，由此，使得源极线和像素电极导通，能够修正薄膜晶体管的源极电极和漏极电极的短路。在此，在源极电极和漏极电极短路时动作的开关元件中，短路部作为通常的薄膜晶体管的源极电极或漏极电极发挥功能，因此，与在一个像素设置相互同样的结构的两个薄膜晶体管的情况相比，能够抑制开口率的下降。因此，能够尽可能地抑制开口率的降低，并修正薄膜晶体管的源极电极和漏极电极的短路。
也可以是如下方式：上述导电部是在上述各源极线在上述各栅极线和各源极线的每个交叉部设置的、沿该各源极线延伸的旁路(bypass：旁通)配线。
根据上述结构，在各薄膜晶体管的源极电极和漏极电极短路而形成短路部时，例如，通过激光照射来切断源极线的规定位置，分离源极线的与旁路配线重复部分，由此，该旁路配线作为新的源极线和源极电极发挥功能，另外，被分离的源极线以及短路的源极电极和漏极电极作为新的漏极电极发挥作用，因此，具体地构成包含短路部、第二半导体部和导电部的开关元件即预备用的薄膜晶体管。
也可以采用如下方式：由上述源极电极和漏极电极规定的上述第一半导体部的沟道宽度和沟道长度被设定为与由上述源极电极和旁路配线规定的上述第二半导体部的沟道宽度和沟道长度相等。
根据上述结构，包含短路部、第二半导体部和导电部的开关元件(预备用的薄膜晶体管)的特性与通常动作时的薄膜晶体管的特性同等，因此，能够抑制显示品质的下降，实现源极电极和漏极电极的短路的修正。
也可以采用如下方式：上述栅极电极由上述各栅极线的一部分构成，在该各栅极线，在上述源极电极和漏极电极的周围形成有狭缝。
根据上述结构，即使短路的源极电极和漏极电极的连接状态不稳定，例如通过激光照射，将源极电极和漏极电极、与栅极线的一部连接，并且将狭缝延长至栅极线的侧端，使栅极线的一部分与从配线主体分开，由此，源极电极和漏极电极经栅极线的分离部分稳定地连接。
也可以采用如下方式：上述栅极电极具有上述各栅极线向侧面突出的突出部，上述源极电极和漏极电极以与上述突出部重叠的方式设置。
根据上述结构，栅极电极具备与源极电极和漏极电极重叠的突出部，因此，各薄膜晶体管的源极电极和漏极电极短路，使包含短路部、第二半导体部和导电部的开关元件动作而进行修正时，例如，通过激光照射来切断突出部的基部，使突出部从栅极电极(栅极线)分离，由此，修正前和修正后的栅极电极和漏极电极的重叠的量的差变小，能够抑制对栅极信号的影响，修正源极电极和漏极电极的短路。
也可以采用如下方式：上述导电部是设置于上述各栅极线和各源极线的每个交叉部，且沿上述源极电极延伸的浮置电极(也称为浮动电极)，上述栅极电极由上述各栅极线的一部分构成，在该各栅极线上以横穿上述漏极电极和浮置电极的方式形成有狭缝。
根据上述结构，各薄膜晶体管的源极电极和漏极电极短路而形成短路部时，例如，通过激光照射在与狭缝重叠的部分切断漏极电极，将狭缝延长至栅极线的侧端，将栅极线的一部分从配线主体分离，并且将该栅极线的分离部分与被切断的漏极电极的像素电极侧和浮置电极连接，由此，短路的源极电极和漏极电极的被切断的一侧作为新的源极电极，浮置电极、栅极线的分离部分和漏极电极的被切断的另一侧作为新的漏极电极分别发挥作用，因此，具体地构成包含短路部、第二半导体部和导电部的开关元件即预备用薄膜晶体管。
上述结构的薄膜晶体管阵列基板在与上述薄膜晶体管阵列基板相对配置的对置基板和设置于两基板之间的显示介质层一起构成的显示面板中特别有效。
另外，本发明提供一种薄膜晶体管阵列基板的制造方法，该薄膜晶体管阵列基板包括：呈矩阵状设置的多个像素电极；在上述各像素电极之间以相互平行地延伸的方式设置的多个源极线；在与上述各源极线交叉的方向上以相互平行地延伸的方式设置的多个栅极线；以及在上述各栅极线和各源极线的每个交叉部分别设置的多个薄膜晶体管，上述各薄膜晶体管包括：与上述各栅极线连接的栅极电极；以隔着栅极绝缘膜与该栅极电极重叠的方式呈岛状设置的第一半导体部；以隔着上述栅极绝缘膜和第一半导体部与上述栅极电极重叠的方式设置、并与上述各源极线连接的源极电极；以隔着上述栅极绝缘膜和第一半导体部与上述栅极电极重叠的方式设置、并与上述各像素电极连接的漏极电极；在上述栅极绝缘膜和源极电极之间以与上述栅极电极重叠的方式呈岛状设置的第二半导体部；以及以隔着上述栅极绝缘膜和第二半导体部与上述栅极电极重叠的方式设置的导电部，该薄膜晶体管阵列基板的制造方法的特征在于，包括：检查工序，从上述多个薄膜晶体管中检测上述源极电极和漏极电极短路而形成有短路部的薄膜晶体管；修正工序，在上述检查工序中检测到上述短路部时，对该薄膜晶体管进行该修正工序，通过包括上述短路部、第二半导体部和导电部的开关元件使与该源极电极连接的源极线和与该漏极电极连接的像素电极导通。
根据上述方法，各薄膜晶体管具备：栅极电极；隔着栅极绝缘膜与栅极电极重叠的第一半导体部；隔着栅极绝缘膜和第一半导体部与栅极电极重叠的源极电极和漏极电极；在栅极绝缘膜和源极电极之间与栅极电极重叠的第二半导体部；以及隔着栅极绝缘膜和第二半导体部与栅极电极重叠的导电部，因此，在各薄膜晶体管的源极电极和漏极电极短路而形成短路部，在检查工序中，检测出该短路部时，在修正工序中，通过使包含短路部、第二半导体部和导电部的开关元件动作，使源极线和像素电极导通，修正薄膜晶体管的源极电极和漏极电极的短路。在此，在源极电极和漏极电极短路时动作的开关元件中，短路部作为通常的薄膜晶体管的源极电极或漏极电极发挥作用，因此，与在一个像素设置相互为同样的结构的两个薄膜晶体管的情况相比，更能够抑制开口率的下降。因此，能够尽可能地抑制开口率的下降，实现薄膜晶体管的源极电极和漏极电极的短路的修正。
也可以采用如下方式：上述导电部是在上述各源极线在上述各栅极线和各源极线的每个交叉部设置、并沿该各源极线延伸的旁路配线，在上述修正工序中，通过对与上述薄膜晶体管连接的源极线照射激光，将该源极线的与上述旁路配线的重复部分分离。
根据上述方法，导电部是各源极线的旁路配线，在修正工序中，利用激光照射分离源极线的与旁路配线的重复部分，从而使该旁路配线作为新的源极线和源极电极发挥作用，另外，使分离后的源极线以及短路的源极电极和漏极电极作为新的漏极电极发挥作用，因此，在修正工序中，能够具体地形成包含短路部、第二半导体部和导电部的开关元件即预备用的薄膜晶体管。
也可以采用如下方式：上述栅极电极由上述各栅极线的一部分构成，在该各栅极线，在上述源极电极和漏极电极的周围形成有狭缝，在上述修正工序中，在上述薄膜晶体管中，对上述源极电极和漏极电极、与该栅极线的重叠部分照射激光，将该源极电极和漏极电极、与该栅极线连接，并且，在上述狭缝和上述栅极线的侧端之间照射激光，分离该栅极线的一部分。
根据上述方法，栅极电极由各栅极线的一部分构成，在各栅极线，在源极电极和漏极电极的周围形成有狭缝，在修正工序中，利用激光照射连接源极电极和漏极电极、与栅极线的一部分，并且，将狭缝延长至栅极线的侧端，从配线主体分离栅极线的一部分，由此使源极电极和漏极电极通过栅极线的分离部分稳定地连接，因此，在检查工序中检测到的源极电极和漏极电极的短路的连接状态即使是不稳定的，也能够可靠地连接源极电极和漏极电极。另外，将上述的源极电极和漏极电极、与栅极线的一部分连接的处理以及从配线主体分离栅极线的一部分的处理不分顺序。
也可以采用如下方式：上述栅极电极具有上述各栅极线向侧面突出的突出部，上述源极电极和漏极电极以与上述突出部重叠的方式设置，在上述修正工序中，在该薄膜晶体管中，通过对上述突出部的基部照射激光，分离该突出部。
根据上述方法，栅极电极具有突出部，源极电极和漏极电极与该突出部重叠，在修正工序中，利用激光照射切断突出部的基部，从栅极电极(栅极线)分离突出部，因此，修正前和修正后的栅极电极和漏极电极的重叠量的差变小，抑能够制对栅极信号的影响，实现源极电极和漏极电极的短路的修正。
也可以采用如下方式：上述导电部是在上述各栅极线和各源极线的每个交叉部设置的、沿上述源极电极延伸的浮置电极，上述栅极电极由上述各栅极线的一部分构成，在该各栅极线以横穿上述漏极电极和浮置电极的方式形成有狭缝，在上述修正工序中，在上述薄膜晶体管中，经上述狭缝向上述漏极电极照射激光，切断该漏极电极，在上述狭缝和该栅极线的侧端之间照射激光，分离该栅极线的一部分，并且向上述栅极线、与上述浮置电极和漏极电极的重叠部分照射激光，将该栅极线、与该浮置电极和漏极电极连接。
根据上述方法，导电部是沿源极电极延伸的浮置电极，栅极电极由各栅极线的一部分构成，在各栅极线以横穿上述漏极电极和浮置电极的方式形成有狭缝，在上述修正工序中，利用激光照射在与狭缝重叠的部分切断漏极电极，将狭缝延长至栅极线的侧端，从配线主体分离栅极线的一部分，并且，将栅极线的一部分、与被切断的漏极电极和浮置电极连接，由此，使短路的源极电极和漏极电极的被切断的一侧作为新的源极电极发挥作用，使浮置电极、栅极电极的分离部分和漏极电极的被切断的另一侧作为新的漏极电极发挥作用，因此，在修正工序中具体地形成包含短路部、第二半导体部和导电部的开关元件即预备用的薄膜晶体管。另外，在与狭缝重叠的部分切断上述的漏极电极的处理、将栅极线的一部分从配线主体分离的处理、以及将栅极线的一部分与被切断的漏极电极和浮置电极连接的处理不分顺序。
发明的效果
根据本发明，在各薄膜晶体管中，在源极电极和漏极电极短路而形成短路部时，利用包含短路部、第二半导体部和导电部的开关元件导通源极线和像素电极，因此，能够尽可能地抑制开口率的下降，修正薄膜晶体管的源极电极和漏极电极的短路。
附图说明
图1是实施方式1的TFT阵列基板20a的平面(俯视)图。
图2是构成TFT阵列基板20a的TFT5的平面图。
图3是沿图2中的III-III线的液晶显示面板50的剖面图。
图4是缺陷修正后的TFT阵列基板20a的平面图。
图5是实施方式2的TFT阵列基板20b的平面图。
图6是缺陷修正后的TFT阵列基板20b的平面图。
图7是实施方式3的TFT阵列基板20c的平面图。
图8是缺陷修正后的TFT阵列基板20c的平面图。
图9是实施方式4的TFT阵列基板20d的平面图。
图10是缺陷修正后的TFT阵列基板20d的平面图。
图11实施方式5的TFT阵列基板20e的平面图。
图12是缺陷修正后的TFT阵列基板20e的平面图。
图13是实施方式6的TFT阵列基板20f的平面图。
图14是缺陷修正后的TFT阵列基板20f的平面图。
图15实施方式7的TFT阵列基板20g的平面图。
图16是缺陷修正后的TFT阵列基板20g的平面图。
附图标记的说明
E        突出部
S1～S3   狭缝
Z        短路部
5        TFT(开关元件)
12a      栅极线(栅极电极)
13       栅极绝缘膜
14a      半导体层(第一半导体部)
14b      半导体层(第二半导体部)
14c      半导体层
15a      源极线(源极电极)
15b      漏极电极
15c      旁路配线(导电部)
15d      浮置电极(导电部)
17       像素电极
20a～20g TFT阵列基板
30       对置基板
40       液晶层(显示介质层)
50       液晶显示面板
具体实施方式
下面，基于附图详细说明本发明的实施方式。另外，本发明不限定下面的实施方式。
(发明的实施方式1)
图1～图4表示本发明的薄膜晶体管(TFT)阵列基板和具备该基板的显示面板以及薄膜晶体管(TFT)阵列基板的制造方法的实施方式1。具体地说，图1是本实施方式的TFT阵列基板20a的平面图，图2是将构成TFT阵列基板20a的TFT放大而得的平面图。而且，图3是沿图2中的III-III线的液晶显示面板50的剖面图。
液晶显示面板50如图3所示，具备：相互相对配置的TFT阵列基板20a和对置基板30；以及在TFT基板20a和对置基板30之间作为显示介质层设置的液晶层40。
TFT阵列基板20a如图1所示，具备：矩阵状设置的多个像素电极17、在图中横向的各像素电极17之间以相互平行地延伸的方式设置的多个栅极线12a、在图中纵向的各像素电极17之间以相互平行地延伸的方式设置的多个源极线15a、在各栅极线12a之间以相互平行地延伸且横穿各像素电极17的方式设置的多个电容线12b、以及分别设置于各栅极线12a和各源极线15a的交叉部的多个TFT5。
TFT5如图3所示，具备：作为设置于绝缘基板11上的各栅极线12a的一部分的栅极电极(12a)；以覆盖栅极电极12a的方式设置的栅极绝缘膜13；以隔着栅极绝缘膜13与栅极电极12a重叠的方式呈岛状设置的第一半导体部14a；源极电极(15a)，其以隔着栅极绝缘膜13和第一半导体部14a与栅极电极12a重叠的方式设置，为各源极线15a的朝向侧面的的突出部；漏极电极15b，其以隔着栅极绝缘膜13和第一半导体部14a与栅极电极12a重叠的方式设置，且与各像素电极17连接；第二半导体部14b，其在栅极绝缘膜13和源极电极15a之间以与栅极电极12a重叠的方式呈岛状设置；和旁路配线15c，其以隔着栅极绝缘膜13和第二半导体部14b与栅极电极12a重叠的方式作为导电部设置。
漏极电极15b如图1所示，延设至各电容线12b，隔着栅极绝缘膜13与各电容线12b重叠，由此构成辅助电容。
如图3所示，在源极电极(源极线)15a、漏极电极15b和旁路配线15c、与像素电极17的层间设置有层间绝缘膜16。而且，如图1所示，漏极电极15b经在各电容线12b上的层间绝缘膜16形成的接触孔16a与像素电极17连接。
如图1和图2所示，旁路配线15c以沿各源极线15a延伸的方式设置，在各栅极线12a的两侧与各源极线15a连接。
在TFT5中，如图2所示，由源极电极15a和漏极电极15b规定的第一半导体部14a的沟道宽度Wa和沟道长度La设定为与由源极电极15a和旁路配线15c规定的第二半导体部14b的沟道宽度和沟道长度相等(例如，La＝Lb＝4.0μm、Wa＝Wb＝30.0μm)。由此，缺陷修正后动作的包含第二半导体部14b的TFT的特性与通常时动作的包含第一半导体部14a的TFT的特性相同。
在栅极电极12a，在源极电极15a和漏极电极15b的周围，例如，如图2所示，沿第一半导体部14a的图中左边的边和底边形成有L字状的狭缝S1。在此，狭缝S1的宽度为5μm～10μm(例如，7μm)左右。
在像素电极17，如图1所示，以向图中的斜方向和横方向延伸的方式形成有多个狭缝，该多个狭缝用于抑制液晶层40的取向。
如图3所示，对置基板30具备：设置于绝缘基板21的彩色滤光层22、和以覆盖彩色滤光层22的方式设置的共用电极23。在此，彩色滤光层22具备：呈框状且在该框内呈格子状设置的黑矩阵(未图示)；以及在该黑矩阵的各格子间与各像素电极17对应设置的包含红色层、绿色层和蓝色层的着色层(未图示)。
液晶层40是具有电光学特性的向列型液晶，包含介电常数各向异性为负(Δε＜0)的液晶分子。
上述结构的液晶显示面板50构成为，在作为像素的最小单位的各像素中，根据来自栅极线12a的栅极信号使得TFT5成为接通(ON)状态时，来自源极线15a的源极信号经TFT5被写入像素电极17，由此，在TFT阵列基板20a的各像素电极17和对置基板30的共用电极23之间产生电位差，在液晶层40上施加规定的电压。而且，在液晶显示面板50，利用液晶层40的取向状态根据液晶层40的施加电压的大小而变化的情况，通过调整从背光源入射的光的透过(透射)率，显示图像。
接着，对液晶显示面板50的制造方法进行说明。另外，本实施方式的制造方法包括：TFT阵列基板制作工序、对置基板制作工序、密封材料描绘工序、液晶滴下工序、贴合工序、检查工序和修正工序。
(TFT阵列基板制作工序)
首先，在玻璃基板等绝缘基板11上的整个基板，利用溅射法连续形成钛膜、铝膜和钛膜等，之后，利用光刻法对该金属层叠膜进行图案形成(patterning：构图)(使用氯类气体等蚀刻气体的干式蚀刻)，形成栅极线(栅极电极)12a和电容线12b。
接着，在形成有栅极线(栅极电极)12a和电容线12b的整个基板，利用等离子体CVD法连续形成由氮化硅膜等构成的栅极绝缘膜13(厚度
Figure GPA00001151514000111
左右)、非晶硅膜等构成的活性半导体膜、掺杂有磷等的n+非晶硅膜等构成的低电阻半导体膜后，利用溅射法形成铝膜和钛膜等，之后，利用光刻法进行图案形成(使用氯类气体等蚀刻气体的干式蚀刻)，形成源极线(源极电极)15a、漏极电极15b和旁路配线15c。进一步，使用氯类气体等蚀刻气体，对上述低电阻半导体膜的源极线(源极电极)15a、与漏极电极15b和旁路配线15c之间进行干式蚀刻，对第一半导体部14a第二半导体部14b进行图案形成，形成TFT5。
之后，在形成有TFT5的整个基板上，利用旋涂法涂敷丙烯酸类的感光性树脂等，在隔着光掩模对该涂敷的感光性树脂进行曝光后，通过显影，形成层间绝缘膜16(厚度3μm左右)，该层间绝缘膜16在与漏极电极15b重叠的区域形成有接触孔16a。
进一步，在层间绝缘膜16上的整个基板，利用溅射法形成ITO(IndiumTin Oxide：氧化锡铟)膜等透明导电膜后，利用光刻法进行图案形成(三氯化铁水溶液等的湿式蚀刻)，形成像素电极17。其中，在形成像素电极17时，用于构成MVA(Multi-domain Vertical Alignment：多畴垂直取向)的狭缝同时被图案形成。
最后，在形成有像素电极17的整个基板，利用印刷法涂敷聚酰亚胺类树脂，形成取向膜(未图示)。
如上所述，能够制作TFT阵列基板20a。
(对置基板制作工序)
首先，在玻璃基板等绝缘基板21上，利用旋涂法涂敷分散有碳微粒子的负型丙烯酸类的感光性树脂，在隔着光掩模对该涂敷的感光性树脂进行曝光后，进行显影，由此形成黑矩阵。
接着，在形成有上述黑矩阵的基板上，涂敷例如以红色、绿色或蓝色着色后的负型的丙烯酸类的感光性树脂，隔着光掩模对该涂敷的感光性树脂进行曝光后，进行显影，由此进行图案形成，形成所选择的颜色的着色层(例如，红色层)。进一步，对于其它两色也进行同样的工序，形成其它两色的着色层(绿色层和蓝色层)，形成彩色滤光层22。
进一步，在形成有彩色滤光层22的基板上，利用溅射法例如形成ITO膜，形成共用电极23。
之后，在形成有共用电极23的整个基板上，利用旋涂法涂敷正型的酚酫(phenol novolac)类感光性树脂，隔着光掩模对该涂敷的感光树脂进行曝光后，进行显影，由此形成垂直取向控制用的突起(未图示)。
最后，在形成有上述突起的整个基板上利用印刷法涂敷聚酰亚胺类树脂，形成取向膜(未图示)。
如上所述，可以制作对置基板30。
(密封材料描绘工序)
例如，使用分配器，在利用上述对置基板制作工序制作得到的对置基板30，呈框状地描绘由紫外线固化和热固化并用型树脂等构成的密封材料。
(液晶滴下工序)
在利用上述密封材料描绘工序描绘密封材料后的对置基板30的密封材料的内侧的区域滴下液晶材料。
(贴合工序)
首先，将在上述液晶滴下工序滴下液晶材料的对置基板30、和在上述TFT阵列基板制作工序制作的TFT阵列基板20a在减压条件下贴合，之后，通过将该贴合的贴合体开放在大气压下，对贴合体的表面进行加压。
接着，对被上述贴合体夹持的密封材料照射UV光后，对该贴合体进行加热，由此使密封材料固化。
如上所述，能够制造液晶显示面板50(检查前)。之后，对所制造的各液晶显示面板50进行下述的检查工序，在检测出TFT5的源极电极15a和漏极电极15b短路的像素时，进行下述的修正工序，修正缺陷。在此，图4是缺陷修正后的TFT阵列基板20a的平面图。
(检查工序)
在上述所制造的液晶显示面板50中，向各栅极线12a输入偏置电压-10V、周期16.7msec、脉冲宽度50μ msec的+15V的脉冲电压的栅极检查信号，使所有的TFT5成为接通状态，并且向各源极线15a输入每16.7msec极性反转的±2V的电位的源极检查信号，由此，经各TFT5向像素电极17输入源极检查信号。而且，同时对共用电极23输入为直流且1V的电位的共用电极检查信号，由此向各像素电极17和共用电极23之间的液晶层40施加电压，由各像素电极17构成的像素成为点亮状态。这时，例如在常黑模式(不施加电压时进行黑显示)的液晶显示面板50中，显示画面从黑显示变为白显示。在此，由于残余膜P(参照图4)等，在源极电极15a和漏极电极15b短路而形成有短路部Z的像素(缺陷像素)中，与TFT5的接通/断开控制无关地总向像素电极17输入源极检查信号，因此，该缺陷像素在黑显示的显示画面中作为亮点被检测。
(修正工序)
如图4所示，通过从绝缘基板11侧向缺陷像素的TFT5的栅极线12a、与源极电极15a和漏极电极15b的重叠部分X1和X2照射激光(例如，YAG激光)，在重叠部分X1和X2的栅极绝缘膜13形成接触孔，将栅极线12a与源极电极15a、漏极电极15b连接。进一步，如图4所示，通过从绝缘基板11侧向缺陷像素的TFT5的栅极线12a的位置Y3和Y4照射激光(例如，YAG激光)，通过狭缝S1分离栅极线12a的一部分。由此，源极电极15a和漏极电极15b通过栅极线12a的分离部分可靠地连接。
另外，如图4所示，通过从绝缘基板11侧向缺陷像素的TFT5的源极线15a的位置Y1和Y2照射激光(例如，YAG激光)，将源极线15a的与旁路配线15c的重复部分分离。由此，旁路配线15c作为缺陷修正后的源极线和源极电极发挥作用，并且被分离的源极线15a以及上述可靠地连接的源极电极15a和漏极电极15b作为缺陷修正后的漏极电极发挥作用。
如上所述，根据本实施方式的TFT阵列基板20a和具备它的液晶显示面板50以及它们的制造方法，各TFT5具备：栅极电极12a；隔着栅极绝缘膜13与栅极电极12a重叠的第一半导体部14a；隔着栅极绝缘膜13和第一半导体部14a与栅极电极12a重叠的源极电极15a和漏极电极15b；在栅极绝缘膜13和源极电极15a之间与栅极电极12a重叠的第二半导体部14b；以及隔着栅极绝缘膜14和第二半导体部14b与栅极电极12a重叠的旁路配线15c，因此，各TFT5的源极电极15a和漏极电极15b因残余膜P而短路，形成短路部Z，在检查工序中，检测出短路部Z时，在修正工序中，通过激光照射分离源极线15a的与旁路配线15c的重复部分，由此使旁路配线15c作为缺陷修正后的新的源极线和源极电极发挥作用，另外，使被分离的源极线15a以及短路的源极电极15a和漏极电极15b作为缺陷修正后的新的漏极电极发挥作用。由此，与短路的源极电极(15a)连接的源极线15a、以及与短路的漏极电极15b连接的像素电极17通过包含源极电极15a和漏极电极15b的短路部Z、第二半导体部14b和旁路配线15c的TFT的动作而导通，因此，能够修正TFT5的源极电极15a和漏极电极15b的短路。在此，在源极电极15a和漏极电极15b短路时动作的TFT中，短路部Z作为通常的TFT的漏极电极发挥作用，因此，与在一个像素设置相互同样的结构的两个TFT的情况相比，更能抑制开口率的下降。因此，能够尽可能地抑制开口率的下降，修正TFT5的源极电极15a和漏极电极15b的短路。
另外，根据本实施方式，栅极电极12a由各栅极线12a的一部分构成，在各栅极线12a在源极电极15a和漏极电极15b的周围形成有狭缝S1，在修正工序中，利用激光照射将源极电极15a和漏极电极15b、与栅极线12a的一部分连接，并且将狭缝S1延长至栅极线12a的侧端，将栅极线12a的一部分从配线主体分离，由此通过栅极线12a的分离部分使源极电极15a和漏极电极15b稳定地连接，因此，在检查工序检测出的残余膜P造成的源极电极15a和漏极电极15b的短路的连接状态即使不稳定，也能够可靠地连接源极电极15a和漏极电极15b。另外，将上述的源极电极15a和漏极电极15b、与栅极线12a的一部分连接的处理、以及从配线主体分离栅极线12a的一部分的处理不分顺序。
另外，根据本实施方式，由源极电极15a和漏极电极15b规定的第一半导体部14a的沟道宽度Wa和沟道长度La设定为与由源极电极15a和旁路配线15c规定的第二半导体部14b的沟道宽度和沟道长度相等，因此，在缺陷修正后动作的包含第二半导体部14b的TFT的特性与在通常时动作的包含第一半导体部14a的TFT的特性等同，因此，能够抑制显示品质的降低，修正源极电极15a和漏极电极15的短路。
另外，在本实施方式中，例示了L字状的狭缝S1，但该狭缝的形状只要能将栅极线12a的一部分从配线主体分离，则也可以是线状等其它形状。
(发明的实施方式2)
图5是本实施方式的TFT阵列基板20b的平面图，图6是缺陷修正后的TFT阵列基板20b的平面图。另外，下面各实施方式中，对于与图1～图4相同的部分标注相同的附图标记，省略其详细的说明。
在上述实施方式1的TFT阵列基板20a中，如图2所示，栅极线12a的狭缝S1沿第一半导体部14a的图中左边的边和底边形成为L字状，但在本实施方式的TFT阵列基板20b中，如图5所示，栅极线12a的狭缝S2沿第一半导体部14a的图中底边形成为线状，因此，能够抑制栅极线12a的栅极信号的劣化。另外，在修正工序中，如图6所示，与上述实施方式1一样，分别向缺陷像素的TFT5的栅极线12a与源极电极15a、漏极电极15b的重叠部分X1和X2、源极线15a的位置Y1和Y2、以及栅极线12a的位置Y3和Y4照射激光即可。
(发明的实施方式3)
图7是本实施方式的TFT阵列基板20c的平面图，图8是缺陷修正后的TFT阵列基板20c的平面图。
在上述实施方式1和2的TFT阵列基板20a和20b中，如图2和图5所示，在栅极线12a上，源极线15a和旁路配线15c接近，但在本实施方式的TFT阵列基板20c，如图7所示，源极线15a和旁路配线15c部分地分开，因此，能够抑制源极线15a和旁路配线15c的短路。另外，在修正工序中，如图8所示，与上述实施方式1和2一样，分别向缺陷像素的TFT5的栅极线12a与源极电极15a、漏极电极15b的重叠部分X1和X2、源极线15a的位置Y1和Y2、以及栅极线12a的位置Y3和Y4照射激光即可。
(发明的实施方式4)
图9是本实施方式的TFT阵列基板20d的平面图，图10是缺陷修正后的TFT阵列基板20d的平面图。
在上述实施方式1～3的TFT阵列基板20a～20c中，如图2、图5和图7所示，在栅极线12a形成有狭缝S1或S2，但在本实施方式的TFT阵列基板20d中，如图9所示，在栅极线12a没有形成狭缝。
因此，在修正工序中，如图10所示，仅向缺陷像素的TFT5的源极线15a的位置Y1和Y2照射激光。
另外，在上述实施方式1～3的TFT阵列基板20a～20c中，第一半导体部14a和第二半导体部14b作为不同的膜而被形成，但在本实施方式的TFT阵列基板20d中，配置有上述第一半导体部和第二半导体部作为一体的膜而形成的半导体部14c。另外，在半导体部14c，与源极线15a的突出部和漏极电极15b重叠的区域被规定为第一半导体部，与源极线15a的线状部和旁路配线15c重叠的区域被规定为第二半导体部。
进一步，在本实施方式的TFT阵列基板20d中，由源极电极15a和漏极电极15b规定的第一半导体部的沟道宽度Wa和沟道长度La也被设定为与由源极电极15a和旁路配线15c规定的第二半导体部的沟道宽度Wb和沟道长度Lb相等，但该沟道宽度Wa如图9所示，为配置在源极电极15a和漏极电极15b的正中间的L字状的线段的长度。
(发明的实施方式5)
图11是本实施方式的TFT阵列基板20e的平面图，图12是缺陷修正后的TFT阵列基板20e的平面图。
在上述实施方式1～4的TFT阵列基板20a～20d中，如图2、图5、图7和图9所示，栅极电极12a由栅极线(12a)的一部分构成，但在本实施方式的TFT阵列基板20e中，如图11所示，通常动作时的TFT的栅极电极由栅极线12a的突出部E构成。
因此，在修正工序中，向缺陷像素的TFT5的源极线15a的位置Y1和Y2照射激光，并且向突出部E的基部(位置Y5)照射激光，由此将突出部E从栅极线12a分离。据此，作为缺陷修正前的栅极电极发挥作用的突出部E和漏极电极15b重叠量、与缺陷修正后的栅极电极12a和作为漏极电极发挥作用的被分离的源极线15a的重叠量的差变小，因此，能够抑制对栅极信号的影响，修正源极电极15a和漏极电极15b的短路。
(发明的实施方式6)
图13是本实施方式的TFT阵列基板20f的平面图，图14是缺陷修正后的TFT阵列基板20f的平面图。
在上述实施方式1～5的TFT阵列基板20a～20e中，如图2、图5、图7、图9和图11所示，作为导电部形成有旁路配线15c，但在本实施方式的TFT阵列基板20f中，如图13所示，作为导电部形成有浮置电极15d。
具体地说，在TFT阵列基板20f中，如图13所示，浮置电极15d在各栅极线12a上，以沿源极线15a的突出部的前端部分(源极电极)延长的方式形成，在栅极线12a以横穿漏极电极15b和浮置电极15d的方式形成有狭缝S3。
另外，在修正工序中，如图14所示，通过经狭缝S3(位置Y6)向缺陷像素的TFT5的漏极电极15b照射激光，而将漏极电极15b切断，通过在狭缝S3和栅极线12a的侧端之间(位置Y7和Y8)照射激光，借助于狭缝S3将栅极线12a的一部分从配线主体分离，并且向栅极线12a的一部分与浮置电极15d、漏极电极15b的重叠部分X3和X4照射激光，将栅极线12a的分离部分与浮置电极15d、以及被分离的漏极电极15b的像素电极17侧连接。据此，能够使短路的源极电极15a和漏极电极15b的被切断的一侧作为缺陷修正后的新的源极电极发挥作用，使浮置电极15d、栅极线12a的分离部分和漏极电极15b的被切断的另一侧作为缺陷修正后的新的漏极电极发挥作用。另外，将上述的漏极电极15b在与狭缝S3重叠部分切断的处理、将栅极线12a的一部分从配线主体分离的处理、以及将栅极线12a的一部分与被切断的漏极电极15b、浮置电极15d的处理不分顺序。
(发明的实施方式7)
图15是本实施方式的TFT阵列基板20g的平面图，图16是缺陷修正后的TFT阵列基板20g的平面图。
在上述实施方式6的TFT阵列基板20f中，如图13所示，作为源极电极发挥作用的源极线15a的突出部对每个像素各形成一个，但在本实施方式的TFT阵列基板20g中，如图15所示，作为源极电极发挥作用的源极线15a的突出部按照每个像素形成有两个，浮置电极15d以与源极线15a的各突出部对峙的方式形成。另外，在修正工序中，如图16所示，与上述实施方式6一样，分别向缺陷像素的TFT5的栅极线12a的一部与漏极电极15b、浮置电极15d的重叠部分X3和X4、栅极线12a的Y7和Y8，以及漏极电极15b的位置Y6照射激光即可。
在上述各实施方式中，举例说明了在液晶显示面板的状态进行点亮检查后，在液晶显示面板的状态进行缺陷修正的方法，但本发明也可以利用CCD(charge coupled device：电荷耦合器件)照相机等对在TFT阵列基板制作工序制作的各TFT阵列基板进行检查，在检测出源极电极15a和漏极电极15b短路的TFT后，在TFT阵列基板的状态进行缺陷修正。
在上述各实施方式中，作为显示面板例示了液晶显示面板，但本发明也可以适用于具备TFT阵列基板的EL(electroluminescence：电致发光)显示面板等其它的显示面板中。
在上述各实施方式中，例示了垂直取向型的液晶显示面板，但本发明也可以适用于水平取向型的液晶显示面板。
产业上的可利用性
如上所述，本发明由于能够尽可能地抑制开口率的降低，修正TFT的源极电极和漏极电极的短路，因此对于按照每个像素设置有多个TFT的TFT阵列基板和具备它的液晶显示面板是有用的。

Claims (8)

1.一种薄膜晶体管阵列基板，其包括：
呈矩阵状设置的多个像素电极；
在所述各像素电极之间以相互平行地延伸的方式设置的多个源极线；
在与所述各源极线交叉的方向以相互平行地延伸的方式设置的多个栅极线；和
在所述各栅极线和各源极线的每个交叉部分别设置的多个薄膜晶体管，
该薄膜晶体管阵列基板的特征在于：
所述各薄膜晶体管包括：与所述各栅极线连接的栅极电极；以隔着栅极绝缘膜与该栅极电极重叠的方式呈岛状设置的第一半导体部；以隔着所述栅极绝缘膜和第一半导体部，与所述栅极电极重叠的方式设置，并与所述各源极线连接的源极电极；以隔着所述栅极绝缘膜和第一半导体部，与所述栅极电极重叠的方式设置，并与所述各像素电极连接的漏极电极；在所述栅极绝缘膜和源极电极之间以与所述栅极电极重叠的方式呈岛状设置的第二半导体部；和以隔着所述栅极绝缘膜和第二半导体部，与所述栅极电极重叠的方式设置的导电部，在所述源极电极和漏极电极短路而形成有短路部时，通过包括所述短路部、第二半导体部和导电部的开关元件使与该源极电极连接的源极线和与该漏极电极连接的像素电极导通，
所述导电部是在所述各源极线在所述各栅极线和各源极线的每个交叉部设置的、沿该各源极线延伸的旁路配线。
2.如权利要求1所述的薄膜晶体管阵列基板，其特征在于：
由所述源极电极和漏极电极规定的所述第一半导体部的沟道宽度和沟道长度被设定为与由所述源极电极和旁路配线规定的所述第二半导体部的沟道宽度和沟道长度相等。
3.如权利要求1所述的薄膜晶体管阵列基板，其特征在于：
所述栅极电极由所述各栅极线的一部分构成，在该各栅极线，在所述源极电极和漏极电极的周围形成有狭缝。
4.如权利要求1所述的薄膜晶体管阵列基板，其特征在于：
所述栅极电极具有所述各栅极线向侧面突出的突出部，
所述源极电极和漏极电极以与所述突出部重叠的方式设置。
5.一种显示面板，其特征在于，包括：
权利要求1所述的薄膜晶体管阵列基板；
与所述薄膜晶体管阵列基板相对配置的对置基板；和
在所述薄膜晶体管阵列基板与对置基板之间设置的显示介质层。
6.一种薄膜晶体管阵列基板的制造方法，该薄膜晶体管阵列基板包括：
呈矩阵状设置的多个像素电极；
在所述各像素电极之间以相互平行地延伸的方式设置的多个源极线；
在与所述各源极线交叉的方向以相互平行地延伸的方式设置的多个栅极线；和
在所述各栅极线和各源极线的每个交叉部分别设置的多个薄膜晶体管，
所述各薄膜晶体管包括：与所述各栅极线连接的栅极电极；以隔着栅极绝缘膜与该栅极电极重叠的方式呈岛状设置的第一半导体部；以隔着所述栅极绝缘膜和第一半导体部，与所述栅极电极重叠的方式设置，并与所述各源极线连接的源极电极；以隔着所述栅极绝缘膜和第一半导体部，与所述栅极电极重叠的方式设置，并与所述各像素电极连接的漏极电极；在所述栅极绝缘膜和源极电极之间以与所述栅极电极重叠的方式呈岛状设置的第二半导体部；和以隔着所述栅极绝缘膜和第二半导体部，与所述栅极电极重叠的方式设置的导电部，所述导电部是在所述各源极线在所述各栅极线和各源极线的每个交叉部设置的、沿该各源极线延伸的旁路配线，
该薄膜晶体管阵列基板的制造方法的特征在于，包括：
检查工序，从所述多个薄膜晶体管中检测所述源极电极和漏极电极短路而形成有短路部的薄膜晶体管；和
修正工序，在所述检查工序中检测到所述短路部时，对该薄膜晶体管进行该修正工序，通过包括所述短路部、第二半导体部和导电部的开关元件使与该源极电极连接的源极线和与该漏极电极连接的像素电极导通，
在所述修正工序中，通过对与所述薄膜晶体管连接的源极线照射激光，将该源极线的与所述旁路配线的重复部分分离。
7.如权利要求6所述的薄膜晶管阵列基板的制造方法，其特征在于：
所述栅极电极由所述各栅极线的一部分构成，在该各栅极线，在所述源极电极和漏极电极的周围形成有狭缝，
在所述修正工序中，在所述薄膜晶体管中，对所述源极电极和漏极电极、与该栅极线的重叠部分照射激光，将该源极电极和漏极电极、与该栅极线连接，并且，对所述狭缝和所述栅极线的侧端之间照射激光，分离该栅极线的一部分。
8.如权利要求6所述的薄膜晶体管阵列基板的制造方法，其特征在于：
所述栅极电极具有所述各栅极线向侧面突出的突出部，
所述源极电极和漏极电极以与所述突出部重叠的方式设置，
在所述修正工序中，在所述薄膜晶体管中，通过对所述突出部的基部照射激光，分离该突出部。
CN200880119593.6A 2007-12-11 2008-08-05 薄膜晶体管阵列基板和具备它的显示面板以及薄膜晶体管阵列基板的制造方法 Expired - Fee Related CN101889302B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-320163 2007-12-11
JP2007320163 2007-12-11
PCT/JP2008/002117 WO2009075045A1 (ja) 2007-12-11 2008-08-05 薄膜トランジスタアレイ基板及びそれを備えた表示パネル並びに薄膜トランジスタアレイ基板の製造方法

Publications (2)

Publication Number Publication Date
CN101889302A CN101889302A (zh) 2010-11-17
CN101889302B true CN101889302B (zh) 2012-08-22

Family

ID=40755297

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880119593.6A Expired - Fee Related CN101889302B (zh) 2007-12-11 2008-08-05 薄膜晶体管阵列基板和具备它的显示面板以及薄膜晶体管阵列基板的制造方法

Country Status (3)

Country Link
US (1) US8314424B2 (zh)
CN (1) CN101889302B (zh)
WO (1) WO2009075045A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866918B (zh) * 2010-06-28 2012-10-03 信利半导体有限公司 一种薄膜晶体管阵列基板、显示器及其制造方法
JP2013161895A (ja) * 2012-02-03 2013-08-19 Sony Corp 薄膜トランジスタ、表示装置および電子機器
CN103543565A (zh) * 2012-07-13 2014-01-29 群康科技(深圳)有限公司 显示器
US9818343B2 (en) * 2015-04-30 2017-11-14 Samsung Display Co., Ltd. Organic light emitting diode display and method for repairing the same
CN106206746B (zh) * 2016-09-28 2020-07-24 京东方科技集团股份有限公司 薄膜晶体管、goa电路、显示基板和显示装置
JP2019184864A (ja) * 2018-04-12 2019-10-24 シャープ株式会社 表示装置
JP7352826B2 (ja) * 2019-10-21 2023-09-29 セイコーエプソン株式会社 電気光学装置および電子機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07104311A (ja) 1993-09-29 1995-04-21 Toshiba Corp 液晶表示装置
JP4001712B2 (ja) * 2000-03-29 2007-10-31 シャープ株式会社 液晶表示装置の欠陥修復方法
JP4689161B2 (ja) 2003-12-10 2011-05-25 シャープ株式会社 薄膜トランジスタ及びそれを備えた表示装置用基板及びそれを用いた液晶表示装置並びに欠陥修正方法
JP2005250448A (ja) 2004-02-05 2005-09-15 Sharp Corp 電子素子、表示素子及びその製造方法
CN101447493B (zh) * 2005-05-23 2012-05-30 夏普株式会社 有源矩阵衬底、显示装置以及像素缺陷修正方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2005-175109A 2005.06.30
JP特开平7-104311A 1995.04.21

Also Published As

Publication number Publication date
US20100289025A1 (en) 2010-11-18
US8314424B2 (en) 2012-11-20
CN101889302A (zh) 2010-11-17
WO2009075045A1 (ja) 2009-06-18

Similar Documents

Publication Publication Date Title
CN101889302B (zh) 薄膜晶体管阵列基板和具备它的显示面板以及薄膜晶体管阵列基板的制造方法
US9190423B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
US7768584B2 (en) Active matrix substrate, method for fabricating active matrix substrate, display device, liquid crystal display device, and television device
US7663711B2 (en) Liquid crystal display and methods of fabricating and repairing the same
US6882375B2 (en) Thin film transistor array substrate for liquid crystal display
US8760595B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
WO2017065255A1 (ja) 走査アンテナおよびその製造方法
US9952473B2 (en) Display panel including light shielding line, display device having the same and method of manufacturing the same
CN100533218C (zh) 液晶显示器件及其制造方法
US8237881B2 (en) Display panel, array substrate and manufacturing method thereof
CN100529925C (zh) 共平面开关模式液晶显示器件的阵列基板及其制造方法
US8378354B2 (en) Liquid crystal display panel for common voltage compensation and manufacturing method of the same
US8493525B2 (en) Thin film transistor array panel, liquid crystal display, method for repairing the same, color filter array panel and method for manufacturing the same
US8754999B2 (en) Liquid crystal display and method for repairing defective pixel
US20080180355A1 (en) Array substrate and display apparatus having the same
CN102200665A (zh) 高透光度平面内转换液晶显示器及其制造方法
US7369188B2 (en) Thin film transistor substrate having two storage capacitors per pixel, method of manufacturing the same and display apparatus having the same
US9835920B2 (en) Display device
US20060243975A1 (en) Thin film transistor substrate, method of manufacturing the same and display apparatus having the same
CN103163704B (zh) 像素结构、阵列基板及其制造方法
WO2017177764A1 (zh) 显示基板及液晶显示装置
US20160211383A1 (en) Planarisation layers
US7764342B2 (en) Liquid crystal display apparatus
KR101896547B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
CN101983355B (zh) 有源矩阵基板和具备其的液晶显示面板以及有源矩阵基板的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120822

Termination date: 20150805

EXPY Termination of patent right or utility model