CN101887284B - 调节电路 - Google Patents

Abstract

本发明提供一种能够抑制输出电压中的过冲的发生的调节电路。调节电路包括：产生基准电压的基准电压产生部(4、5)；产生控制信号从而使所述基准电压产生部开始动作或者结束动作的开关部(3、M1、M2)；将对应于输出电压的电压与基准电压之间进行差动放大并输出误差信号的差动放大部(6)；以及根据所述误差信号使输出电压可变的输出晶体管(M3)，所述调节电路包括：延迟部(10)，其使控制信号的电平变化延迟，并输出延迟控制信号；以及延迟动作开关部(M4、M5)，其使用延迟控制信号使输出晶体管带有延迟地开始动作。

Description

调节电路

技术领域

本发明涉及使输出电压为预定值的调节电路(regulator circuit)。

背景技术

图6表示现有的调节电路的一例的结构图。对电源电子1施加电源电压Vin。输入到端子2的导通/截止指示信号被供给到导通/截止电路(ON/OFF电路)3。当通过导通/截止指示信号而指示导通/截止电路3导通时，导通/截止电路3将控制信号从高电平变化成低电平，并供给到p沟道MOS晶体管M1的栅极以及n沟道MOS晶体管M2的栅极。

MOS晶体管M1将源极连接于电源端子1，将漏极连接于恒电流电路4的一端。MOS晶体管M2将漏极连接于恒电流电路4的另一端，将源极接地。恒电流电路4的另一端经恒电压电路5而接地，并且，与差动放大部6的反相输入端子连接。恒电流电路4和恒电压电路5构成产生基准电压Vref的基准电压产生部。导通/截止电路3是使用MOS晶体管M1、M2使基准电压产生部的动作开始或者结束的开关部。

作为输出晶体管的p沟道MOS晶体管M3的源极与电源端子1连接，MOS晶体管M3的漏极与输出端子7连接，并且经串联连接的电阻R1、R2接地，MOS晶体管M3的栅极与差动放大部6的输出端子连接。电阻R1、R2的连接点与差动放大部6的非反相输入端子连接。

这里，当控制信号从高电平变成低电平时，MOS晶体管M1导通、MOS晶体管M2截止，恒电流电路4的输出电力流经恒电压电路5，因此，对进行差动放大的差动放大部6的反相输入端子施加基准电压Vref。

当控制信号为高电平时，差动放大部6输出的误差信号的电压高(高电平)，MOS晶体管M3截止。当控制信号为低电平时，差动放大部6输出的误差信号的电压降低，MOS晶体管M3导通，差动放大部6对施加到MOS晶体管M3的栅极的误差信号进行可变控制，以使电阻R1、R2的分压电压与基准电压Vref一致。由此，输出端子7的电压保持恒定。

另外，关于调节电路，提出了各种方案(例如，参照专利文献1、2、3等)

现有技术文献

【专利文献】

专利文献1：特开2002-91579号公报

专利文献2：特开2005-202985号公报

专利文献3：特开2006-350874号公报

在图6所示的调节电路中，当接入电源时等，在基准电压Vref稳定之前，MOS晶体管M1完全导通，输出端子7的输出电压急剧上升，从而可能产生过冲(over shoot)。

图7(A)表示电源接入时的电压电压Vin的变化，图7(B)表示输出端子的输出电压Vout的变化。在图7(B)中，产生了过冲OS。存在该过冲可能会对被供给输出电压Vout的后续电路造成破坏的问题。

本发明是鉴于上述问题而提出的发明，其目的在于提供一种能够抑制输出电压中的过冲的产生的调节电路。

发明内容

本发明的一个实施方式的调节电路包括：产生基准电压的基准电压产生部(4、5)；产生控制信号从而使所述基准电压产生部开始动作或者结束动作的开关部(3、M1、M2)；将对应于输出电压的电压与所述基准电压之间进行差动放大并输出误差信号的差动放大部(6)；以及根据所述误差信号使输出电压可变的输出晶体管(M3)，所述调节电路包括：延迟部(10)，其使所述控制信号的电平变化延迟，并输出延迟控制信号；以及延迟动作开关部(M4、M5)，其使用所述延迟控制信号使所述输出晶体管带有延迟地开始动作。

优选的是，所述延迟动作开关部具有：将漏极和源极连接在所述输出晶体管(M3)的栅极与源极之间的第一晶体管(M4)；和将漏极和源极连接在所述输出晶体管的源极与接地之间的第二晶体管(M5)。

优选的是，所述延迟动作开关部具有：设置在所述差动放大部(6)的输出端子与所述输出晶体管(M3)的栅极之间的模拟开关(11)；和将漏极和源极连接在所述输出晶体管的源极与接地之间的第二晶体管(M5)。

另外，上述括号内的参照标号是为了便于理解而附加的，其不过是一个例子，并不限定于图示的方式。

根据本发明，能够抑制输出电压中的过冲的发生。

附图说明

图1是本发明的调节电路的第一实施方式的结构图。

图2是延迟电路的一个实施方式的电路图。

图3是图2中的电路各部的信号波形图。

图4是图1中的电路的信号波形图。

图5是本发明的调节电路第二实施方式的结构图。

图6是现有的调节电路的一例的结构图。

图7是现有电路的电信号波形图。

符号说明

3导通/截止电路；4恒电流电路；5恒电压电路；6差动放大部；10延迟电路；11模拟开关；C1电容器；M1～M20 MOS晶体管；R1～R2电阻。

具体实施方式

下面根据附图对本发明的实施方式进行说明。

<调节电路的结构>

图1表示本发明的调节电路的第一实施方式的结构图。在图1中，对于与图6相同的部分标以相同标号。

在图1中，向电源端子1供给电源电压Vin。输入到端子2中的导通/截止指示信号被供给到导通/截止电路3。导通/截止电路3当通过导通/截止指示信号而被指示导通时，使控制信号从高电平变成低电平，并分别供给到p沟道MOS晶体管M1的栅极、n沟道MOS晶体管M2的栅极以及延迟电路10。

MOS晶体管M1的源极与电源端子1连接，MOS晶体管M1的漏极与恒电流电路4的一端连接。MOS晶体管M2的漏极与恒电流电路4的另一端连接，MOS晶体管M2的源极接地。恒电流电路4的另一端经恒电压电路5接地，并且，与差动放大部6的反相输入端子连接。恒电流电路4和恒电压电路5构成产生基准电压Vref的基准电压产生部。导通/截止电路3是使用MOS晶体管M1、M2来使基准电压产生部开始动作或者结束动作的开关部。

作为输出晶体管的p沟道MOS晶体管M3的源极与电源端子1连接，MOS晶体管M3的漏极与输出端子7连接，并且经串联连接的电阻R1、R2而接地，MOS晶体管M3的栅极与差动放大部6的输出端子连接。电阻R1、R2的连接点与差动放大部6的非反相输入端子连接。

延迟电路10使控制信号从高电平向低电平的变化延迟，生成从高电平带有延迟地变化成低电平的HL控制信号(延迟控制信号)和从低电平带有延迟地变化成高电平的LH控制信号(延迟控制信号)。延迟电路10将LH控制信号提供给p沟道MOS晶体管M4的栅极，并将HL控制信号提供给n沟道MOS晶体管M5的栅极。

MOS晶体管M4的源极与电源端子1连接，MOS晶体管M4的漏极与MOS晶体管M3的栅极连接。MOS晶体管M5的漏极与输出端子7连接，MOS晶体管M5的源极接地。MOS晶体管M4、M5构成使作为输出晶体管的MOS晶体管M3自电源接入或者导通/截止电路3的导通起带有延迟地开始动作的延迟动作开关部。

<延迟电路的结构>

图2表示延迟电路10的一个实施方式的电路图。在图2中，向端子20供给电源电压Vin，端子21接地(GND)。向端子22供给控制信号，向端子23供给偏置电压。

p沟道MOS晶体管M11、M12为纵型连接，MOS晶体管M11的源极被从端子20供给电源电压Vin，MOS晶体管M12的漏极与MOS晶体管M11、M12的栅极和n沟道MOS晶体管M13的漏极连接。MOS晶体管M13的栅极被从端子23供给偏置电压，MOS晶体管M13的源极与端子21连接并接地。MOS晶体管M11～M13作为电流反射镜(current mirror)结构的电流源而工作。

从端子22向n沟道MOS晶体管M14的栅极供给控制信号。MOS晶体管M14的源极接地，MOS晶体管M14的漏极与电容器C1的一端以及p沟道MOS晶体管M16的漏极连接。

p沟道MOS晶体管M15、M16为纵型连接，MOS晶体管M15的源极被从端子20供给电源电压Vin，MOS晶体管M16的漏极与MOS晶体管M14的漏极连接，MOS晶体管M15、M16的栅极与MOS晶体管M11、M12的栅极连接。MOS晶体管M11、M12、M15、M16为电流反射镜结构。

另外，电容器C1的一端与构成第一级逆变器(inverter)的p沟道MOS晶体管M17以及n沟道MOS晶体管M18的栅极连接，电容器C1的另一端接地。MOS晶体管M17的源极被从端子20供给电源电压Vin，MOS晶体管M17的漏极经过电流防止用的电阻R11与MOS晶体管M18的漏极连接，MOS晶体管M18的源极接地。

此外，MOS晶体管M17的漏极与输出HL控制信号的端子24连接，并且与构成第二级逆变器的p沟道MOS晶体管M19和n沟道MOS晶体管M20的栅极连接。MOS晶体管M19的源极被从端子20供给电源电压Vin，MOS晶体管M19的漏极与输出HL控制信号的端子25连接，并且经过电流防止用的电阻R12与MOS晶体管M20的漏极连接。MOS晶体管M20的源极接地。

这里，在供给到端子22的控制信号为高电平时，MOS晶体管M14导通，使电容器C1放电。

当控制信号从高电平变成低电平时，MOS晶体管M14截止，电容器C1通过MOS晶体管M16的漏极电流(例如，数十nA～数百nA)而被缓慢地充电。此时的作为MOS晶体管M16的漏极的A点电压如图(3)所示。在图3(A)中，控制信号在时刻t1从高电平变成低电平，电容器C1开始充电，在时刻t2，充电结束。

并且，在时刻t2的附近，构成第一级逆变器的MOS晶体管M17、M18开始导通，从端子24输出的HL控制信号如图3(B)所示带有延迟地在时刻t3变成低电平。并且，构成第二级逆变器的MOS晶体管M19、M20导通，从端子25输出的LH控制信号如图3(C)所示带有延迟地在时刻t3变成高电平。

<图1的电路的动作>

在图1中，控制信号从高电平变成低电平时，MOS晶体管M1导通，MOS晶体管M2截止，恒电流电路4的输出电流流经恒电压电路5，因此，向进行差动放大的差动放大部6的反相输入端子施加基准电压Vref。

在控制信号为高电平时，差动放大部6输出的误差信号的电压高(高电平)，MOS晶体管M3截止。另外，延迟电路10由于使LH控制信号为低电平，因此，MOS晶体管M4导通，由于使HL控制信号为高电平，因此，MOS晶体管M5导通。因此，输出端子7的输出电压为接地电平。

当控制信号从高电平变成低电平时，差动放大部6输出的误差信号的电压降低，MOS晶体管M3导通。并且，LH控制信号带有延迟地成为高电平，因此，MOS晶体管M4带有延迟地变成高阻抗状态，由于HL控制信号带有延迟地变成低电平，因此，MOS晶体管M5带有延迟地变成高阻抗状态。这样，MOS晶体管M4、M5带有延迟地变成高阻抗状态，由此，输出端子7的输出电压在基准电压Vref稳定之后上升，不会发生过冲。

之后，差动放大部6对施加到MOS晶体管M3的栅极的误差信号进行可变控制，以使电阻R1、R2的分压电压与基准电压Vref一致。由此，输出端子7的电压保持恒定。

图4(A)表示电源接入时的电源电压Vin的变化，图4(B)表示输出端子7的输出电压Vout的变化。在图4(B)中，抑制了过冲OS的产生。

<调节电路的其他结构>

图5表示本发明的调节电路的第二实施方式的结构图。在图5中，对于与图6相同的部分，标以相同的标号。

在图5中，对电源端子1供给电源电压Vin。输入到端子2中的导通/截止指示信号被供给到导通/截止电路3。导通/截止电路3当通过导通/截止指示信号而被指示导通时，使控制信号从高电平变化成低电平，并分别供给到p沟道MOS晶体管M1的栅极、n沟道MOS晶体管M2的栅极以及延迟电路10。

MOS晶体管M1的源极与电源端子1连接，MOS晶体管M1的漏极与恒电流电路4的一端连接。MOS晶体管M2的漏极与恒电流电路4的另一端连接，MOS晶体管M2的源极接地。恒电流电路4的另一端经恒电压电路5接地，并且，与差动放大部6的反相输入端子连接。恒电流电路4和恒电压电路5构成产生基准电压Vref的基准电压产生部。导通/截止电路3是使用MOS晶体管M1、M2来使基准电压产生部开始动作或者结束动作的开关部。

作为输出晶体管的p沟道MOS晶体管M3的源极与电源端子1连接，MOS晶体管M3的漏极与输出端子7连接，并且经串联连接的电阻R1、R2而接地，MOS晶体管M3的栅极与差动放大部6的输出端子连接。电阻R1、R2的连接点与差动放大部6的非反相输入端子连接。

延迟电路10使控制信号从高电平向低电平的变化延迟，生成从高电平带有延迟地变化成低电平的HL控制信号(延迟控制信号)和从低电平带有延迟地变化成高电平的LH控制信号(延迟控制信号)。延迟电路10将LH控制信号提供给模拟开关11的控制端子，并将HL控制信号提供给n沟道MOS晶体管M5的栅极。

模拟开关11连接在差动放大部6的输出端子与MOS晶体管M3的栅极之间，当供给到控制端子的LH控制信号为低电平时，该模拟开关11断开，随着LH控制信号电平的上升，该模拟开关11逐渐导通，当LH控制信号变成高电平时，该模拟开关11完全导通。MOS晶体管M5的漏极与输出端子7连接，MOS晶体管M5的源极接地。模拟开关11和MOS晶体管M5构成使作为输出晶体管的MOS晶体管M3自电源接入或者导通/截止电路3的导通起带有延迟地开始动作的延迟动作开关部。

<图5的电路的动作>

在图5中，控制信号从高电平变成低电平时，MOS晶体管M1导通，MOS晶体管M2截止，恒电流电路4的输出电流流经恒电压电路5，因此，向进行差动放大的差动放大部6的反相输入端子施加基准电压Vref。

在控制信号为高电平时，差动放大部6输出的误差信号的电压高(高电平)，MOS晶体管M3截止。另外，延迟电路10由于使LH控制信号为低电平，因此，模拟开关11断开，由于使HL控制信号为高电平，因此，MOS晶体管M5导通。因此，输出端子7的输出电压为接地电平。

当控制信号从高电平变成低电平时，差动放大部6输出的误差信号的电压降低，MOS晶体管M3导通。并且，LH控制信号带有延迟地成为高电平，因此，模拟开关11带有延迟地变成导通状态，由于HL控制信号带有延迟地变成低电平，因此，MOS晶体管M5带有延迟地变成高阻抗状态。这样，模拟开关11带有延迟地导通，MOS晶体管M5带有延迟地变成高阻抗状态，由此，输出端子7的输出电压在基准电压Vref稳定之后上升，不会发生过冲。

之后，差动放大部6对施加到MOS晶体管M3的栅极的误差信号进行可变控制，以使电阻R1、R2的分压电压与基准电压Vref一致。由此，输出端子7的电压保持恒定。

Claims (3)

1.一种调节电路，包括：产生基准电压的基准电压产生部；产生控制信号从而使所述基准电压产生部开始动作或者结束动作的开关部；将对应于输出电压的电压与所述基准电压之间进行差动放大并输出误差信号的差动放大部；以及根据所述误差信号使输出电压可变的输出晶体管，

其特征在于，

所述调节电路包括：

延迟部，其通过所述控制信号的电平变化，利用被供给了偏置电压的电流源对电容器进行充电，由此，使所述控制信号的电平变化延迟，并输出延迟控制信号；以及

延迟动作开关部，其使用所述延迟控制信号使所述输出晶体管带有延迟地开始动作。

2.根据权利要求1所述的调节电路，其特征在于，

所述延迟动作开关部具有：

将漏极和源极连接在所述输出晶体管的栅极与源极之间的第一晶体管；和

将漏极和源极连接在所述输出晶体管的漏极与接地之间的第二晶体管。

3.根据权利要求1所述的调节电路，其特征在于，

所述延迟动作开关部具有：

设置在所述差动放大部的输出端子与所述输出晶体管的栅极之间的模拟开关；和

将漏极和源极连接在所述输出晶体管的漏极与接地之间的第二晶体管。