CN101874295B - 柔性半导体装置的制造方法及用于它的叠层膜 - Google Patents

柔性半导体装置的制造方法及用于它的叠层膜 Download PDF

Info

Publication number
CN101874295B
CN101874295B CN2009801010949A CN200980101094A CN101874295B CN 101874295 B CN101874295 B CN 101874295B CN 2009801010949 A CN2009801010949 A CN 2009801010949A CN 200980101094 A CN200980101094 A CN 200980101094A CN 101874295 B CN101874295 B CN 101874295B
Authority
CN
China
Prior art keywords
layer
semiconductor device
metal level
metal
flexible semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009801010949A
Other languages
English (en)
Other versions
CN101874295A (zh
Inventor
一柳贵志
中谷诚一
平野浩一
山下嘉久
小松慎五
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101874295A publication Critical patent/CN101874295A/zh
Application granted granted Critical
Publication of CN101874295B publication Critical patent/CN101874295B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L29/78603—
    • H01L29/4908—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L27/1214—
    • H01L27/1218—
    • H01L29/66765—
    • H01L29/78609—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/50—Forming devices by joining two substrates together, e.g. lamination techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H01L29/78681—
    • H01L29/7869—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种柔性半导体装置的制造方法及用于它的叠层膜。该柔性半导体装置的制造方法包括：准备第一金属层(10)、无机绝缘层(20)、半导体层(30)及第二金属层(40)层叠而构成的叠层膜(80)的工序，对第一金属层(10)进行蚀刻，来形成栅极电极(12g)的工序，将树脂层(50)压接在叠层膜(80)中形成有栅极电极(12g)的面上，将栅极电极(12g)埋入并设置在树脂层(50)内的工序，以及对第二金属层(40)进行蚀刻，来形成源极电极(42s)和漏极电极(42d)的工序；无机绝缘层(20)中位于栅极电极(12g)上的部分具有栅极绝缘膜(22)的功能，无机绝缘层(20)上的半导体层(30)中位于源极电极(42s)与漏极电极(42d)之间的部分具有沟道(32)的功能。

Description

柔性半导体装置的制造方法及用于它的叠层膜
技术领域
本发明涉及一种柔性半导体装置的制造方法及用于它的叠层膜。 
背景技术
伴随于信息终端的普及，人们对用作计算机用显示器的平板显示器的需求越来越多。此外，伴随于信息化的进展，对迄今为止以纸张作介质提供的信息进行电子化的机会增多，对作为既薄又轻而且能够很容易地携带的移动用显示介质的电子纸或数码纸的需求越来越多(参照专利文献1等)。 
一般来讲，在平板显示器中，主要用利用液晶、有机EL(有机电致发光)或电泳等的元件形成显示介质。另一方面，所述显示介质中的主流技术是这样的，即：用有源驱动元件(TFT(Thin FilmTransistor：薄膜晶体管)元件)作图像驱动元件，以确保画面亮度的均匀性、画面重写速度等。例如，在一般的计算机显示器中，在基板上形成所述TFT元件，密封液晶或有机EL元件等。 
在此，能够主要用a-Si(非晶硅)、p-Si(多晶硅)等半导体形成TFT元件。通过将上述硅半导体(根据必要还使用金属膜)叠成多层，在基板上依次形成源极、漏极及栅极电极，则能够制造出TFT元件。 
此外，在上述使用硅材料的TFT元件的形成工艺中包括高温的工序，因此基板材料受到必须是能够耐住工序温度的材料这一限制。因此，在实际工艺中，需要用例如玻璃基板等耐热性优良的材料作基板。补充说明一下，虽然也可以使用石英基板，但石英基板的成本较高，当将显示器大型化时有经济方面的问题。因此，一般使用玻璃基板作为形成TFT元件的基板。 
然而，用玻璃基板构成的薄型显示器又重又缺乏柔性，有可能在落下时受到冲击而破损，这不够于满足伴随着信息化的进展对携带用薄型显示器掀起的需求。 
为了对应于要求显示器为轻量且薄型的需求，从基板的柔性化、轻量化等观点出发，正在开发在树脂基板(塑料基板)上形成TFT元件而构成的半导体装置(柔性半导体装置)。 
例如，在专利文献2中公开了下述技术，即：在通过与现有技术大致相同的工艺在支撑物(例如玻璃基板)上制作TFT元件后，将TFT元件从玻璃基板上剥离并转印在树脂基板上。 
此外，在专利文献3中公开了直接在树脂基板上形成TFT元件的技术。 
-现有技术的技术文献-
-专利文献-
专利文献1：日本公开特许公报特开2007-67263号公报专利文献2：日本公开特许公报特开2005-294300号公报专利文献3：日本公开特许公报特开2006-186294号公报 
发明内容
-发明要解决的技术问题-
然而，在利用转印法的TFT元件的制造工艺中，支撑物(玻璃基板)的剥离工序成为问题。也就是说，在使玻璃基板从树脂基板上剥离的工序中，需要例如进行使玻璃基板与TFT元件的紧贴性下降的处理，或者进行在玻璃基板与TFT元件之间形成剥离层，并以物理方法或化学方法除去该剥离层的处理。因此，会导致工序烦杂，生产性方面有问题。 
此外，若利用直接在树脂基板上形成TFT元件的方法，则因为树脂基板的耐热性低，所以需要将工序温度限制到较低的温度。因此，直接形成在树脂基板上的TFT元件的特性比形成在玻璃基板上的TFT元件的特性差。而且，从电路的整体来考虑，通过所述工序形成的布线的厚度往往较薄，或者这种布线往往是由复合材料形成的，因而布线的电阻值较高。因此，在电路中会造成电压降，难以 得到所希望的TFT性能、器件特性或可靠性。 
针对上述有关柔性半导体装置的课题，本申请发明者不是在与现有技术大同小异的技术构想下谋求解决，而在新的技术构想下谋求所述课题的解决。本发明正是为解决所述课题而研究开发出来的，其目的在于：提供一种性能高且生产性优良的柔性半导体装置的制造方法。 
-用以解决技术问题的技术方案-
为解决所述课题，本发明在一种柔性半导体装置的制造方法中，采用下述薄膜晶体管的形成方法，即：以事先准备的第一金属层、无机绝缘层、半导体层及第二金属层依次层叠而构成的叠层膜为基础，对第一金属层及第二金属层进行加工，来形成栅极电极以及源极电极及漏极电极，使无机绝缘层具有栅极绝缘膜的功能，使半导体层具有沟道的功能。由此，不经过高温工序就能够很容易地形成包括以无机绝缘层为基材的薄膜晶体管的柔性半导体装置。 
也就是说，本发明的一方面所涉及的柔性半导体装置的制造方法包括工序(a)、工序(b)及工序(c)，在该工序(a)中准备第一金属层、无机绝缘层、半导体层及第二金属层依次层叠而构成的叠层膜，在该工序(b)中，对第一金属层的一部分进行蚀刻，由此形成由第一金属层形成的栅极电极，在该工序(c)中，对第二金属层的一部分进行蚀刻，由此形成由第二金属层形成的源极电极和漏极电极；无机绝缘层中位于栅极电极上的部分具有栅极绝缘膜的功能，无机绝缘层上的半导体层中位于源极电极与漏极电极之间的部分具有沟道的功能。 
在本发明的其它方面中，柔性半导体装置的制造方法还包括：在所述工序(b)之后且在工序(c)之前，将树脂层压接在叠层膜中形成有栅极电极的面上，将栅极电极埋入并设置在树脂层内的工序(d)。由此，能够以厚度比无机绝缘层的厚度厚的树脂层为基材，来代替无机绝缘层，因而能够很容易地形成包括漏电较少的薄膜晶体管的面积较大的柔性半导体装置。 
在本发明的其它方面中，所述工序(d)包括准备形成有贯通两面的多个导电性层间连接部位的绝缘层的工序，和将形成有栅极电极的叠层膜压接在绝缘层上，由此将绝缘层中的层间连接部位与栅极电极连接起来的工序。这样，就能够经由层间连接部位在绝缘层表面上容易地得到已埋入并设置在树脂层内的栅极电极的电位。
在本发明的其它方面中，柔性半导体装置的制造方法还包括：在所述工序(d)之后，将第三金属层压接在绝缘层的表面上，然后对第三金属层进行蚀刻，来形成布线层的工序；布线层经由层间连接部位与第二金属层连接。这样，就能够很容易地使第二金属层(例如，源极电极和漏极电极)与形成在绝缘层表面上的布线层连接。 
在本发明的其它方面中，在所述工序(b)中，对第一金属层的一部分进行蚀刻，由此与栅极电极的形成同时地形成电容器的由第一金属层形成的下部电极；在工序(c)中，对第二金属层的一部分进行蚀刻，由此与源极电极及漏极电极的形成同时地形成电容器的由第二金属层形成的上部电极；无机绝缘层中位于上部电极与下部电极之间的部分具有电容器的介电体层的功能。这样，就能够很容易地形成包括薄膜晶体管和电容器的柔性半导体装置。 
-发明的效果-
根据本发明，以第一金属层、无机绝缘层、半导体层及第二金属层依次层叠而构成的叠层膜为基础，对第一金属层及第二金属层进行加工，来形成栅极电极以及源极电极及漏极电极，使无机绝缘层具有栅极绝缘膜的功能，使半导体层具有沟道的功能。由此，能够很容易地形成包括性能高的薄膜晶体管的柔性半导体装置。 
附图说明
[图1]图1(a)到图1(d)是剖视图，显示国际申请号PCT/JP2008/002759的申请说明书中所公开的柔性半导体装置的制造方法的基本工序。[图2]图2(a)到图2(c)是剖视图，显示本发明的第一实施方式所涉及的柔性半导体装置的制造方法的基本工序。[图3]图3(a)到图3(c)是剖视图，显示本发明的第一实施方式所涉及的用树脂层作基材的柔性半导体装置的制造方法的工序。[图4]图4(a)是本发明的第一实施方式所涉及的柔性半导体装置的剖视图，图4(b)是其俯视图。[图5]图5(a)到图5(d)是剖视图，显示本发明的第一实施方式所涉及的柔性半导体装置的制造工序。[图6]图6(a)到图6(d)是立体图，显示本发明的第一实施方式所涉及的用于柔性半导体装置的叠层膜的制造工序。[图7]图7是剖视图，显示本发明的第二实施方式所涉及的柔性半导体装置的剖面。[图8]图8(a)到图8(e)是剖视图，显示本发明的第二实施方式所涉及的柔性半导体装置的制造工序。[图9]图9是剖视图，显示本发明的第三实施方式所涉及的柔性半导体装置的剖面。[图10]图10(a)到图10(c)是剖视图，显示本发明的第三实施方式所涉及的柔性半导体装置的制造工序。[图11]图11(a)到图11(c)是剖视图，显示本发明的第三实施方式所涉及的柔性半导体装置的制造工序。[图12]图12(a)和图12(b)是立体图，显示本发明的第四实施方式所涉及的用于柔性半导体装置的叠层膜的制造工序。[图13]图13(a)到图13(d)是剖视图，显示本发明的第四实施方式所涉及的柔性半导体装置的制造工序。[图14]图14是剖视图，显示本发明的第五实施方式所涉及的柔性半导体装置的剖面。[图15]图15(a)到图15(d)是剖视图，显示本发明的第五实施方式所涉及的柔性半导体装置的制造工序。[图16]图16(a)到图16(c)是剖视图，显示本发明的第五实施方式所涉及的柔性半导体装置的制造工序。[图17]图17是剖视图，显示本发明的第六实施方式所涉及的柔性半导体装置的剖面。 [图18]图18(a)到图18(d)是剖视图，显示本发明的第六实施方式所涉及的柔性半导体装置的制造工序。[图19]图19(a)是显示本发明的第七实施方式所涉及的柔性半导体装置的剖面的剖视图，图19(b)是其俯视图，图19(c)是其等效电路图。[图20]图20(a)到图20(d)是剖视图，显示本发明的第七实施方式所涉及的柔性半导体装置的制造工序。-符号说明-10-第一金属层；12g-栅极电极；20-无机绝缘层；22-栅极绝缘膜；26-层间连接部位用开口部(无机绝缘层)；30-半导体层(形成图案之前)；32-半导体层(形成图案之后)；34-开口部(第二金属层)；40-第二金属层；42d-漏极电极；42s-源极电极；44Ad、44Bd-延伸部(漏极电极)；44As、44Bs-延伸部(源极电极)；50-树脂薄片(树脂层)；60a、60b、60c-层间连接部位；62a、62b-开口部；65-等效电路；66、68-布线；70-第三金属层；72a、72b-布线层；80-叠层膜；90-扩散防止层；92-电容器；94-介电体层；96-上部电极层；98-下部电极层；100-柔性半导体装置。 
具体实施方式
本申请的申请人对能够用于薄型显示器的柔性半导体装置的制造方法进行了研究，在国际申请号PCT/JP2008/002759的申请说明书中提案过生产性优良的柔性半导体装置的制造方法。 
图1(a)到图1(d)是剖视图，显示所述申请说明书中所公开的柔性半导体装置800的制造方法的基本工序。 
首先，如图1(a)所示，准备在无机绝缘层820的两面上分别层叠了第一金属层810和第二金属层830中的一种金属层而构成的由三层包覆箔构成的叠层膜。之后，如图1(b)所示，对第一金属层810的一部分进行蚀刻，由此形成薄膜晶体管的栅极电极810g。 
接着，如图1(c)所示，对第二金属层830的一部分进行蚀刻，由此在与栅极电极810g相应的部位形成源极电极830s和漏极电极 830d。在此，也可以先形成源极电极830s和漏极电极830d，然后形成栅极电极810g。在哪个情况下，无机绝缘层820都具有基材的功能，由此能够形成栅极电极810g以及源极电极830s及漏极电极830d。 
接着，如图1(d)所示，在隔着无机绝缘层820的栅极电极810g上方形成与源极电极830s及漏极电极830d接触的半导体层840。在此，无机绝缘层820中位于栅极电极810g上的部分具有栅极绝缘膜820g的功能，此外，无机绝缘层820上的半导体层840中位于源极电极830s与漏极电极830d之间的部分具有沟道的功能。这样，包括薄膜晶体管的柔性半导体装置就制造完了。 
如上所述，准备事先在无机绝缘层820的两面上分别层叠了第一金属层810和第二金属层830中的一种金属层而构成的由三层包覆箔构成的叠层膜，以该叠层膜为基础，对第一金属层810及第二金属层830进行加工，来形成栅极电极810g以及源极电极830s及漏极电极830d，然后通过低温工序(例如，印刷法)在隔着无机绝缘层(栅极绝缘膜)820的栅极绝缘膜810g上方形成半导体层840。这么一来，则不经过高温工序就能够很容易地形成薄膜晶体管。加之，使三层包覆箔中由第一金属层810及第二金属层830夹住的无机绝缘层820具有基材的功能，由此能够很容易地形成包括多个薄膜晶体管的柔性半导体装置。 
本申请发明者等进一步对所述柔性半导体装置的制造方法进行了研究。其结果是，想到了性能更高而且生产性优良的柔性半导体装置的制造方法。 
下面，参考附图对本发明的实施方式加以详细的说明。补充说明一下，在以下附图中，用相同的参照符号表示所具有的功能实际上相同的构成因素，以简化说明。补充说明一下，在各个附图中的尺寸关系(长度、宽度、厚度等)并不反映实际尺寸关系。本发明并不限于以下实施方式。此外，只要不超过本发明带来效果的范围，就能够适宜地进行变更。而且，也可以将不同实施方式组合起来用。 
(第一实施方式) 图2(a)到图2(c)是剖视图，显示本发明的第一实施方式所涉及的柔性半导体装置100的制造方法的基本工序。 
首先，如图2(a)所示，准备第一金属层10、无机绝缘层20、半导体层30及第二金属层40依次层叠而构成的叠层膜80。在此，第一金属层10和第二金属层40，可以由相同的材料形成，也可以由不同的材料形成。此外，无机绝缘层20的材料不受限制，但是该无机绝缘层20具有薄膜晶体管的栅极绝缘膜的功能，因而优选该无机绝缘层20是相对介电常数较高的薄膜。此外，半导体层30的材料不受限制，但是该半导体层30具有薄膜晶体管的沟道的功能，因而优选该半导体层30是载流子迁移率较大的薄膜。此外，使用无机半导体和有机半导体中的哪种半导体材料都可以。补充说明一下，能够利用后述的各种方法形成叠层膜80。 
接着，如图2(b)所示，对第一金属层10的一部分进行蚀刻，由此形成由第一金属层10形成的栅极电极12g。 
接着，如图2(c)所示，对第二金属层40的一部分进行蚀刻，由此形成由第二金属层40形成的源极电极42s和漏极电极42d。之后，利用蚀刻法除去半导体层30中除了薄膜晶体管的形成区域(至少包括沟道的区域)以外的部分。 
在此，无机绝缘层20中位于栅极电极12g上的部分具有栅极绝缘膜22的功能，无机绝缘层20上的半导体层30中位于源极电极42s与漏极电极42d之间的部分具有沟道32的功能。由此，柔性半导体装置100就制作完了。 
在此，能够根据第一金属层10的材料适宜地选择该第一金属层10的蚀刻剂；能够根据第二金属层40的材料适宜地选择该第二金属层40的蚀刻剂。此外，利用湿蚀刻法及干蚀刻法中的那种方法都可以。此外，也可以先形成源极电极42s和漏极电极42d，然后形成栅极电极12g。 
如上所述，仅进行事先准备第一金属层10、无机绝缘层20、半导体层30及第二金属层40层叠而构成的叠层膜80，并以该叠层膜80为基础对第一金属层10及第二金属层40及半导体层30 进行蚀刻的工序(低温工序)，则能够形成包括栅极电极12g、源极电极42s、漏极电极42d及沟道32的薄膜晶体管。因此，不经过高温工序就能够很容易地形成柔性半导体装置。 
在本发明中，因为无机绝缘层20具有栅极绝缘膜22的功能，所以不能使该无机绝缘层20太厚。因此，当形成包括许多薄膜晶体管的面积较大的柔性半导体装置时，在有些情况下不能够确保作为基材的强度。此外，在形成多个薄膜晶体管的情况下，因为用无机绝缘层20作基材，所以不能使各个薄膜晶体管中的栅极绝缘膜22彼此分离。因此，若在相互靠近的位置上形成各个薄膜晶体管，则有可能在相邻的薄膜晶体管的相互间造成漏电。 
于是，在这种情况下，在图2(b)中所示的工序之后，还利用蚀刻法除去无机绝缘层20中除了薄膜晶体管的形成区域(至少包括栅极绝缘膜的区域)以外的部分，如图3(a)所示。 
之后，如图3(b)所示，将树脂层50压接在叠层膜中形成有栅极电极12g的面上，来将栅极电极12g埋入并设置在树脂层50内。此时，在薄膜晶体管的形成区域内留下的无机绝缘层20也埋入并设置在树脂层50内。 
之后，如图3(c)所示，对第二金属层40的一部分进行蚀刻，由此形成由第二金属层40形成的源极电极42s和漏极电极42d。之后，利用蚀刻法除去半导体层30中除了薄膜晶体管的形成区域(至少包括沟道32的区域)以外的部分。 
如上所述，因为能够以厚度比无机绝缘层20的厚度厚的树脂层50作为基材，来代替无机绝缘层20，所以能够很容易地形成包括漏电较少的薄膜晶体管的面积较大的柔性半导体装置。 
在此，树脂层50的材料不受限制，但优选的是下述材料，即：该材料具有能够将栅极电极12g埋入并设置在该材料中那么大的塑性，而且该材料的至少表面对第一金属层10及半导体层30具有良好的粘着性。 
以下，参照图4(a)、图4(b)以及图5(a)到图5(d)，对本发明的第一实施方式所涉及的柔性半导体装置100的具体结构及 制造方法加以更为详细的说明。图4(b)是示意地显示柔性半导体装置100的俯视图；图4(a)是示意地显示图4(b)的A-A剖面的剖视图。 
柔性半导体装置100主要由树脂层50、形成在树脂层50中的栅极电极12g、栅极绝缘膜22、半导体层32、源极电极42s及漏极电极42d(以下，也统称为“TFT构造体”)构成。 
树脂层50是支撑TFT构造体的基材，优选由在固化后较薄且能够弯曲的树脂材料形成。作为这种树脂材料的有代表性的例子例如能够举出环氧树脂、聚酰亚胺(PI)树脂、丙烯酸树脂、聚对苯二甲酸乙二酯(PET)树脂、聚萘二甲酸乙二醇酯(PEN)树脂、聚苯硫醚(PPS)树脂、聚苯醚(PPE)树脂以及这些树脂的复合物等。这些树脂材料的尺寸稳定性优良，这些材料适于本实施方式中的柔性半导体装置100中的柔性基材的材料。 
栅极电极12g埋入并设置在所述树脂层50内。优选构成栅极电极12g的金属是导电性优良的金属材料，例如能够使用铜(Cu)、镍(Ni)、铝(Al)、不锈钢(SUS)等。 
在栅极电极12g上设置有栅极绝缘膜22。优选构成栅极绝缘膜22的材料是相对介电常数比较高的无机化合物，优选该相对介电常数在8以上，更为优选的是在25以上。作为具有这种相对介电常数的无机化合物的有代表性的例子例如能够举出氧化钽(Ta2O5等)、氧化铝(Al2O3等)、氧化硅(SiO2等)、氧化锆(ZrO2等)、氧化钛(TiO2等)、氧化钇(Y2O2等)、氧化镧(La2O3等)、氧化铪(HfO2等)等金属氧化物以及这些金属的氮化物。或者，所述无机化合物也可以是钛酸钡(BaTiO3)、钛酸锶(SrTiO3)、钛酸钙(CaTiO3)等介电体。 
在栅极绝缘膜22上形成有半导体层32。在图示的例子中，半导体层32配置为隔着栅极绝缘膜22与栅极电极12g相向。能够使用各种各样的材料作构成半导体层32的材料，例如可以用硅(例如Si)或锗(Ge)等半导体构成半导体层32，也可以用氧化物半导体构成半导体层32。作为氧化物半导体能够举出的例如有氧化锌 (ZnO)、氧化锡(SnO2)、氧化铟(In2O3)、氧化钛(TiO2)等单质的氧化物，以及InGaZnO、InSnO、InZnO、ZnMgO等复合氧化物。或者，也可以根据必要使用化合物半导体(例如，GaN、SiC、ZnSe、CdS、GaAs等)或有机半导体(例如戊省(pentacene)、聚3-己基噻吩、卟啉衍生物、铜酞菁(copper phthalocyanine)、碳六十(C60：buckminsterfullerene)等)构成半导体层32。 
在树脂层50上形成有源极电极42s和漏极电极42d。优选构成源极电极42s和漏极电极42d的金属是导电性优良的金属材料，例如能够使用铜(Cu)、镍(Ni)、铝(Al)或不锈钢(SUS)构成源极电极42s和漏极电极42d。 
在本第一实施方式中，在树脂层50中形成有与栅极电极12g连接的层间连接部位60a。此外，在树脂层50中与形成有源极电极42s和漏极电极42d的面相反的那一侧的面(在图中为下表面)上形成有布线层72a。栅极电极12g和布线层72a经由树脂层50的层间连接部位60a电连接起来。在本例子中，树脂层50还具有使漏极电极42d及布线层72b电连接的层间连接部位60b。 
在本第一实施方式中，层间连接部位60a是所谓的浆料通路(paste via)，由填充于使树脂层50的上表面及下表面连通的开口部的导电性浆料形成。能够用一般的导电浆材料作导电性浆料，能够举出的具有代表性的例子例如有通过镀银来涂层的铜粉和以环氧树脂为主要成分的树脂组成物的混合物。此外，优选用导电性良好的金属材料作构成布线层72a的金属，例如能够使用铜(Cu)、镍(Ni)、铝(Al)或不锈钢(SUS)作构成布线层72a的金属。 
接着，参照图5(a)到图5(d)对本实施方式中的柔性半导体装置100的制造方法加以说明。图5(a)到图5(d)是工序剖视图，用来说明柔性半导体装置100的制造工序。用第一金属层10、无机绝缘层20、半导体层30及第二金属层40依次层叠而构成的叠层膜80制造柔性半导体装置100。下面，对此加以说明。 
首先，如图5(a)所示，准备(制作、采购等)叠层膜80。叠层膜80由第一金属膜10、无机绝缘层20、半导体层30及第二 金属层40构成，该无机绝缘层20形成在第一金属层10的上表面上，该半导体层30形成在无机绝缘层20的上表面上，该第二金属层40形成在该半导体层30的上表面上。在本第一实施方式中，第一金属层10是厚度为12μm的铜箔；无机绝缘层20是厚度为0.8μm的钛酸钡；半导体层30是厚度为0.3μm的多晶硅膜；第二金属层40是厚度为1μm的铜箔。 
接着，如图5(b)所示，对叠层膜80中的第一金属层10进行蚀刻，从而由第一金属层10形成栅极电极12g。根据第一金属层10的材料等使用适当的蚀刻剂就可以。在第一金属层10的材料例如是铜箔的情况下，能够使用三氯化铁作蚀刻剂。 
而且，在本第一实施方式中，除了对第一金属层10进行蚀刻以外，还局部性地除去无机绝缘层20。由此，在栅极电极12g上形成栅极绝缘膜22。作为无机绝缘层20的除去方法，例如能够采用激光照射法、蚀刻法等等。根据无机绝缘层20的材料使用适当的蚀刻剂就可以。在无机绝缘层20的材料例如是钛复合氧化物的情况下，能够使用氢氟酸和硝酸的混合物作蚀刻剂。 
而且，在本第一实施方式中，还进行半导体层30的图案形成。能够例如利用激光照射法或蚀刻法等方法进行半导体层30的图案形成。根据半导体层30的材料使用适当的蚀刻剂就可以。在半导体层30例如是多晶硅膜的情况下，能够使用氢氟酸和硝酸的混合物作蚀刻剂。 
接着，如图5(c)所示，以覆盖叠层膜80中形成有栅极电极12g的面的方式形成树脂层50。在本第一实施方式中，将形成有栅极电极12g的叠层膜80压接(边施加压力边进行粘着)于树脂薄片50上，来形成树脂层50。通过该压接使叠层膜80和树脂薄片50层叠成一体，并将栅极电极12g埋入并设置在树脂薄片50中。此外，在本第一实施方式中，在树脂薄片50中事先形成了浆料通路60a。将形成有栅极电极12g的叠层膜80压接在具有浆料通路60a的树脂薄片50上，由此使树脂薄片50的浆料通路60a和栅极电极12g连接起来。 
作为所述压接的方法，例如采用滚筒层压法(RollLamination)、真空层压法或者利用热压等边加热边加压的方法等就可以。例如能够使用将粘着性材料(例如环氧树脂、丙烯酸树脂、聚酰亚胺树脂等)涂敷在树脂薄膜表面上的材料、或者未固化的树脂薄膜等，作为树脂薄片50。在此，准备将粘着性环氧树脂涂敷在厚度为12.5μm的聚酰亚胺树脂制薄膜表面上而构成的材料作为树脂薄片50，将该树脂薄片50贴在第二金属层40的下表面上，使该树脂薄片50和第二金属层40成为一体。 
此外，以让第三金属层70与树脂薄片50的层间连接部位60a、60b连接的方式将该第三金属层70压接在树脂薄片50中与压接叠层膜80的面相反的一侧的面(在图中，为下面)上。通过该压接使第三金属层70和树脂薄片50层叠成一体。在此，准备厚度为9μm的铜箔作为第三金属层70，将该第三金属层70贴在树脂薄片50的下表面上，使该第三金属层70和树脂薄片50成为一体。可以在同一工序中进行第三金属层70的压接和叠层膜80的压接；也可以根据必要性在不同工序中进行第三金属层70的压接和叠层膜80的压接。 
在将叠层膜80、树脂薄片50及第三金属层70层叠成一体后，对叠层膜80中的第二金属层40进行蚀刻，如图5(d)所示。由此，由第二金属层40形成源极电极42s和漏极电极42d。根据第二金属层40的材料使用适当的蚀刻剂就可以。在第二金属层40的材料例如是铜箔的情况下，能够使用三氯化铁作蚀刻剂。 
此外，对第三金属层70的一部分进行蚀刻，从而由第三金属层70形成布线层72a、72b。根据第三金属层70的材料使用适当的蚀刻剂就可以。在第三金属层70的材料例如是铜箔的情况下，能够使用三氯化铁作蚀刻剂。可以在同一工序中实行对第三金属层70进行的蚀刻和对第二金属层40进行的蚀刻；也可以根据必要性在不同工序中实行对第三金属层70进行的蚀刻和对第二金属层40进行的蚀刻。 
通过进行上述工序，则能够构成本第一实施方式所涉及的柔性 半导体装置100。根据本第一实施方式中的制造方法，能够通过使用具有第一金属膜10、无机绝缘层20、半导体层30及第二金属层40的叠层膜80，来简易地形成TFT构造体。此外，能够以很高的生产性制造性能高的柔性半导体装置100。更为详细地说，因为在不同工序中进行通过高温工序进行的叠层膜80的制作、和TFT构造体的形成，所以能够提高整个工艺的生产性。 
具体而言，分开进行后述的通过高温工序(例如超过树脂薄片50的耐热温度的工序温度)制作叠层膜80的工序和用该叠层膜80在树脂薄片50中形成TFT构造体的工序。因此，不需要在使用树脂薄片50的制造工序中引入高温工序。因此，能够一边通过进行高温工序来谋求提高TFT特性，一边简便地进行使用树脂薄片50的制造工序。其结果是，能够以良好的生产性提供性能高的柔性半导体装置100。 
例如通过图6(a)到图6(d)所示的各道工序制作本实施方式所涉及的叠层膜80。 
首先，如图6(a)所示，准备第一金属层10。第一金属层10例如是箔状金属。第一金属层10并不限于单质的金属箔，也可以使用利用溅射法等薄膜形成方法在载体膜(例如聚对苯二甲酸乙二酯等树脂薄膜)上沉积形成了金属膜的材料。在此，准备铜箔作为第一金属层10。 
接着，如图6(b)所示，在第一金属层10上形成无机绝缘层20。能够通过进行包括超过树脂薄片50的耐热温度的步骤的高温工序，来形成无机绝缘层20。 
在本第一实施方式中，在将使钛酸钡(BaTiO3)的纳米粒子分散而调剂的分散溶液涂敷在第一金属层10上后进行干燥，再在氮气环境中进行预烘烤和主烘烤(烘烤温度例如在600℃到800℃)，这样来形成由钛酸钡形成的无机绝缘层20。分散溶液的涂敷方法并不受限制，例如能够利用旋涂法、辊涂法、帘式涂布法、喷射法、液滴喷射法等。因为经过所述烘烤处理(高温工序)制作出的无机绝缘层20(栅极绝缘膜22)具有比高分子薄膜的相对介电常数高 的相对介电常数，所以特别适于用作柔性半导体装置100中的无机绝缘层20。 
此外，可以作为无机绝缘层20的形成方法利用一般的薄膜形成方法，其中能够举出的有代表性的例子有：真空蒸镀法、激光烧蚀(laser ablation)法、溅射法、CVD(化学气相沉积)法(例如等离子体CVD法)等等。若利用激光烧蚀法，则能够形成无机化合物的组分变化较少的膜。若利用CVD法，则能够很容易地形成无机绝缘膜，能够形成包含不同成分的膜，能够形成介电常数高的膜，从这些角度来看，优选CVD法。 
补充说明一下，无机绝缘层20也可以是构成第一金属层10的金属的金属氧化膜。在这种情况下，能够通过对第一金属层10的上表面进行氧化处理来形成无机绝缘层20。例如利用阳极氧化法、热氧化法(通过加热进行的表面氧化处理)、化学氧化法(用氧化剂进行的表面氧化处理)等对第一金属层10进行氧化处理。补充说明一下，在无机绝缘层20是第一金属层10的金属氧化膜的情况下，构成第一金属层10的金属只要是能够通过上述氧化处理进行氧化的金属就可以，金属的种类并不受限制。但是，优选使用阀金属(valve metal)(例如，铝、钽等)。在使用阀金属时，能够利用阳极氧化法，能够在金属表面上很简易地形成氧化覆盖膜，并能够将无机绝缘层20的厚度调整为较薄的值(例如在1μm以下，优选在0.6μm以下)。 
在形成无机绝缘层20后，在无机绝缘层20上形成半导体层30，如图6(c)所示。例如通过使半导体材料沉积在无机绝缘层20的上表面上，来形成半导体层30。能够例如经过真空蒸镀法、溅射法、等离子体CVD法等薄膜形成工序或喷墨式等印刷工序使半导体材料沉积。 
能够通过进行包括超过树脂薄片50的耐热温度的步骤的高温工序，来形成所述半导体层30。更为具体地说，优选在使半导体材料沉积于无机绝缘层20上后，对已沉积的半导体材料进行加热处理。对半导体材料加热的加热方法并不受限定，例如可以是热退火 处理(利用气体环境加热)，也可以是激光退火处理，也可以是进行热退火和激光退火的处理。通过如上所述进行加热处理(高温工序)，则半导体的结晶化进展，其结果是能够提高半导体特性(其中典型的特性是载流子迁移率)。 
在本第一实施方式中，对含有环戊硅烷(cyclopentasilane)的溶液进行紫外光照射，来获得高级硅烷(higher-order silane)化合物，然后将含有高级硅烷化合物的溶液涂敷在无机绝缘层20的上表面上。接着，以300℃到600℃的温度进行热处理，由此形成由非晶硅形成的半导体层30。然后，进行激光退火处理，由此形成载流子迁移率较高的多晶硅膜。所述溶液的涂敷方法并不受限制，例如利用旋涂法、辊涂法、帘式涂布法、喷射法或液滴喷射法等就可以。 
在要形成氧化物半导体的情况下，例如使有机金属的混合物沉积在无机绝缘层20上，对该混合物进行热处理(例如以600℃以上的温度)，来使金属烧结，则由此能够形成载流子迁移率较高的氧化物半导体。 
如上所述形成半导体层30后，接着在半导体层30上形成第二金属层40，如图6(d)所示。能够例如通过使金属沉积在半导体层30的上表面上，来形成第二金属层40。优选采用的第二金属层40的沉积方法例如有真空蒸镀法、溅射法等。 
经过上述工序，则能够获得第一金属层10、无机绝缘层20、半导体层30及第二金属层40依次层叠而构成的叠层膜80。根据本实施方式中的制造方法，能够以超过树脂薄片50的耐热温度的工序温度制作叠层膜80。因此，能够提供下述叠层膜80，即：能够在高温工序中使用该叠层膜80，因而能够实现TFT特性的提高，该叠层膜80的性能高，并且该叠层膜80适于制造柔性半导体装置100。补充说明一下，也可以将所述各个层10、20、30及40的形成顺序反过来。即，也可以首先形成第二金属层40，再在该第二金属层40上形成半导体层30，然后在该半导体层30上形成无机绝缘层20，之后在该无机绝缘层20上形成第一金属层10。 
下面，对本发明的其它的一实施方式所涉及的柔性半导体装置的结构和该柔性半导体装置的制造方法加以说明。 
(第二实施方式)图7显示本发明的第二实施方式所涉及的柔性半导体装置200的结构。在该第二实施方式中与上述第一实施方式不同之处是：与栅极电极12g连接的层间连接部位60a不是浆料通路，而是镀金属通路。所述镀金属通路60a是在使叠层膜80和树脂薄片50层叠成一体后在树脂薄片50内形成的。参照图8(a)到图8(d)说明所述柔性半导体装置200的制造工序之一例。补充说明一下，对要特意提到的事项以外并且与第一实施方式重复的部分的说明省略而不提了。 
首先，如图8(a)所示，准备第一金属层10、无机绝缘层20、半导体层30及第二金属层40依次层叠而构成的叠层膜80。 
接着，如图8(b)所示，对叠层膜80中的第一金属层10进行蚀刻，从而由第一金属层10形成栅极电极12g。此外，局部性地除去无机绝缘层20和半导体层30，由此对栅极绝缘膜22和半导体层32形成图案。 
接着，如图8(c)所示，形成覆盖叠层膜80中形成有栅极电极12g的面的树脂层50。在本第二实施方式中，将形成有栅极电极12g的叠层膜80压接在树脂薄片50上，由此将栅极电极12g埋入并设置在树脂薄片50中。补充说明一下，树脂层50的形成方法并不限于对树脂薄片50进行压接的方法，也可以利用例如将树脂材料涂敷(例如旋涂法、辊涂法等)在叠层膜80上的方法形成树脂层50。 
之后，在树脂层50中与压接了叠层膜80的面相反的一侧的面(在图中，为下表面)上形成使栅极电极12g的一部分露出的开口部62a。例如通过激光照射形成开口部62a。在此，除了开口部62a以外，还形成使第二金属层40的下表面的一部分露出的开口部62b。 
接着，如图8(d)所示，在与压接了叠层膜80的面相反的一 侧的面上形成经由开口部62a与栅极电极12g接触的镀金属层70。详细地说，使镀金属层70沉积并覆盖开口部62a的壁面和栅极电极12g的下表面，由此形成镀金属通路60a。此外，使镀金属层70沉积并覆盖树脂薄片50的下表面，由此形成第三金属层70。能够通过例如利用加成法进行化学镀铜处理或电镀铜处理，来形成镀金属层70。在此，使化学镀铜层以较薄的厚度层叠在树脂薄片50的下表面上，接着进行电镀铜处理，由此使镀铜层变厚，来形成厚度为2μm左右的镀金属层70。 
之后，如图8(e)所示，对第二金属层40的一部分进行蚀刻，由此形成源极电极42s和漏极电极42d。此外，对镀金属层(第三金属层)70的一部分进行蚀刻，由此形成经由镀金属通路60a与栅极电极12g连接的布线层72a。也可以利用使用蚀刻剂的切片蚀刻(slice etching)形成布线层72a、72b。 
通过所述工序，则能够构成形成有作为层间连接部位的镀金属通路的柔性半导体装置200。根据本第二实施方式所涉及的柔性半导体装置200的制造方法，能够很容易地使栅极电极12g和镀金属通路60a连接起来。也就是说，在层间连接部位是浆料通路的情况(第一实施方式)下，当将叠层膜80和树脂薄片50压接起来时，需要以高精度对准位置，以让浆料通路60a和栅极电极12g接触。然而，在层间连接部位是镀金属通路的情况(第二实施方式)下，不需要在将叠层膜80和树脂薄片50压接起来时以高精度对准位置，能够简易且稳定地制造柔性半导体装置200。 
(第三实施方式)图9显示本发明的第三实施方式所涉及的柔性半导体装置300的结构。在本第三实施方式中与所述第一实施方式中的结构不同之处是：设置有扩散防止层(阻挡层)90。在本第三实施方式中，在源极电极42s与半导体层32之间以及漏极电极42d与半导体层32之间配置有扩散防止层90。源极电极42s和漏极电极42d由铜形成，扩散防止层90由氮化钽(TaN)形成。在图示的例子中，扩散防止层90还配置在布线44中源极及漏极电极42s、42d以外的 部分的下表面上。 
铜(Cu)具有在数百℃以上的高温下容易扩散在半导体材料(例如硅)中的性质。因此，在源极电极42s和漏极电极42d(第二金属层40)由铜形成的情况下，若在制造工序中处于高温下，则有可能构成第二金属层40的铜原子向半导体层32中移动。因此，有可能出现器件的接合漏电或阈值电压的变动等问题。根据图9所示的结构，能够使扩散防止层90介于源极及漏极电极42s、42d与半导体层32之间，由此阻碍铜原子移动(向半导体层32中扩散)。总之，能够回避所述接合漏电或阈值电压变动等问题出现。 
能够使用阻碍铜扩散的扩散阻碍性优良且具有导电性的无机化合物作为构成扩散防止层90的材料。作为这种无机化合物，例如能够举出钽(Ta)、钛(Ti)等过渡金属。或者，也可以使用氮化钽(TaN等)、氮化钛(TiN等)等过渡金属氮化物。因为氮化钽与利用溅射法形成的铜层的粘着性优良，并且氮化钽对铜的扩散阻碍性也优良，所以氮化钽特别适于本实施方式中的柔性半导体装置300中的扩散防止层90的材料。 
参照图10(a)到图10(c)和图11(a)到图11(c)对包括扩散防止层90的柔性半导体装置300的制造工序的一例加以说明。补充说明一下，对要特意提到的事项以外并且与第一实施方式重复的部分的说明省略而不提了。 
首先，如图10(a)所示，准备第一金属层10、无机绝缘层20、半导体层30、扩散防止层90及第二金属层40依次层叠而构成的叠层膜180。该叠层膜180在半导体层30与第二金属层40之间具有扩散防止层90。例如通过进行利用溅射法或CVD法等的薄膜形成工序使扩散防止层90的材料沉积在半导体层30上，则能够形成扩散防止层90。 
接着，如图10(b)所示，对叠层膜180的一面进行蚀刻，从而形成栅极电极12g、栅极绝缘膜22及半导体层32的图案。具体而言，对叠层膜180中的第一金属层10进行蚀刻，从而由第一金属层10形成栅极电极12g。此外，局部性地除去无机绝缘层20和 半导体层30，由此形成栅极绝缘膜22和半导体层32的图案。 
接着，如图10(c)所示，将叠层膜180、树脂薄片50及第三金属层70压接成一体。通过该压接，来将叠层膜180中的栅极电极12g埋入并设置在树脂薄片50的上表面部分。 
接着，如图11(a)所示，对第二金属层40的一部分进行蚀刻，从而由第二金属层40形成源极及漏极电极42s、42d以及布线44。此时，形成使扩散防止层90的一部分露出的开口图案34、36。 
接着，如图11(b)所示，除去在开口图案34、36中露出的扩散防止层90，由此形成扩散防止层90的图案。除去扩散防止层90的方法并不受限定，例如能够利用在一般的光刻工序中会采用的蚀刻处理法(也可以利用干蚀刻法或湿蚀刻法)。 
之后，如图11(c)所示，对第三金属层70的一部分进行蚀刻，由此形成与栅极电极12g连接的布线层72a。在图示的例子中，除了布线层72a、72b以外，还形成经由层间连接部位64与布线44电连接的布线层73。这么一来，就能够构成包括扩散防止层90的柔性半导体装置300。 
补充说明一下，扩散防止层90只要配置为使源极及漏极电极42s、42d与半导体层32不接触就可以。因此，例如也可以除去扩散防止层中设置在布线44的下表面上的部分。特别是布线44与层间连接部位64之间的扩散防止层，在有些情况下优选被除去。例如在如图10(b)所示对叠层膜180的一面进行蚀刻时，能够局部性地除去扩散防止层90。 
(第四实施方式)图12(a)和图12(b)显示本发明的第四实施方式所涉及的用于柔性半导体装置的叠层膜的结构。在本第四实施方式中的叠层膜280与图6(d)显示的叠层膜80不同之处在于：叠层膜280的半导体层32已经形成有图案。如图12(a)所示，所述叠层膜280是这样制作的，即：使已形成图案的半导体层32层叠在无机绝缘层20上，接着，如图12(b)所示使第二金属层40层叠在已形成图案的半导体层32上。能够例如利用喷墨法等印刷法形成半导体 层32的图案。图13(a)到图13(d)显示使用这种叠层膜280构成的柔性半导体装置400的制造工序。 
首先，如图13(a)所示，准备具有已形成图案的半导体层32的叠层膜280，接着，如图13(b)所示由叠层膜280形成栅极电极12g和栅极绝缘膜22。此时，因为半导体层32已被形成图案，所以不需要对半导体层32形成图案。然后，如图13(c)所示，使叠层膜280、树脂薄片50及第三金属层70成为一体。如图13(d)所示，对第二及第三金属层40、70进行蚀刻，来形成源极电极42s及漏极电极42d以及布线层72a、72b。这样，柔性半导体装置400的制造工序就实行完了。通过使用半导体层32事先已被图案化的叠层膜280，则能够省略半导体层32的图案形成步骤，其结果是能够将制造工艺进一步简化。 
(第五实施方式)在图14中显示本发明的第五实施方式所涉及的柔性半导体装置500的结构。在本第五实施方式中与上述实施方式不同之处在于：在整个面上形成有无机绝缘层。也就是说，对无机绝缘层20未形成图案，在栅极绝缘膜22以外的区域24也配置有无机绝缘层20。下面，对柔性半导体装置500的制造工序加以说明。补充说明一下，在本第五实施方式中，层间连接部位60a、60b是利用保形法(conformal method)制作的镀金属通路。 
首先，如图15(a)所示，准备包括具有规定图案的半导体层30的叠层膜280，接着，如图15(b)所示，对叠层膜280中的第一金属层10进行蚀刻，来形成栅极电极12g。接着，如图15(c)所示，准备树脂薄片50和第三金属层70事先已成为一体的部件，将叠层膜280压接在树脂薄片50上。之后，对第三金属层70的一部分进行蚀刻，由此形成激光照射用孔74a、74b。 
在形成激光照射用孔74a、74b后，以激光照射用孔74a、74b作导向壁进行激光照射，如图16(a)所示。通过进行该激光照射，来形成贯穿树脂薄片50和无机绝缘层20的开口部62a、62b。 
接着，如图16(b)所示，以经由开口部62a、62b与栅极电 极12g及第二金属层40接触的方式进行镀铜处理，由此形成镀金属通路60a、60b。 
之后，如图16(c)所示，对第二金属层40进行蚀刻，由此形成源极及漏极电极42s、42d。此外，对第三金属层70进行蚀刻，由此形成布线层72a、72b。这样，在整个面上具有绝缘层的柔性半导体装置500的制造工序就进行完了。根据所述制造方法，能够省略无机绝缘层20的图案形成工序，由此能够将柔性半导体装置500的制造工序进一步简化。 
(第六实施方式)图17显示本发明的第六实施方式所涉及的柔性半导体装置600的结构。在本第六实施方式中与图9所示的结构不同之处在于：扩散防止层90仅选择性地形成在源极电极42s与半导体层32之间以及漏极电极42d与半导体层32之间。参照图18(a)到图18(d)对该柔性半导体装置600的制造工序加以说明。 
首先，如图18(a)所示，准备叠层膜380。叠层膜380具有事先已被图案化的半导体层32。此外，在半导体层32与第二金属层40之间设置有覆盖已形成图案的半导体层32的扩散防止层90。 
接着，如图18(b)所示，对叠层膜380中的第一金属层10进行蚀刻，由此形成栅极电极12g。此外，局部性地除去无机绝缘层20，由此形成栅极绝缘膜22。然后，如图18(c)所示，将叠层膜380、树脂薄片50及第三金属层70压接成一体。 
接着，如图18(d)所示，对第二金属层40的一部分进行蚀刻，由此形成源极电极42s和漏极电极42d，形成使扩散防止层90的一部分露出的开口部34。然后，除去在开口部34露出的扩散防止层90，由此对扩散防止层90形成图案。此外，对第三金属层70进行蚀刻，来形成布线层72a、72b。这样，就能够构成扩散防止层90仅选择性地形成在源极电极42s与半导体层32之间以及漏极电极42d与半导体层32之间的柔性半导体装置600。 
(第七实施方式)接着，参照图19(a)和图19(b)对能够适当地安装在图像 显示装置中的柔性半导体装置700的形态的一例加以说明。图19(b)是示意地显示本发明的第七实施方式所涉及的柔性半导体装置700的俯视图；图19(a)是示意地显示图19(b)的A-A剖面的剖视图。 
安装在图像显示装置(在此是有机电致发光显示器)中的柔性半导体装置700具有至少两个TFT元件，各个TFT元件由半导体层、栅极绝缘膜、栅极电极、源极电极及漏极电极构成。在此，对每个像素设置两个TFT，柔性半导体装置包括第一TFT元件700A和第二TFT元件700B。在本第七实施方式中，第一TFT元件700A是开关用晶体管，第二TFT元件700B是驱动用晶体管。 
在图示的例子中，开关用TFT元件700A的漏极电极42Ad和驱动用TFT元件700B的栅极电极12Bg经由层间连接部位60Ab、60Ba以及布线层72Ab、72Ba电连接起来。 
补充说明一下，在第七实施方式中的结构中，源极电极42As的一部分和漏极电极42Ad的一部分延伸到半导体层32A的上表面上。即使无该延伸部44As、44Ad，也能够使柔性半导体装置700工作。 
但是，在图示的例子中，源极电极的延伸部44As和漏极电极的延伸部44Ad相向的部位的形状为梳齿形状。通过这样设定源极电极42As和漏极电极42Ad相向的部位的形状为梳齿形状，则能够在维持规定尺寸的状态下增大沟道宽度，其结果是能够实现沟道宽度的增大所带来的高速工作。补充说明一下，能够根据所需的TFT性能适宜地改变梳齿形状的长度。例如，也可以使驱动用TFT元件700B的梳齿形状的长度比开关用TFT元件700A的梳齿形状的长度长。 
而且，柔性半导体装置700包括电容器92。电容器92用来保持电容，以对驱动用TFT元件700B进行驱动。在图示的例子中，电容器92由介电体层94、上部电极层96及下部电极层98构成。 
电容器92的介电体层94由与各个元件的栅极绝缘膜22A、22B相同的材料形成，能够通过局部性地除去后述的叠层膜480(图19 (a))的无机绝缘层20来形成该介电体层94。此外，电容器92的上部电极层96由与各个元件的源极及漏极电极42As、42Ad、42Bs、42Bd相同的材料形成，能够通过对后述的叠层膜480的第二金属层40进行蚀刻来形成该上部电极层96。此外，电容器92的下部电极层98由与各个元件的栅极电极12Ag、12Bg相同的材料形成，能够通过对后述的叠层膜480的第一金属层10进行蚀刻来形成该下部电极层98。 
下部电极层98经由层间连接部位60c与开关用漏极电极42Ad及驱动用栅极电极12Bg连接，上部电极层96与驱动用源极电极42Bs连接。在由开关用TFT元件700A选出的期间内保持电荷。由于该电荷而产生的电压施加在驱动用TFT元件700B的栅极上，与该电压相应的漏极电流流向有机电致发光元件，使像素发光。 
在所述柔性半导体装置的重要用途即为驱动显示器所使用的TFT元件中，需要保持电容的电容器，以驱动元件。但是，若将电容器92如上所述直接形成在树脂薄片50上，则不需要在柔性半导体装置700的外部另外设置电容器。因此，能够实现能够以小型且高密度安装的图像显示装置。 
补充说明一下，图19(c)显示在图19(a)和图19(b)中所示的结构的等效电路65。在图19(c)中所示的布线66是数据线，布线68是选择线。本实施方式中的柔性半导体装置700是对应于图像显示装置的各个像素分别形成的。设置在各个像素中的TFT元件的数量并不限于两个，在有些情况下根据显示器的结构对应于各个像素设置两个以上的TFT元件，因而能够对应于此对本第七实施方式中的柔性半导体装置700进行变更。 
参照图20(a)到图20(d)对图19(a)和图19(b)的柔性半导体装置700的制造工序加以说明。能够经过图20(a)到图20(d)所示的同一工序简便地制作柔性半导体装置700的电容器92以及第一及第二TFT元件700A、700B。也就是说，柔性半导体装置700的制造工序还包括由无机绝缘层20中半导体层30所在的部分以外的区域、第一金属层10及第二金属层40构成电容器 92的工序。 
首先，如图20(a)所示，准备叠层膜480。在此准备的叠层膜480是已形成了第一及第二TFT元件700A、700B的半导体层32A、32B的图案的叠层膜480。 
接着，如图20(b)所示，对叠层膜480的第一金属层10进行蚀刻，由此形成栅极电极12Ag、12Bg，并形成电容器的下部电极层98。此外，局部性地除去叠层膜480的无机绝缘层20，由此形成栅极绝缘膜22A、22B，并形成电容器的介电体层94。 
接着，如图20(c)所示，将叠层膜480、树脂薄片50及第三金属层70压接成一体。此时，对准位置，以让电容器的下部电极层98与层间连接部位60c接触，由此将下部电极98和层间连接部位60c连接起来。 
接着，如图20(d)所示，对第二金属层40进行蚀刻，来形成源极电极42As、42Bs和漏极电极42Ad、42Bd，并形成电容器的上部电极层96。之后，对第三金属层70进行蚀刻，来形成布线层72Aa、72Ab、72Ba。这样，就能够得到包括电容器92的柔性半导体装置700。 
在上文中以优选的实施方式说明了本发明。上面的记述内容不是限定的事项，当然可以进行各种变更。例如，TFT元件在各个像素中的设置数量并不限于两个，在有些情况下，根据显示器的结构对应于各个像素设置两个以上的TFT元件，因而可以对应于此对本实施方式中的柔性半导体装置进行变更。此外，在所述实施方式中所示的是对应于一个器件制作柔性半导体装置的例子，本发明并不限于此，也可以实行对应于多个器件制作柔性半导体装置的办法。作为这种制作办法，可以利用卷对卷(roll to roll)制造方式。 
-产业实用性-
根据本发明中的柔性半导体装置的制造方法，能够提供一种性能高且生产性优良的柔性半导体装置。 

Claims (16)

1.一种柔性半导体装置的制造方法，该柔性半导体装置包括薄膜晶体管，其特征在于：
该柔性半导体装置的制造方法包括：
工序a，准备第一金属层、无机绝缘层、半导体层及第二金属层依次层叠而构成的叠层膜，
工序b，对所述第一金属层的一部分进行蚀刻，由此形成由所述第一金属层形成的栅极电极，以及
工序c，对所述第二金属层的一部分进行蚀刻，由此形成由所述第二金属层形成的源极电极和漏极电极；
所述无机绝缘层中位于所述栅极电极上的部分具有栅极绝缘膜的功能，所述无机绝缘层上的所述半导体层中位于所述源极电极与所述漏极电极之间的部分具有沟道的功能。
2.根据权利要求1所述的柔性半导体装置的制造方法，其特征在于：
还包括：在所述工序b之后且在所述工序c之前，将树脂层压接在所述叠层膜中形成有所述栅极电极的面上，将所述栅极电极埋入并设置在该树脂层内的工序d。
3.根据权利要求2所述的柔性半导体装置的制造方法，其特征在于：
在所述工序d中，树脂层由树脂薄片形成。
4.根据权利要求2所述的柔性半导体装置的制造方法，其特征在于：
所述工序d包括：
准备形成有贯通两面的多个层间连接部位的所述树脂层的工序，和
将形成有所述栅极电极的叠层膜压接在所述树脂层上，由此将所述树脂层中的层间连接部位与所述栅极电极连接起来的工序。
5.根据权利要求4所述的柔性半导体装置的制造方法，其特征在于：
所述层间连接部位是浆料通路。
6.根据权利要求2所述的柔性半导体装置的制造方法，其特征在于：
在所述工序d之后，还包括：
对所述树脂层的表面的一部分进行蚀刻，来形成使所述栅极电极露出的开口部的工序，和
在所述树脂层的至少包括所述开口部的表面上形成与所述栅极电极电连接的镀金属层的工序。
7.根据权利要求4所述的柔性半导体装置的制造方法，其特征在于：
还包括：在所述工序b之后，通过蚀刻除去所述无机绝缘层中除了至少包括所述栅极绝缘膜的区域以外的部分的工序。
8.根据权利要求7所述的柔性半导体装置的制造方法，其特征在于：
还包括：在所述工序b之后，通过蚀刻除去所述半导体层中除了至少包括所述沟道的区域以外的部分的工序。
9.根据权利要求8所述的柔性半导体装置的制造方法，其特征在于：
还包括：在所述工序d之后，将第三金属层压接在所述树脂层的表面上，然后对该第三金属层进行蚀刻，来形成布线层的工序；
所述布线层经由所述层间连接部位与所述源极电极及所述漏极电极或者/以及所述第二金属层中除了所述源极电极及所述漏极电极以外的部分连接。
10.根据权利要求1所述的柔性半导体装置的制造方法，其特征在于：
在所述工序a中，在所述半导体层与所述第二金属层之间还设置有扩散防止层。
11.根据权利要求7所述的柔性半导体装置的制造方法，其特征在于：
在所述工序a中，所述半导体层事先已被图案化，并位于至少包括所述沟道的区域。
12.根据权利要求11所述的柔性半导体装置的制造方法，其特征在于：
在所述工序b中，对所述第一金属层的一部分进行蚀刻，由此与所述栅极电极的形成同时地形成电容器的由所述第一金属层形成的下部电极；
在所述工序c中，对所述第二金属层的一部分进行蚀刻，由此与所述源极电极及所述漏极电极的形成同时地形成电容器的由所述第二金属层形成的上部电极；
所述无机绝缘层中位于所述上部电极与所述下部电极之间的部分具有电容器的介电体层的功能。
13.一种叠层膜，在权利要求1所述的柔性半导体装置的制造方法中使用该叠层膜，其特征在于：
所述叠层膜由第一金属层、无机绝缘层、半导体层及第二金属层依次层叠而构成的四层叠层膜构成；
对所述第一金属层的一部分进行蚀刻，由此形成有栅极电极；
对所述第二金属层的一部分进行蚀刻，由此形成有源极电极和漏极电极；
所述无机绝缘层具有栅极绝缘膜的功能，所述半导体层具有沟道的功能。
14.根据权利要求13所述的叠层膜，其特征在于：
所述半导体层事先已被图案化而位于至少包括所述沟道的区域。
15.根据权利要求13所述的叠层膜，其特征在于：
在所述半导体层与所述第二金属层之间还设置有扩散防止层。
16.根据权利要求15所述的叠层膜，其特征在于：
所述第二金属层由铜形成；
所述扩散防止层由从钛、氮化钛、钽及氮化钽所构成的组中选出的材料形成。
CN2009801010949A 2008-09-18 2009-07-22 柔性半导体装置的制造方法及用于它的叠层膜 Active CN101874295B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-239121 2008-09-18
JP2008239121 2008-09-18
PCT/JP2009/003440 WO2010032355A1 (ja) 2008-09-18 2009-07-22 フレキシブル半導体装置の製造方法及びそれに使用される積層膜

Publications (2)

Publication Number Publication Date
CN101874295A CN101874295A (zh) 2010-10-27
CN101874295B true CN101874295B (zh) 2013-01-23

Family

ID=42039208

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801010949A Active CN101874295B (zh) 2008-09-18 2009-07-22 柔性半导体装置的制造方法及用于它的叠层膜

Country Status (6)

Country Link
US (1) US8617943B2 (zh)
EP (1) EP2246879A4 (zh)
JP (1) JP4679673B2 (zh)
KR (1) KR20110056258A (zh)
CN (1) CN101874295B (zh)
WO (1) WO2010032355A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009069248A1 (ja) * 2007-11-28 2009-06-04 Panasonic Corporation フレキシブル半導体装置の製造方法およびフレキシブル半導体装置
WO2011045956A1 (ja) * 2009-10-16 2011-04-21 シャープ株式会社 半導体装置、それを備えた表示装置、および半導体装置の製造方法
KR20230131954A (ko) * 2009-12-25 2023-09-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 메모리 셀, 메모리 셀 어레이 및 비휘발성 메모리
JP5719992B2 (ja) * 2010-05-12 2015-05-20 パナソニックＩｐマネジメント株式会社 フレキシブル半導体装置およびその製造方法
JP5906396B2 (ja) * 2011-03-24 2016-04-20 パナソニックＩｐマネジメント株式会社 フレキシブル半導体装置及びその製造方法
JP5876249B2 (ja) * 2011-08-10 2016-03-02 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2014165404A (ja) * 2013-02-26 2014-09-08 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258261A (ja) 2002-02-28 2003-09-12 Nippon Hoso Kyokai <Nhk> 有機ｔｆｔおよびその作製方法
JP3864413B2 (ja) 2002-04-22 2006-12-27 セイコーエプソン株式会社 トランジスタの製造方法
TW554539B (en) * 2002-09-09 2003-09-21 Chunghwa Picture Tubes Ltd Thin film transistor source/drain structure and manufacturing method thereof
JP4729843B2 (ja) * 2003-10-15 2011-07-20 凸版印刷株式会社 薄膜トランジスタの製造方法
JP4736318B2 (ja) 2003-11-28 2011-07-27 Ｔｄｋ株式会社 積層体の製造方法及び有機電界効果トランジスタの製造方法
JP2005294300A (ja) 2004-03-31 2005-10-20 Univ Of Tokyo 非単結晶トランジスタ集積回路及びその製造方法
JP2006186294A (ja) 2004-12-03 2006-07-13 Toppan Printing Co Ltd 薄膜トランジスタ及びその製造方法
JP2007067263A (ja) 2005-09-01 2007-03-15 Konica Minolta Holdings Inc 有機半導体材料、有機半導体膜、有機半導体デバイス及び有機薄膜トランジスタ
JP2007073857A (ja) * 2005-09-09 2007-03-22 Sony Corp 半導体装置の製造方法および半導体装置
TWI298513B (en) * 2006-07-03 2008-07-01 Au Optronics Corp Method for forming an array substrate
WO2009069248A1 (ja) * 2007-11-28 2009-06-04 Panasonic Corporation フレキシブル半導体装置の製造方法およびフレキシブル半導体装置

Also Published As

Publication number Publication date
JP4679673B2 (ja) 2011-04-27
US20100276691A1 (en) 2010-11-04
JPWO2010032355A1 (ja) 2012-02-02
CN101874295A (zh) 2010-10-27
US8617943B2 (en) 2013-12-31
WO2010032355A1 (ja) 2010-03-25
EP2246879A1 (en) 2010-11-03
KR20110056258A (ko) 2011-05-26
EP2246879A4 (en) 2014-06-11

Similar Documents

Publication Publication Date Title
CN102067320B (zh) 柔性半导体装置的制造方法
CN101874295B (zh) 柔性半导体装置的制造方法及用于它的叠层膜
US8525172B2 (en) Flexible semiconductor device
CN101911269B (zh) 柔性半导体装置及其制造方法
CN1914737B (zh) 半导体元件及其制造方法和液晶显示器及其制造方法
KR101376896B1 (ko) 플렉시블 반도체장치의 제조방법 및 플렉시블 반도체장치
CN102668099A (zh) 挠性半导体装置及其制造方法、以及图像显示装置
US8525178B2 (en) Flexible semiconductor device and method for producing the same
CN101044625A (zh) 形成具有多层电介质的溶液加工晶体管的方法
JP2010238873A (ja) フレキシブル半導体装置およびその製造方法
US20230420573A1 (en) Thin film transistor and method of manufactruting thin film transistor
WO2015075310A1 (en) A method for the fabrication and use of electronic circuits and an electronics circuit structure
JP2012033778A (ja) 薄膜トランジスタとその製造方法、薄膜トランジスタアレイとその製造方法、及び、ディスプレイ装置
US20210118912A1 (en) Semiconductor patterning

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant