CN101867430A - 应用于低功耗串行数据传输的复用/解复用架构 - Google Patents

应用于低功耗串行数据传输的复用/解复用架构 Download PDF

Info

Publication number
CN101867430A
CN101867430A CN201010204573A CN201010204573A CN101867430A CN 101867430 A CN101867430 A CN 101867430A CN 201010204573 A CN201010204573 A CN 201010204573A CN 201010204573 A CN201010204573 A CN 201010204573A CN 101867430 A CN101867430 A CN 101867430A
Authority
CN
China
Prior art keywords
serial data
deserializer
power consumption
shift register
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010204573A
Other languages
English (en)
Other versions
CN101867430B (zh
Inventor
王珲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Orange Microelectronics Technology Co.,Ltd.
Original Assignee
SUZHOU CHENGXIN MICROELECTRONIC TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU CHENGXIN MICROELECTRONIC TECHNOLOGY CO LTD filed Critical SUZHOU CHENGXIN MICROELECTRONIC TECHNOLOGY CO LTD
Priority to CN 201010204573 priority Critical patent/CN101867430B/zh
Publication of CN101867430A publication Critical patent/CN101867430A/zh
Application granted granted Critical
Publication of CN101867430B publication Critical patent/CN101867430B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明揭示了一种应用于低功耗串行数据传输的复用/解复用架构，包含串行器和解串器，其中所述串行器包含复数级复用器，所述解串器包含相同级数的解复用器，所述复用器和解复用器具有相同或不同的比例，且每一级复用器或解复用器均包含与复用比数量一致的移位寄存器及与一一对应的多路选择器，其特征在于：在串行器最后一级的移位寄存器序列中预置有N比特并行数据中最后一位数据的值；在解串器中的移位寄存器中预置有前一次N比特串行数据中最后一位数据的值。本发明的复用/解复用架构能最大程度降低其中移位寄存器的状态变化，能明显降低器件功耗。

Description

应用于低功耗串行数据传输的复用/解复用架构
技术领域
本发明涉及一种数据通信领域中的数据复用/解复用技术，特别涉及一种能使其中移位寄存器状态转换最小化的复用/解复用架构，属于电学领域。
背景技术
现代高速数据通信系统设计广泛采用了对数据复用/解复用的技术。它能提供更高的数据速率，更稳定的可靠性，产生更低的噪声，更高的噪声免疫力以及更低的功耗。在发送器端多路并行数据被复用处理后变为一路串行数据，相应的串行数据在接收器端被解复用后变为并行数据。
串行器和解串行器包含M级复用器和解复用器。每一级复用器或解复用器拥有相同比值N0来实现N0 M的复用解复用功能，也可以每级设置成不同的复用比Ni来得到N1N2N3...NM总的复用/解复用比。复用比如果不是2，那么一般采用并行加载串行移位的机构。解复用比如果不是2，通常采用三串行移位并行装载的机构。
如图1至图3所示，分别是一个多级1:N和N:1的串行器和解串器，一个包含N个移位单元的N:1复用器、1:N解复用器。一般情况下，串行器100包含M级复用器，第i级的复用系数为Ni。总的复用系数N是每一级的系数之乘，N1N2...NM。并行N比特数据被串行通过复用器转换为1比特串行数据，数据速率变为并行数据的N倍。解串器110包含M级解复用器，第i级的解复用系数为Ni。它是串行器的反操作。总的解串系数N是每一级的系数之乘，N1N2...NM。1比特串行数据流通过M级解串器被转换为N比特并行数据，数据速率降为原来的1/N。
如图2所示，每一级移位单元包含一个2:1的多路选择器210和一个移位寄存器220。在每个装载周期，N比特并行数据被同时装载进N个移位寄存器。然后数据在每个移位寄存器中串行移动，移动数据的是一个比装载时钟快N倍的串行时钟。在N比特数据的最后一位被移动出去的时候，下一个装载周期开始同时下一组N比特并行数据被再次装载到移位寄存器中。通过这个并行装载和串行移位的操作，N比特并行数据被串行化为速度快了N倍的1比特数据流。最后一级移位寄存器的输入通常接到逻辑电平“1”或“0”上。
如图3所示，每一级移位单元包含一个串行移位寄存器310和一个并行数据寄存器320。串行数据流被速度是装载时钟N倍快的串行时钟送入到N个移位寄存器中。在最后一个比特移入后，N个移位寄存器中的数据被加载时钟同时读出。接下来，下一个串行移位周期开始，下一组N比特的串行数据被输入到移位寄存器。通过这个串行移位和并行装载的操作，1比特串行数据流被解串为速度为串行数据1/N的N比特并行数据。下一个N比特串行数据被移入时，上一个N比特串行数据被并行移出。
一般情况下，串行器中的并行数据同上一次的数据是不同的。N比特数据被串行器移出，每一个移位寄存器保留它上一次比特的状态。对于串行器来说，由于最后一级移位寄存器接在固定的逻辑电平“1”或“0”上，因此，串行器的所有移位寄存器在完成最后一位数据移位置后仍然有二分之一的概率需要切换自己的状态到固定的逻辑电平。如果状态改变就会导致功耗产生。在解串器中，上一个N比特的串行数据流被移出时下一个N比特数据流被移入。上一个N比特串行数据的信息在并行移出后就不需要了。前一组N比特串行数据移出，每一个移位寄存器会有二分之一的几率切换自己的状态，以上每一次状态的切换都导致功耗。
一般用轨到轨电压摆幅的数字门电路来实现复用器和解复用器。在这种结构中，如果不考虑瞬时电路切换电流的话，数字门电路的功耗与CV2f成正比。C是数字门电路的负载电容，V是电源电压，f是数字门电路的工作频率，解串器中多个移位寄存器的状态变化，是复用/解复用电路架构中功耗居高不下的主要原因。为此，如何设法减少诸位上的移位寄存器不必要的状态变化，便成为优化器件功耗的首要解决问题。
发明内容
鉴于上述现有技术需求，本发明的目的是提出一种应用于低功耗串行数据传输的复用/解复用架构，以解决数据通信器件日渐缩小带来的发热量随功耗不变或上升而上升，造成器件热损的问题。
本发明的上述目的，将通过以下技术方案得以实现：
应用于低功耗串行数据传输的复用/解复用架构，包含串行器和解串器，其中所述串行器包含复数级复用器，所述解串器包含相同级数的解复用器，所述复用器和解复用器具有相同或不同的比例，且每一级复用器或解复用器均包含与复用比数量一致的移位寄存器及与其一一对应的多路选择器，其特征在于：在串行器最后一级的移位寄存器序列中预置有N比特并行数据中最后一位数据的值；在解串器中的移位寄存器中预置有前一次N比特串行数据中最后一位数据的值。
进一步地，前述应用于低功耗串行数据传输的复用/解复用架构，其中该解串器一级或一级以上的解复用器中的移位寄存器预置有前一次N比特串行数据中最后一位数据的值；该解串器预置的数值为数字固定电平1或0。
进一步地，前述应用于低功耗串行数据传输的复用/解复用架构，其中该解串器中各级移位寄存器的状态相同。
本发明的技术方案应用实施后，较之于现有技术的突出效果在于：该复用/解复用架构能最大程度降低其中移位寄存器的状态变化，能明显降低器件功耗。
附图说明
图1是现有技术一个多级数据串行器和解串器的架构示意图；
图2是现有技术包含N比特移位寄存器的N:1复用器；
图3是现有技术包含N比特移位寄存器的1:N解复用器；
图4是本发明一预装载的N:1复用器；
图5是本发明一预装载的1:N解复用器。
具体实施方式
以下便结合实施例附图，对本发明的具体实施方式作进一步的详述，以使本发明技术方案的细节更全面地得以展示，其实质特征更易于理解、掌握。需要提醒注意的是：以下关于实施例的叙述不是限制性的，本领域人员使用其它途径所完成的同样的创作，虽然没有具体地说明其中，但同样包括在本发明专利申请的保护范围之内。
如图4和图5所示，是本发明将预装载技术引入数据通信领域后形成的复用/解复用架构。即在1:N解串器和N:1串行器中，预置串行器中最后一级移位寄存器中的多路选择器的状态成上一个并行数据的值来最小化移位寄存器中的状态变化；另将解串器中N个移位寄存器中的第一级移位寄存器的状态预置成前一个N比特串行数据中最后一个数据的值来最小化解串器中移位寄存器的状态变化。
在串行移位期间，最后一个移位寄存器N的输入被装载为N比特并行数据的最后一位。随着串行器串行地将N比特并行数据移出，最后1比特移位寄存器之后的移位寄存器的状态没有发生改变。在最后一比特之前没有功耗产生。在解串器期间，每一个移位单元都有一个1:2的复用器510，它被第N级的移位寄存器控制。第N-1级以及更前面级中的移位寄存器520是复位/置数寄存器。当并行装载信号有效时，移位寄存器的状态被设置为上一个N比特串行数据流中最后一比特的状态。当下一组N比特串行数据被移入时，除了最后一位寄存器，其它的移位寄存器的状态没有变化，因此除了最后一位寄存器，没有功耗产生。
上述技术方案还可进一步优化：
该解串器一级或一级以上的解复用器中的移位寄存器预置有前一次N比特串行数据中最后一位数据的值；或者该解串器预置的数值为数字固定电平1或0；或者该解串器中各级移位寄存器的状态可以设置为相同的值来避免功耗的产生。
综上所述，本发明应用于低功耗串行数据传输的复用/解复用架构的技术特点已全面详细展示，并且能切实最小化移位寄存器的状态变化，能明显降低器件功耗，其进步性显著。

Claims (4)

1.应用于低功耗串行数据传输的复用/解复用架构，包含串行器和解串器，其中所述串行器包含复数级复用器，所述解串器包含相同级数的解复用器，所述复用器和解复用器具有相同或不同的比例，且每一级复用器或解复用器均包含与复用比数量一致的移位寄存器及与其一一对应的多路选择器，其特征在于：在串行器最后一级的移位寄存器序列中预置有N比特并行数据中最后一位数据的值；在解串器中的移位寄存器中预置有前一次N比特串行数据中最后一位数据的值。
2.根据权利要求1所述的应用于低功耗串行数据传输的复用/解复用架构，其特征在于：所述解串器一级或一级以上的解复用器中的移位寄存器预置有前一次N比特串行数据中最后一位数据的值。
3.根据权利要求1或2所述的应用于低功耗串行数据传输的复用/解复用架构，其特征在于：所述解串器预置的数值为数字固定电平1或0。
4.根据权利要求1所述的应用于低功耗串行数据传输的复用/解复用架构，其特征在于：所述解串器中各级移位寄存器的状态相同。
CN 201010204573 2010-06-21 2010-06-21 应用于低功耗串行数据传输的复用/解复用装置 Active CN101867430B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010204573 CN101867430B (zh) 2010-06-21 2010-06-21 应用于低功耗串行数据传输的复用/解复用装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010204573 CN101867430B (zh) 2010-06-21 2010-06-21 应用于低功耗串行数据传输的复用/解复用装置

Publications (2)

Publication Number Publication Date
CN101867430A true CN101867430A (zh) 2010-10-20
CN101867430B CN101867430B (zh) 2013-02-13

Family

ID=42959007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010204573 Active CN101867430B (zh) 2010-06-21 2010-06-21 应用于低功耗串行数据传输的复用/解复用装置

Country Status (1)

Country Link
CN (1) CN101867430B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102684702A (zh) * 2011-03-15 2012-09-19 上海华虹集成电路有限责任公司 一种nrzi编码的并行设计电路
CN102904577A (zh) * 2011-07-26 2013-01-30 上海华虹集成电路有限责任公司 一种nrzi编解码并行电路
WO2013139033A1 (en) * 2012-03-23 2013-09-26 Qualcomm Incorporated Configurable multi-mode media independent interface
CN105245319A (zh) * 2015-08-25 2016-01-13 福州瑞芯微电子股份有限公司 一种数据流低功耗选择方法及系统
CN105680869A (zh) * 2016-01-29 2016-06-15 成都科创谷科技有限公司 一种基于瞬时电压抑制的缓冲串行电路
CN105743512A (zh) * 2016-01-29 2016-07-06 成都科创谷科技有限公司 一种基于高速串行器的输入电路结构
CN105743513A (zh) * 2016-01-29 2016-07-06 成都科创谷科技有限公司 一种基于保护性多路复用器的串行电路
CN105743514A (zh) * 2016-01-29 2016-07-06 成都科创谷科技有限公司 一种带有反馈并行数据接口的高速串行器
US9425913B2 (en) 2012-03-23 2016-08-23 Qualcomm Incorporated Multi-port serial media independent interface
CN109977059A (zh) * 2019-03-28 2019-07-05 清华大学 一种用于串行接口的并行数据位宽变换电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3816732A (en) * 1973-03-29 1974-06-11 Rockland Systems Corp Apparatus and method for serial-parallel binary multiplication
US6169501B1 (en) * 1998-09-23 2001-01-02 National Instruments Corp. Adjustable serial-to-parallel or parallel-to-serial converter
CN1302138A (zh) * 1999-12-24 2001-07-04 华为技术有限公司 可变码速的复用分路器及复用分路方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3816732A (en) * 1973-03-29 1974-06-11 Rockland Systems Corp Apparatus and method for serial-parallel binary multiplication
US6169501B1 (en) * 1998-09-23 2001-01-02 National Instruments Corp. Adjustable serial-to-parallel or parallel-to-serial converter
CN1302138A (zh) * 1999-12-24 2001-07-04 华为技术有限公司 可变码速的复用分路器及复用分路方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102684702A (zh) * 2011-03-15 2012-09-19 上海华虹集成电路有限责任公司 一种nrzi编码的并行设计电路
CN102904577A (zh) * 2011-07-26 2013-01-30 上海华虹集成电路有限责任公司 一种nrzi编解码并行电路
US9425824B2 (en) 2012-03-23 2016-08-23 Qualcomm Incorporated Configurable multi-mode media independent interface
CN104221290A (zh) * 2012-03-23 2014-12-17 高通股份有限公司 可配置的多模式介质独立接口
WO2013139033A1 (en) * 2012-03-23 2013-09-26 Qualcomm Incorporated Configurable multi-mode media independent interface
US9425913B2 (en) 2012-03-23 2016-08-23 Qualcomm Incorporated Multi-port serial media independent interface
CN104221290B (zh) * 2012-03-23 2017-11-07 高通股份有限公司 可配置的多模式介质独立接口
CN105245319A (zh) * 2015-08-25 2016-01-13 福州瑞芯微电子股份有限公司 一种数据流低功耗选择方法及系统
CN105245319B (zh) * 2015-08-25 2018-06-29 福州瑞芯微电子股份有限公司 一种数据流低功耗选择方法及系统
CN105680869A (zh) * 2016-01-29 2016-06-15 成都科创谷科技有限公司 一种基于瞬时电压抑制的缓冲串行电路
CN105743512A (zh) * 2016-01-29 2016-07-06 成都科创谷科技有限公司 一种基于高速串行器的输入电路结构
CN105743513A (zh) * 2016-01-29 2016-07-06 成都科创谷科技有限公司 一种基于保护性多路复用器的串行电路
CN105743514A (zh) * 2016-01-29 2016-07-06 成都科创谷科技有限公司 一种带有反馈并行数据接口的高速串行器
CN109977059A (zh) * 2019-03-28 2019-07-05 清华大学 一种用于串行接口的并行数据位宽变换电路
CN109977059B (zh) * 2019-03-28 2020-10-27 清华大学 一种用于串行接口的并行数据位宽变换电路

Also Published As

Publication number Publication date
CN101867430B (zh) 2013-02-13

Similar Documents

Publication Publication Date Title
CN101867430B (zh) 应用于低功耗串行数据传输的复用/解复用装置
US7659838B2 (en) Deserializer circuitry for high-speed serial data receivers on programmable logic device integrated circuits
US7199732B1 (en) Data converter with reduced component count for padded-protocol interface
US8817929B2 (en) Transmission circuit and communication system
US9143164B2 (en) Scalable serializer
CN102340316A (zh) 基于fpga的微型空间过采样直流平衡串行解串器
CN104378114A (zh) 一种实现多通道模数转换器同步的方法
CN103888147A (zh) 一种串行转并行转换电路和转换器以及转换系统
CN108736897A (zh) 应用于高速接口物理层芯片的并串转换电路及装置
CN103873047A (zh) 一种二分频器和高速多路复用器
CN111224649A (zh) 高速接口的固定延时电路
CN101615912A (zh) 并串转换器及其实现方法
GB2358531A (en) Glitch free clock multiplexer circuit
Fukaishi et al. A 4.25-Gb/s CMOS fiber channel transceiver with asynchronous tree-type demultiplexer and frequency conversion architecture
US8912933B1 (en) Serializer with multiple stages
US20170317862A1 (en) Data transmission beetween asychronous environments
CN106357265B (zh) 一种小面积高速的六输入查找表结构
CN206431615U (zh) 一种多路读写多容量选择的fifo控制器
CN102340315A (zh) 一种支持时分交换的fpga互连结构
CN112820225B (zh) 一种数据缓存电路、显示面板及显示装置
CN103077004B (zh) 支持多种数据类型的单指令多数据移位装置
CN112019194A (zh) 一种高速串化电路
US20200127645A1 (en) High-speed transmitter including a multiplexer using multi-phase clocks
CN102521180B (zh) 一种多通道实时直读存储器结构
Tsai et al. A novel MUX-FF circuit for low power and high speed serial link interfaces

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: WANG HUI

Free format text: FORMER OWNER: SUZHOU CHENGXIN MICROELECTRONIC TECHNOLOGY CO., LTD.

Effective date: 20120302

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 215123 SUZHOU, JIANGSU PROVINCE TO: 200336 XUHUI, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20120302

Address after: 200336, room 76, No. 1889, Lane 201, Hongqiao Road, Shanghai, Shanghai

Applicant after: Wang Hui

Address before: 215123 A3-402 room, No. 99 kindheartedness Road, Suzhou Industrial Park, Jiangsu, China

Applicant before: Suzhou Chengxin Microelectronic Technology Co.,Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200121

Address after: 250000 2330, building 3, Aosheng building, 1166 Xinluo street, high tech Zone, Jinan City, Shandong Province

Patentee after: Shandong orange Microelectronics Technology Co., Ltd.

Address before: 200336, room 76, No. 1889, Lane 201, Hongqiao Road, Shanghai, Shanghai

Patentee before: Wang Hui

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210518

Address after: 200233 room 822, No. 304, Xuhui District, Shanghai, Yishan Road

Patentee after: Wang Hui

Address before: 2330, building 3, Aosheng building, 1166 Xinluo street, high tech Zone, Jinan City, Shandong Province

Patentee before: Shandong orange Microelectronics Technology Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210708

Address after: 201306 building C, No. 888, Huanhu West 2nd Road, Lingang New District, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai

Patentee after: Shanghai Orange Microelectronics Technology Co.,Ltd.

Address before: 200233 room 822, No. 304, Xuhui District, Shanghai, Yishan Road

Patentee before: Wang Hui