CN101836121A - 制造用于检查电子装置的检查设备的方法 - Google Patents

制造用于检查电子装置的检查设备的方法 Download PDF

Info

Publication number
CN101836121A
CN101836121A CN200880112709A CN200880112709A CN101836121A CN 101836121 A CN101836121 A CN 101836121A CN 200880112709 A CN200880112709 A CN 200880112709A CN 200880112709 A CN200880112709 A CN 200880112709A CN 101836121 A CN101836121 A CN 101836121A
Authority
CN
China
Prior art keywords
substrate
main substrate
pattern
hole
distribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200880112709A
Other languages
English (en)
Inventor
崔祐畅
河廷珉
李容志
黄智熙
吴晟在
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soulbrain ENG Co Ltd
Original Assignee
Phicom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phicom Corp filed Critical Phicom Corp
Publication of CN101836121A publication Critical patent/CN101836121A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716Elastic
    • G01R1/06727Cantilever beams
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49162Manufacturing circuit on or in base by using wire as conductive path

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

在制造用于检查电子装置的检查设备的方法中,将牺牲基板形成为包括通孔的基板图案。包括从第一表面穿透至其第二表面的内部配线的主基板以这样的配置与基板图案结合,使得通孔位于内部配线的上方,从而形成结合结构。在基板图案的通孔中形成填充结构,并且填充结构电连接至主基板的内部配线。从结合结构去除基板图案,因此将填充结构形成为在主基板上的探针结构。不用任何粘合剂例如焊料便可以将探针结构连接至主基板,从而防止电阻增加和过大的热应力。

Description

制造用于检查电子装置的检查设备的方法
技术领域
本发明的示例性实施方式涉及一种制造用于检查电子装置的设备的方法,并且更具体地,涉及一种制造具有探针结构的检查设备的方法,在该探针结构中安装至少一个微尖(微端,micro tip),并且探针结构在电子检查过程中与检查对象直接接触。
背景技术
通常通过一系列单元过程例如,加工过程、电测工序(芯片电特性拣选,electrical die sorting,EDS)过程和封装过程来制造半导体器件。在加工过程中在半导体基板例如硅晶片上制造各种电路和装置,并且,在EDS过程中检查电路的电特性并检测有缺陷的芯片。然后,当检测到有缺陷的芯片在预定允许范围内时,将装置与晶片单独分开,将每个装置密封在环氧树脂中并且在封装过程中将其封装入单独的半导体器件中。
通常用在其中安装有探针板的检查设备来执行EDS过程。用电子检查设备将电信号通过微尖(通常被称为探针尖)施加至硅晶片上的芯片的电极焊点,微尖与芯片的电极焊点接触。然后,电子检查设备通过探针尖从芯片的电极焊点接收响应信号,并检测芯片是否正常操作。因此,通常用包括与芯片的电极焊点接触的探针尖的电子检查设备执行EDS过程。传统的电子检查设备包括第一基板、第二基板和连接件,探针结构安装至第一基板,电信号从第一基板转移至第二基板,连接件电连接第一和第二基板。
通常通过粘合剂例如焊料将探针结构结合至第一基板。特别地,通过粘合过程将探针结构电连接至第一基板。
然而,探针结构和第一基板的传统粘合导致高电阻和热应力的问题。粘合剂例如焊料阻止探针结构与第一基板之间的电子的流动,从而增加探针结构的电阻。另外,粘合过程,特别地,关于焊接过程,在约300℃的高温下进行,因此,探针结构和第一基板都受到高热应力。
因此,传统的电子检查设备由于探针结构的高电阻而具有低电可靠性,并且由于探针结构和第一基板上的高热应力而具有低制造效率。
发明内容
技术问题
本发明的示例性实施方式提供一种制造电子检查设备的方法,在该电子检查设备中,不用粘合剂将探针结构和基板彼此结合在一起。
技术方案
根据本发明的一个方面,提供一种制造用于检查电子装置的检查设备的方法。提供牺牲基板,然后将牺牲基板形成为包括通孔的基板图案。形成主基板(principal substrate)以具有第一和第二表面以及穿透第一和第二表面之间的主基板的内部配线(内部布线,internal wiring)。基板图案以这样的配置与主基板结合,使得通孔位于内部配线的上方,从而形成结合结构。在基板图案的通孔中形成填充结构,并且填充结构电连接至主基板的内部配线。从结合结构去除基板图案,使得将填充结构形成为在主基板上的探针结构。
根据本发明的另一个方面,提供一种制造用于检查电子装置的检查设备的方法。提供包括硅的牺牲基板,并且将牺牲基板形成为包括具有反转(overturned)L形的通孔的基板图案,使得基板图案包括厚度小于牺牲基板的厚度的肩部。在基板的肩部上形成种子层。形成主基板以具有第一和第二表面以及用于电连接主基板的第一和第二表面上的导电结构的内部配线。主基板包括陶瓷材料。在主基板的第一表面上形成表面配线,并且表面配线电连接至内部配线。在主基板的第一表面上形成光刻胶膜(光致抗蚀剂膜,photoresistfilm)。基板图案以这样的配置与主基板的第一表面接触,使得通孔位于表面配线的上方,然后,通过烘烤光刻胶膜将基板图案与主基板结合,从而形成结合结构。通过从主基板去除经由通孔暴露的光刻胶膜而在基板图案和主基板之间形成光刻胶图案,使得经由通孔暴露表面配线。在通孔中形成填充结构,使得填充结构电连接至表面配线。从结合结构去除基板图案、光刻胶图案和种子层,使得将填充结构形成为在主基板上的探针结构。
在示例性实施方式中,种子层包括钛(Ti)、铜(Cu)或它们的组合,并且填充结构包括镍(Ni)、钴(Co)或它们的组合。在约80℃至约150℃的温度下烘烤光刻胶膜。在探针结构上进一步形成微尖,因此,微尖在检查过程中与电子装置直接接触。
有益效果
根据本发明的示例性实施方式,探针结构通过光刻胶膜电连接至主基板,使得不用任何粘合剂例如焊料将探针结构和主基板直接结合。
因此,可以充分防止由于粘合剂而引起的探针结构的电阻增加,这可以提高检查设备的电可靠性。另外,可以防止由于高温下探针结构和主基板之间的粘合过程而引起的过大的热应力,这可以提高检查设备的制造效率。
附图说明
当结合附图考虑时,通过参照以下详细描述,本发明的上述和其他特征与优点将变得显而易见,在附图中:
图1至图4是示出了根据本发明一个示例性实施方式的用于在电子检查设备的基板上形成牺牲图案的制造步骤的横截面视图;
图5至图7是示出了根据本发明一个示例性实施方式的用于形成电子检查设备的主基板的制造步骤的横截面视图;
图8至图13是示出了根据本发明一个示例性实施方式的用于制造电子检查设备的加工步骤的横截面视图;以及
图14是示意性地示出了根据本发明一个示例性实施方式的电子检查设备的视图。
具体实施方式
在下文中参照其中示出了本发明的实施方式的附图更充分地描述本发明。然而,本发明可以体现为许多不同的形式,并且不应当被解释为限制于这里阐述的实施方式。相反,提供这些实施方式,使得该披露内容将是彻底和完全的,并将把本发明的范围完全传达给本领域技术人员。在附图中,为了清楚起见,可能放大层和区域的尺寸和相对尺寸。
应当理解,当提及一个元件或层为在另一个元件或层“之上”、“连接至”或“耦合至”另一个元件或层时,其可以直接地位于另一个元件或层之上、直接连接或耦合至另一个元件或层,或者可以存在中间元件或层。相反地,当提及一个元件为“直接在(另一个元件或层)之上”、“直接连接至”或“直接耦合至”另一个元件或层时,不存在中间元件或层。贯穿全文,相同的标号指的是相同的元件。如本文所使用的,术语“和/或”包括相关列出项的一个或多个的任意以及所有组合。
应当理解,尽管在本文中可以使用术语第一、第二、第三等来描述各种元件、组件、区域、层和/或部件,但这些元件、组件、区域、层和/或部件不应当局限于这些术语。这些术语仅用于将一个元件、组件、区域、层或部件与另一个区域、层或部件区分开。因此,以下所讨论的第一元件、组件、区域、层或部件在不背离本发明的教导的情况下也可以被称为第二元件、组件、区域、层或部件。
为了便于描述,在本文中可以使用空间关系术语,例如“在…下方”、“在…下面”、“下部的”、“在…上面”、“上部的”等,以描述如图中所示的一个元件或特征相对于另一个元件或特征的关系。应当理解,除了图中示出的方向以外,这些空间关系术语旨在涵盖装置在使用或操作时的不同方向。例如,如果在图中的装置是倒置的,则被描述为在其他元件或特征的“下面”、或“下方”的元件就可被定向在其他元件或特征的“上面”。因此,示例性术语“在…下面”可涵盖“在…上面”和“在…下面”两个方向。也可以以其他方式定向该装置(旋转90度或在其他的方向),并且可以是由此说明的本文中所使用的空间关系描述符。
本文所使用的术语只是为了描述特定的实施方式,并非旨在限定本发明。如本文所使用的,单数形式“一(a)”、“一(an)”和“该”旨在也包括复数形式,除非上下文清晰地指示出了其他方式。应当进一步理解,当术语“包括(comprises)”和/或“包括(comprising)”用在本说明书中时,其说明存在所陈述的特征、整体、步骤、操作、元件、和/或组件,但不排除存在或添加其一个或多个其他的特征、整体、步骤、操作、元件、组件、和/或组。
本文参照示意性示出本发明的理想实施方式(以及中间结构)的截面示图来描述本发明的实施方式。这样,预计有例如由于制造技术和/或公差导致的示图形状的变化。因此,本发明的实施方式不应当解释为局限于本文所示的区域的具体形状,而应包括由例如制造导致的形状的偏差。例如,被示出为矩形的注入区域可以典型地具有圆形的或弯曲的特征和/或在其边缘处具有注入浓度梯度,而不是从注入区域到非注入区域的二元变化。同样地,由注入形成的掩埋区域可以导致掩埋区域与通过其发生注入的表面之间的区域中的一些注入。因此,图中示出的区域实际上是示意性的,并且其形状并不旨在示出装置的区域的实际形状,也不是旨在限定本发明的范围。
除非另外定义,否则本文使用的所有术语(包括技术术语和科学术语)具有与本发明所属的技术领域的普通技术人员通常所理解的相同的含义。应当进一步理解,例如在通常使用的字典中所定义的那些术语应当被解释为具有与相关领域背景中的其含义一致的含义,而不解释为理想的或过于正式的意义,除非本文中清楚地这样限定。
在下文中,将参照附图详细地描述本发明。
制造电子检查设备的方法
图1至图4是示出了根据本发明一个示例性实施方式的用于在电子检查设备的基板上形成牺牲图案的制造步骤的横截面视图。
参照图1,提供牺牲基板10,并且在牺牲基板10上形成用于探针结构的牺牲图案。例如,牺牲基板可以包括硅基板,其具有良好的加工能力和与光刻胶膜的优异的粘合特性的优点。
参照图2,将牺牲基板10形成为包括具有反转L形的通孔14和厚度小于牺牲基板10的厚度的肩部13的基板图案12。在一个示例性实施方式中,可以通过光刻工艺和蚀刻工艺来执行牺牲基板10的图案化。
虽然上述优选的实施方式披露了反转L形通孔14作为基板图案,但是,也可以利用圆柱形通孔或对本领域普通技术人员来说已知的任何其他形状和构造来替代反转L形通孔14或与其组合作为基板图案。在本示例性实施方式中,将基板图案形成为反转L形通孔,以具有悬臂型探针结构。
参照图3和图4,在基板图案12的肩部13上形成种子层16。种子层16可以包含导电材料。导电材料的实例可以包括钛(Ti)和铜(Cu)。这些可以单独使用或以其组合使用。例如,种子层16可以包括其中钛层和铜层顺序堆叠彼此之上的多层结构。在下文中详细描述的填充结构可以由种子层16形成为具有均匀的顶表面。
在一个示例性实施方式中,通过薄膜工艺例如蒸发工艺、沉积工艺和电镀工艺在基板图案12上形成预种子层(preliminary seedlayer)16a。也就是说,在基板图案12的上表面上和肩部13上形成预种子层16a。然后,通过平面化工艺例如化学机械抛光(CMP)工艺从基板图案12的上表面去除预种子层16a,因此,预种子层16a仅保留在基板图案12的肩部13上。
因此,通过形成预种子层16a和部分去除预种子层16a的顺序过程,仅在基板图案12的肩部13上形成种子层16。
图5至图7是示出了根据本发明一个示例性实施方式的用于形成电子检查设备的主基板的制造步骤的横截面视图。
参照图5,可以提供包括内部配线21的主基板20作为用于电子检查设备的第一基板。例如,主基板20可以包括陶瓷基板。内部配线21可以从主基板20的上表面和下表面暴露,使得主基板20的上表面上的第一结构可以通过内部配线21电连接至基板20的下表面上的第二结构。在本示例性实施方式中,第一结构可以包括在下文中详细描述的探针结构,而第二结构可以包括也在下文中详细描述的第二基板。
虽然本示例性实施方式披露了内部配线可以穿透主基板并且从上表面和下表面暴露,但是,仅当将内部配线定位在主基板的内部中时,也可以使用对于本领域普通技术人员来说已知的任何其他修改。
当电子检查设备包括探针板时,主基板20可以用作微探头(MPH)和空间变压器(空间变换器,space transformer)。
参照图6,通过沉积和图案化的顺序过程在主基板20的上表面上形成表面配线23,并且表面配线23电连接至内部配线21。表面配线23可以电连接至主基板20的上表面上的探针结构,因此,在探针结构与主基板20的上表面上的内部配线21直接接触的情况中可以省略表面配线23。
可以在主基板20的下表面上进一步形成保护层(未示出),因此,可以将保护层与表面配线23相对地定位。例如,保护层可以包含钛(Ti)、铜(Cu)或包括光刻胶膜。保护层可以防止在主基板20的下表面上形成填充结构。
参照图7,可以在其上形成有表面配线23的主基板20的上表面上形成粘合件24。例如,粘合件24可以包括由于对粘合件24的烘烤过程而具有足够的粘合性的光刻胶成分(光刻胶组合物,photoresist composition)。
由于上述原因,可以在其上形成有表面配线23的主基板20的上表面上形成光刻胶膜作为粘合件24。
图8至图13是示出了根据本发明一个示例性实施方式的用于制造电子检查设备的加工步骤的横截面视图。
参照图8,基板图案12可以以这样的配置与主基板20的上表面接触,使得基板图案12的通孔14位于主基板20的表面配线23的上方。在其中主基板20上不形成表面配线23的情况中,基板图案12以这样的配置与主基板20的上表面接触,使得基板图案12的通孔14位于主基板20的内部配线21的上方。
然后,通过粘合件24例如光刻胶膜将基板图案12和主基板20彼此结合。也就是说,可以通过光刻胶膜的优异的粘合性来执行基板图案12和主基板20的结合,因此,可以在使基板图案12在主基板20上以后立刻执行烘烤过程。
因此,可以通过对粘合件24例如光刻胶膜的烘烤过程将主基板20和基板图案12彼此充分固定。
当在低于约80℃的温度下执行烘烤过程时,光刻胶膜可能在主基板20和基板图案12之间不具有足够的粘合性能,并且当在高于约150℃的温度下执行烘烤过程时,主基板20可能受到过大的热应力。由于该原因,可以在约80℃至约150℃并且更具体地约90℃至约130℃的温度下执行烘烤过程。在本示例性实施方式中,在约100℃至约120℃并且更具体地约110℃的温度下执行烘烤过程。
在一个示例性实施方式中,考虑到基板图案12的通孔14的高径比(纵横比),可以将光刻胶膜24形成至足够的厚度。足够的厚度可以允许通孔14具有足够的高径比,因此,在下文中详细描述的探针结构可以具有足够的高度,因为在基板图案12的通孔14中形成探针结构。
参照图9,可以从主基板20去除经由通孔14暴露的光刻胶膜24,从而经由通孔14暴露表面配线23。例如,可以通过使用基板图案作为蚀刻掩模的蚀刻工艺从主基板20去除光刻胶膜24。
因此,可以将光刻胶膜24形成为在主基板20和基板图案12之间的第一光刻胶图案25,并且可以通过基板图案12的通孔14部分地暴露主基板20的表面配线23。
参照图10,在基板图案12的通孔14中形成填充结构30。通过以下步骤将填充结构30形成为探针结构。在一个示例性实施方式中,填充结构30可以包括镍(Ni)和钴(Co)。这些可以单独使用或以其组合使用。在本示例性实施方式中,填充结构30可以包括镍(Ni)和钴(Co)的组合。
可以通过蒸发工艺、喷镀工艺、沉积工艺或电镀工艺在基板图案12上形成足够厚度的填充层(未示出)以填充通孔14,并且通过平面化工艺例如CMP工艺来平面化填充层,直到暴露基板图案12的顶表面为止。结果,填充层仅保留在基板图案12的通孔14中,从而在通孔14中形成填充结构30。
如上所述,基板图案12的肩部13上的种子层16可以允许填充结构30具有均匀的顶表面。
因此,填充结构30可能形成在基板图案12的通孔14中,并且电连接至主基板20的表面配线23。
参照图11和图12,在填充结构30的端部形成尖端层(tip layer)32。将尖端层32形成为探针结构的微尖。
在一个示例性实施方式中,在包括填充结构30的基板图案12上以这样的配置形成第二光刻胶图案31,使得基板图案12的整个表面(除了填充结构30的端部以外)覆盖有第二光刻胶图案31,并且通过第二光刻胶图案31的开口32a暴露填充结构30的端部。然后,将尖端层32填充在第二光刻胶图案31的开口32a中。在本示例性实施方式中,尖端层32可以包括与填充结构30相同的材料,例如,镍(Ni)和钴(Co)或它们的组合。
虽然上述示例性实施方式披露了填充结构30上的一个尖端层,但是根据制造条件和设备需求可以在填充层30上形成一个或多个尖端层,如对于本领域普通技术人员来说是已知的。
参照图13,从主基板20去除基板图案12、种子层16以及第一和第二光刻胶图案25和31,从而在主基板20上形成探针结构35。也就是说,探针结构35可以电连接至主基板20的表面配线23,并且微尖37位于端部。
根据示例性实施方式,通过粘合件24例如光刻胶膜将基板图案12和主基板20彼此粘合,并且在主基板20上形成探针结构35。因此,不用任何粘合剂例如焊料便可将探针结构35电连接至主基板20。
电子检查设备
图14是示意性地示出了根据本发明一个示例性实施方式的电子检查设备的视图。
参照图14,根据本发明一个示例性实施方式的检查设备400可以包括具有探针尖300的第一基板200、电连接至第一基板200的第二基板40、以及将第一和第二基板200和40彼此电连接的连接器42。在本示例性实施方式中,具有探针结构35和微尖37的主基板20(参照图5至图7描述)可以用作具有探针尖300的第一基板200。
例如,第二基板40可以包括印刷电路板(PCB),而连接器42可以包括弹簧针(pogo pin)和内插器。
包括第一基板200和微尖37安装于其上的探针结构35的检查设备400可以用于检查电子装置例如传统的探针板的缺陷。
工业应用
根据本发明的示例性实施方式,通过粘合件例如光刻胶膜将基板图案和主基板彼此粘合,并且在主基板上形成探针结构。因此,不用任何粘合剂例如焊料便可以将探针结构电连接至主基板,从而防止电阻增加和过大的热应力。
虽然已经描述了本发明的典型实施方式,但是应当理解本发明不应限制于这些典型实施方式,而是在下文中要求的本发明的精神和范围内本领域技术人员可以进行各种改变和修改。

Claims (12)

1.一种制造用于检查电子装置的检查设备的方法,包括:
提供牺牲基板;
将所述牺牲基板形成为包括通孔的基板图案;
形成主基板,所述主基板具有第一和第二表面以及穿透所述第一和第二表面之间的主基板的内部配线;
将所述基板图案以这样的配置与所述主基板结合,使得所述通孔位于所述内部配线的上方,从而形成结合结构;
在所述基板图案的所述通孔中形成填充结构,所述填充结构电连接至所述主基板的所述内部配线;以及
从所述结合结构去除所述基板图案,从而将所述填充结构形成为在所述主基板上的探针结构。
2.根据权利要求1所述的方法,其中,所述牺牲基板包括硅基板,而所述主基板包括陶瓷基板。
3.根据权利要求1所述的方法,其中,将所述通孔形成为圆柱形形状和反转L形中的一个。
4.根据权利要求1所述的方法,其中,通过置于所述基板图案和所述主基板之间的粘合件来结合所述基板图案和所述主基板。
5.根据权利要求4所述的方法,其中,所述粘合件包括光刻胶成分,使得通过在约80℃至约150℃的温度下对光刻胶成分执行的烘烤过程来形成所述基板图案和所述主基板的所述结合结构。
6.根据权利要求1所述的方法,其中,所述填充结构包括镍(Ni)、钴(Co)或它们的组合。
7.根据权利要求1所述的方法,进一步包括在所述主基板的第一表面上形成表面配线,所述表面配线电连接至所述内部配线。
8.根据权利要求1所述的方法,进一步包括在所述探针结构上形成微尖,所述微尖在检查过程中与所述电子装置直接接触。
9.一种制造用于检查电子装置的检查设备的方法,包括:
提供包括硅的牺牲基板;
将所述牺牲基板形成为包括具有反转L形的通孔的基板图案,使得所述基板图案包括厚度小于所述牺牲基板的厚度的肩部;
在所述基板的所述肩部上形成种子层;
形成主基板,所述主基板具有第一和第二表面以及用于电连接所述主基板的所述第一和第二表面上的导电结构的内部配线,所述主基板包括陶瓷材料;
在所述主基板的第一表面上形成表面配线,所述表面配线电连接至所述内部配线;
在所述主基板的第一表面上形成光刻胶膜;
将所述基板图案以这样的配置与所述主基板的第一表面接触,使得所述通孔位于所述表面配线的上方;
通过烘烤所述光刻胶膜将所述基板图案与所述主基板结合,从而形成结合结构;
通过从所述主基板去除经由所述通孔暴露的所述光刻胶膜而形成置于所述基板图案和所述主基板之间的光刻胶图案,使得经由所述通孔暴露所述表面配线;
在所述通孔中形成填充结构,使得所述填充结构电连接至所述表面配线;以及
从所述结合结构去除所述基板图案、所述光刻胶图案以及所述种子层,使得将所述填充结构形成为在所述主基板上的探针结构。
10.根据权利要求9所述的方法,其中,所述种子层包括钛(Ti)、铜(Cu)和它们的组合,而所述填充结构包括镍(Ni)、钴(Co)和它们的组合。
11.根据权利要求9所述的方法,其中,在约80℃至约150℃的温度下执行烘烤所述光刻胶膜。
12.根据权利要求9所述的方法,进一步包括在所述探针结构上形成微尖,所述微尖在检查过程中与所述电子装置直接接触。
CN200880112709A 2007-10-22 2008-10-22 制造用于检查电子装置的检查设备的方法 Pending CN101836121A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2007-0105882 2007-10-22
KR1020070105882A KR100915326B1 (ko) 2007-10-22 2007-10-22 전기 검사 장치의 제조 방법
PCT/KR2008/006239 WO2009054670A1 (en) 2007-10-22 2008-10-22 Method of manufacturing an inspection apparatus for inspecting an electronic device

Publications (1)

Publication Number Publication Date
CN101836121A true CN101836121A (zh) 2010-09-15

Family

ID=40579719

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880112709A Pending CN101836121A (zh) 2007-10-22 2008-10-22 制造用于检查电子装置的检查设备的方法

Country Status (6)

Country Link
US (1) US20100242275A1 (zh)
JP (1) JP2011501185A (zh)
KR (1) KR100915326B1 (zh)
CN (1) CN101836121A (zh)
TW (1) TWI368036B (zh)
WO (1) WO2009054670A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI447399B (zh) * 2012-09-19 2014-08-01 矽品精密工業股份有限公司 具有微探針之半導體裝置及其製法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0513755A3 (en) * 1991-05-14 1994-05-18 Canon Kk A method for producing a diffraction grating
KR100324064B1 (ko) * 1996-05-17 2002-06-22 이고르 와이. 칸드로스 초소형전자상호접속요소용접촉팁구조체와그제조방법
US6255126B1 (en) * 1998-12-02 2001-07-03 Formfactor, Inc. Lithographic contact elements
KR20010078403A (ko) * 1998-12-02 2001-08-20 이고르 와이. 칸드로스 리소그래피 접촉 소자
JP4449228B2 (ja) * 2001-02-06 2010-04-14 凸版印刷株式会社 検査治具の製造方法
US7251884B2 (en) * 2004-04-26 2007-08-07 Formfactor, Inc. Method to build robust mechanical structures on substrate surfaces
KR100626570B1 (ko) * 2004-12-24 2006-09-25 주식회사 파이컴 감지용 프로브를 포함하는 프로브 카드 제작 방법 및 그프로브 카드, 프로브카드 검사 시스템
KR20080109270A (ko) * 2007-06-12 2008-12-17 세크론 주식회사 프로브 카드 제조 방법

Also Published As

Publication number Publication date
JP2011501185A (ja) 2011-01-06
WO2009054670A1 (en) 2009-04-30
US20100242275A1 (en) 2010-09-30
TWI368036B (en) 2012-07-11
KR100915326B1 (ko) 2009-09-03
KR20090040497A (ko) 2009-04-27
TW200931029A (en) 2009-07-16

Similar Documents

Publication Publication Date Title
US8146245B2 (en) Method for assembling a wafer level test probe card
US11204369B2 (en) Semiconductor device test socket
US7714598B2 (en) Contact carriers (tiles) for populating larger substrates with spring contacts
US6107109A (en) Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate
JP5306224B2 (ja) コンプライアンスを有するマイクロ電子アセンブリ及びそのための方法
US5007163A (en) Non-destructure method of performing electrical burn-in testing of semiconductor chips
US5806181A (en) Contact carriers (tiles) for populating larger substrates with spring contacts
KR100210691B1 (ko) 상호접속용 접촉구조, 삽입기, 반도체 어셈블리 및 이들을 제조하기 위한 방법
US6016060A (en) Method, apparatus and system for testing bumped semiconductor components
EP0886894B1 (en) Contact carriers for populating substrates with spring contacts
US20040178491A1 (en) Method for fabricating semiconductor components by forming conductive members using solder
US20080023830A1 (en) Contact structure having a compliant bump and a testing area and manufacturing method for the same
CN110546517B (zh) 电特性的检查夹具
KR20050085387A (ko) 집적 회로의 검사를 수행하기 위한 소켓을 제조하는 방법및 제조된 소켓
US20070222465A1 (en) Probe head with vertical probes, method for manufacturing the probe head and probe card using the probe head
US7342409B2 (en) System for testing semiconductor components
KR100473584B1 (ko) 외팔보 형태의 프로브 카드 및 그 제조 방법
KR100266389B1 (ko) 스프링 접점부를 구비한 대 기판을 정주시키기 위한 접점 캐리어(타일)
CN101836121A (zh) 制造用于检查电子装置的检查设备的方法
JPH08220140A (ja) プローブカードの製造方法及びプローブカード
KR20040039547A (ko) 반도체 검사용 프로브카드
Kaneto et al. Bare die probing with novel anisotropic conductive film (ACF)
KR19980045997A (ko) 노운 굳 다이 테스트용 패키지 및 그의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20100915

C20 Patent right or utility model deemed to be abandoned or is abandoned