CN101834563A

CN101834563A - 互补折叠式射频cmos正交下混频器

Info

Publication number: CN101834563A
Application number: CN201010190546A
Authority: CN
Inventors: 蒋颖丹; 徐萍; 赖宗声; 徐倩龙; 许帅; 刘静; 任旭; 黄飞; 马聪
Original assignee: East China Normal University
Current assignee: East China Normal University
Priority date: 2010-06-01
Filing date: 2010-06-01
Publication date: 2010-09-15
Anticipated expiration: 2030-06-01
Also published as: CN101834563B

Abstract

本发明公开了一种互补折叠式射频CMOS正交下混频器，属于集成电路设计及信号处理的技术领域。在传统吉尔伯特混频器的基础上，采用电容耦合的折叠结构，为直流偏置增加自由度；改进跨导级结构，通过电流复用提高有效跨导，使整个混频器在较低电源电压下，仍然保持较高的增益和线性度。其优点为：混频器在较低功耗下实现较高性能。本发明适用于支持WLAN 802.11b/g标准的无线接收模块中，它能显著提高系统的灵敏度和动态范围。

Description

互补折叠式射频CMOS正交下混频器

技术领域

本发明涉及集成电路设计及信号处理技术领域，特别是一种互补折叠式射频CMOS正交下混频器。

背景技术

随着便携式计算机和掌上电脑的迅速普及，无线局域网技术也快速发展，出现了一些提供高速局域网服务的通信标准。其中，WLAN 802.11x标准由美国电气和电子工程师协会(IEEE)于1999年提出，旨在与现有IEEE网络和移动通信网络相融合，实现快速无线互联。802.11b是对最初的802.11标准的扩展，能够在ISM2.4GHz频段提供11Mbps数据传输速率。随后出现的802.11a标准，采用正交频分复用调制，在5-6GHz频段，数据传输速率高达54Mbps。然而802.11a成本较高，且传输距离受限，所以有了802.11g标准，结合前两者的优势，旨在为更常用的2.4GHz提供54Mbps高速数据传输。射频下混频器是无线局域网通信产品中接收机前端模块的重要部分。它的作用是将射频信号转换成低频信号，以便后续基带模块进行处理，其性能对整个系统有着举足轻重的影响。由于无线移动设备对功耗要求较高，所以在较低功耗条件下，提高混频器各项指标十分必要。

描述下混频器性能的主要参数有：转换增益、线性度、输入/输出匹配、噪声、功耗。这些性能参数之间是相互影响和制约的，因此如何寻求一个较好的折衷方案来提高混频器各项性能参数成为设计的主要难点。附图1所示的传统的双平衡吉尔伯特混频器是一种被广泛采用的混频器电路结构。这种结构端口间隔离度较高，但是随着电源电压的降低，互导管过驱动电压下降，线性度随之降低，同时负载分压降低，限制了混频器的转换增益。因此，传统的双平衡吉尔伯特混频器的性能随着电源电压的下降而降低，难以满足低功耗系统的要求。

发明内容

本发明的目的是提供一种互补折叠式射频CMOS正交下混频器，该混频器能够在较低电源电压下实现下混频功能，同时具有较高的线性度和转换增益，从而满足低功耗无线接收机系统的要求，弥补传统双平衡吉尔伯特混频器的不足。

本发明在传统双平衡吉尔伯特混频器的基础上，改进为折叠结构，跨导级和开关级之间通过交流耦合，便于独立设置直流偏置点，有利于在混频器的增益、线性度和噪声性能之间折衷。跨导级采用互补反相器结构实现，从而实现电流复用，提高混频器增益。将跨导级中PMOS管的栅极和漏极通过一个大电阻连接在一起，节省电压余度。

实现本发明目的的具体技术方案是：

一种互补折叠式射频CMOS正交下混频器，该混频器包括电源正端VDD，电源负端GND、差分正相射频信号输入端口V_in+、差分负相射频信号输入端口V_in-、第一偏置电压输入端口V_Bias1、第二偏置电压输入端口V_Bias2、第三偏置电压输入端口V_Bias3、第四偏置电压输入端口V_Bias4、0相位本地振荡信号输入端口V_LO0、90度相位本地振荡信号输入端口V_LO90、180度相位本地振荡信号输入端口V_LO180、270度相位本地振荡信号输入端口V_LO270、I支路差分正相中频信号输出端口V_OUT+、I支路差分负相中频信号输出端口IV_OUT-、Q支路差分正相中频信号输出端口QV_OUT+、Q支路差分负相中频信号输出端口QV_OUT-；该混频器还含有第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一负载电阻R_L1、第二负载电阻R_L2、第三负载电阻R_L3、第四负载电阻R_L4；第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5、第六电容C6、I支路I-Branch和Q支路Q-Branch；其中，I支路和Q支路的结构完全相同，I支路含有第一本地振荡信号输入端口VLOA、第二本地振荡信号输入端口VLOB、第一开关级偏置电流输入端口SWA、第二开关级偏置电流输入端口SWB、第一偏置电压输入端口VB1、第二偏置电压输入端口VB2、差分正相输出端口VOUT+、差分负相输出端口VOUT-；所述第一MOS管M1和第二MOS管M2为NMOS管、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6是PMOS管；I支路的SWA端和Q支路的SWA端相连，接第五MOS管M5的漏极；I支路的SWB端和Q支路的SWB端相连，接第六MOS管M6的漏极；第五MOS管M5的栅极和第六MOS管M6的栅极都接第二偏置电压输入端口V_Bias2；第五MOS管M5的源极和第六MOS管M6的源极都接电源正端VDD；I支路的VB1端和Q支路的VB1端都接第三偏置电压输入端口V_Bias3；I支路的VB2端和Q支路的VB2端都接第四偏置电压输入端口V_Bias4；I支路的VOUT+端接I支路差分正相中频信号输出端口IV_OUT+，VOUT-端接I支路差分负相中频信号输出端口IV_OUT-； Q支路的VOUT+端接Q支路差分正相中频信号输出端口QV_OUT+，VOUT-端接Q支路差分负相中频信号输出端口QV_OUT-；端口IV_OUT+、IV_OUT-、QV_OUT+、QV_OUT-分别接第一负载电阻R_L1、第二负载电阻R_L2、第三负载电阻L₃、第四负载电阻R_L4的一端；第一负载电阻R_L1、第二负载电阻R_L2、第三负载电阻R_L3、第四负载电阻R_L4的另一端都接电源负端GND；I支路的VLOA端连接0相位本地振荡信号输入端口V_LO0，VLOB端连接180度相位本地振荡信号输入端口V_LO180；Q支路的VLOA端连接90度相位本地振荡信号输入端口V_LO90，VLOB端连接270度相位本地振荡信号输入端口V_LO270；第一MOS管M1的源极和第二MOS管M2的源极都接电源负端GND；第一电阻R1的一端和第一电容C1的一端相接，连接第一MOS管M1的栅极；第一电阻R1的另一端接第一偏置电压输入端口V_Bias1，第一电容C1的另一端接差分正相射频信号输入端口V_in+；第二电阻R2的一端和第二电容C2的一端相接，连接第二MOS管M2的栅极；第二电阻R2的另一端接第一偏置电压输入端口V_Bias1，第二电容C2的另一端接差分负相射频信号输入端口V_in-；第三MOS管M3的源级和第四MOS管M4的源极相连，接电源正端VDD；第三电阻R3的一端和第三电容C3的一端相接，连接第三MOS管M3的栅极；第三电阻R3的另一端接第三MOS管M3的漏极，第三电容C3的另一端接差分正相射频信号输入端口V_in+；第四电阻R4的一端和第四电容C4的一端相接，连接第四MOS管M4的栅极；第四电阻R4的另一端接第四MOS管M4的漏极，第四电容C4的另一端接差分负相射频信号输入端口V_in-；第一MOS管M1的漏极与第三MOS管M3的漏极相连，接第五电容C5的一端；第五电容C5的另一端接I、Q支路的SWA端；第二MOS管M2的漏极与第四MOS管M4的漏极相连，接第六电容C6的一端；第六电容C6的另一端接I、Q支路的SWB端。

所述I、Q支路各包括第五电阻R5、第六电阻R6、第七电容C7、第八电容C8、第七MOS管M7、第八MOS管M8、第九MOS管M9、第十MOS管M10、第十一MOS管M11、第十二MOS管M12，支路中所有MOS管均为PMOS管；第八MOS管M8的源极和第九MOS管M9的源极分别连接到第一开关级偏置电流输入端口SWA和第二开关级偏置电流输入端口SWB；第五电阻R5的一端和第七电容C7的一端相接，连接第八MOS管M8的栅极和第九MOS管M9的栅极；第七电容C7的另一端接第一本地振荡信号输入端口VLOA，第五电阻R5的另一端接第一偏置电压输入端口VB1；第七MOS管M7的源极和第十MOS管M10的源极分别连接到第一开关级偏置电流输入端口SWA和第二开关级偏置电流输入端口SWB；第六电阻R6的一端和第八电容C8的一端相接，连接第七MOS管M7的栅极和第十MOS管M10的栅极；第八电容C8的另一端接第二本地振荡信号输入端口VLOB，第六电阻R6的另一端接第一偏置电压输入端口VB1；第七MOS管M7的漏极和第九MOS管M9的漏极相连，接到差分正相输出端口VOUT+；第八MOS管M8的漏极和第十MOS管M10的漏极相连，接到差分负相输出端口VOUT-；第十一MOS管M11的栅极和第十二MOS管M12的栅极都接第二偏置电压输入端口VB2；第十一MOS管M11的漏极和第十二MOS管M12的漏极都接电源负端GND；第十一MOS管M11的源极接第一开关级偏置电流输入端口SWA；第十二MOS管M12的源极接第二开关级偏置电流输入端口SWB。

与背景技术相比，本发明有以下的优点：

(1)、本发明采用折叠结构，通过交流电容实现跨导级和开关级之间的耦合，以便于独立设置两者的直流偏置，从而将线性度主要决定者-跨导级与噪声主要决定者-开关级独立开来：跨导级可以设置较高的偏置电流，以满足线性度和增益的要求；开关级则可以设置较低的偏置电流，并结合电流注入技术，使得流过开关管的电流足够小，有效降低开关管的闪烁噪声。此外，折叠结构的混频器可以工作在低电源电压下，更好地实现增益、线性度和噪声性能之间的折衷。

(2)、本发明改进了跨导级的结构，通过互补反相器来实现，从而提高跨导级的有效跨导，进一步提高混频器的转换增益；另外，将跨导级中PMOS管的栅极和漏极通过一个大电阻连接在一起，这样PMOS输入管可以实现自偏置，节省了一个偏置电压，更进一步节省了电压余度。因此，本发明可应用于低功耗、低电压、支持WLAN 802.11b/g标准的无线接收模块中。

现以比较采用0.13um CMOS工艺制造的，电源电压2.5V互补折叠式射频CMOS正交下混频器(混频器1)与采用相同制造工艺的，电源电压1.5V互补折叠式射频CMOS正交下混频器(混频器2)的性能说明之。

由上表可以看出，在相同的制造工艺下，随着电源电压的降低，本发明的互补折叠式射频CMOS正交下混频器在2.4G-2.5GHz频段下，转换增益、线性度和噪声系数特性变化不大，性能稳定，功耗明显下降。该混频器各项指标较高，可以在较低电源电压下实现下混频功能，同时具有较高的线性度和转换增益，满足低功耗WLAN 802.11b/g标准的无线接收机系统的要求，可以弥补传统双平衡吉尔伯特混频器的不足。

附图说明

图1为传统的双平衡吉尔伯特混频器的电路图

图2为本发明的互补折叠式射频CMOS正交下混频器电路图

图3为本发明的混频器中支路的电路图

具体实施方式

现结合附图和实施例详细说明本发明的技术方案。

实施例

本实施例具有与图2、3所示的电路完全相同的电路结构。本实施例的元器件和电路参数罗列如下：

第一电容C1，第二电容C2，第三电容C3，第四电容C4，第五电容C5，第六电容C6，第七电容C7，第八电容C8的电容量分别为1.3pF，1.3pF，1.3pF，1.3pF，3pF，3pF，3pF，3pF。

第一电阻R1，第二电阻R2，第三电阻R3，第四电阻R4，第五电阻R5，第六电阻R6，负载电阻R_L1，负载电阻R_L2，负载电阻R_L3，负载电阻R_L4的电阻量分别为10.88KΩ，10.88KΩ，14.35KΩ，14.35KΩ，1.76KΩ，1.76KΩ，1.2KΩ，1.2KΩ，1.2KΩ，1.2KΩ。

第一MOS管M1，第二MOS管M2，第三MOS管M3，第四MOS管M4，第五MOS管M5，第六MOS管M6，第七MOS管M7，第八MOS管M8，第九MOS管M9，第十MOS管M10，第十一MOS管M11，第十二MOS管M12的尺寸分别是27um/0.24um，27um/0.24um，90um/0.24um，90um/0.24um，90um/0.24um，90um/0.24um，48um/0.24um，48um/0.24um，48um/0.24um，48um/0.24um，170um/0.24um，170um/0.24um。

电源电压VDD为2.5V，第一偏置电压端V_Bias1的电压为1.25V，第二偏置电压端V_Bias2的电压为1.55V，第三偏置电压端V_Bias3的电压为1V，第四偏置电压4端V_Bias4的电压为0.95V。

下面详细说明本发明技术方案的工作过程。

本发明的互补折叠式射频CMOS正交下混频器电路图如图2、3所示。第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4和第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一电容C1、第二电容C2、第三电容C3、第四电容C4构成跨导级，MOS管工作在高频饱和状态，把差分输入的射频电压信号转换成电流信号。混频器的转换增益直接取决于跨导级的有效跨导。假设射频输入端的差分输入信号为：

v_in(t)＝V_in+(t)-V_in-(t)＝V_RFcos(ω_RFt)，(1)

其中，V_RF为射频输入信号的幅值，ω_RF为射频输入信号的频率，因此互补跨导级的输出电流为

i_in(t)＝G_mv_in＝(g_m1，n+g_m3，p)V_RFcos(ω_RFt)，(2)这里，g_m1，n、g_m3，p分别为NMOS管第一MOS管M1(或第二MOS管M2)、PMOS管第三MOS管M3(或第四MOS管M4)的跨导。从(2)式可以看出，采用互补跨导级后，有效跨导提高，混频器转换增益增加。

跨导级的输出电流流入开关级实现混频，经负载电阻输出中频电压信号。在本发明中I支路和Q支路为开关级电路。跨导级输出射频电流通过第五电容C5，第六电容C6交流耦合到开关级，便于独立设置跨导级和开关级的直流偏置点。跨导级可以有足够高的电流，满足增益和线性度的要求。第五MOS管M5和第六MOS管M6为开关级电路提供偏置电流。在I、Q支路中，采用电流注入技术，第十一MOS管M11和第十二MOS管M12从开关管分得部分电流，使得通过本振开关的电流可以足够小，克服直流失调，热噪声和闪烁噪声，有利于混频器在较低电源电压下，实现增益、线性度和噪声性能之间折衷。

Claims

1.一种互补折叠式射频CMOS正交下混频器，其特征在于该混频器包括电源正端(VDD)、电源负端(GND)、差分正相射频信号输入端口(V_in+)、差分负相射频信号输入端口(V_in-)、第一偏置电压输入端口(V_Bias1)、第二偏置电压输入端口(V_Bias2)、第三偏置电压输入端口(V_Bias3)、第四偏置电压输入端口(V_Bias4)、0相位本地振荡信号输入端口(V_LO0)、90度相位本地振荡信号输入端口(V_LO90)、180度相位本地振荡信号输入端口(V_LO180)、270度相位本地振荡信号输入端口(V_LO270)、I支路差分正相中频信号输出端口(IV_OUT+)、I支路差分负相中频信号输出端口(IV_OUT-)、Q支路差分正相中频信号输出端口(QV_OUT+)、Q支路差分负相中频信号输出端口(QV_OUT-)；该混频器还包括第一MOS管(M1)、第二MOS管(M2)、第三MOS管(M3)、第四MOS管(M4)、第五MOS管(M5)、第六MOS管(M6)、第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第一负载电阻(R_L1)、第二负载电阻(R_L2)、第三负载电阻(R_L3)、第四负载电阻(R_L4)；第一电容(C1)、第二电容(C2)、第三电容(C3)、第四电容(C4)、第五电容(C5)、第六电容(C6)、I支路(I-Branch)和Q支路(Q-Branch)；其中，I支路和Q支路的结构完全相同，I支路含有第一本地振荡信号输入端口(VLOA)、第二本地振荡信号输入端口(VLOB)、第一开关级偏置电流输入端口(SWA)、第二开关级偏置电流输入端口(SWB)、第一偏置电压输入端口(VB1)、第二偏置电压输入端口(VB2)、差分正相输出端口(VOUT+)、差分负相输出端口(VOUT-)；所述第一MOS管(M1)和第二MOS管(M2)为NMOS管，第三MOS管(M3)、第四MOS管(M4)、第五MOS管(M5)、第六MOS管(M6)是PMOS管；I支路的第一开关级偏置电流输入端口(SWA)和Q支路的第一开关级偏置电流输入端口(SWA)相连，接第五MOS管(M5)的漏极；I支路的第二开关级偏置电流输入端口(SWB)和Q支路的第二开关级偏置电流输入端口(SWB)相连，接第六MOS管(M6)的漏极；第MOS管(M5)的栅极和第六MOS管(M6)的栅极都接第二偏置电压输入端口(V_Bias2)；第MOS管(M5)的源极和第六MOS管(M6)的源极都接电源正端(VDD)；I支路的第一偏置电压输入端口(VB1)和Q支路的第一偏置电压输入端口(VB1)都接第三偏置电压输入端口(V_Bias3)；I支路的第二偏置电压输入端口(VB2)和Q支路的第二偏置电压输入端口(VB2)都接第四偏置电压输入端口(V_Bias4)；I支路的差分正相输出端(VOUT+)接I支路差分正相中频信号输出端口(IV_OUT+)，I支路的差分负相输出端口(VOUT-)接I支路差分负相中频信号输出端(IV_OUT-)；Q支路的差分正相输出端(VOUT+)接Q支路差分正相中频信号输出端口(QV_OUT+)，Q支路的差分负相输出端口(VOUT-)接Q支路差分负相中频信号输出端口(QV_OUT-)；I支路差分正相中频信号输出端口(IV_OUT+)、I支路差分负相中频信号输出端口(IV_OUT-)、Q支路差分正相中频信号输出端口(QV_OUT+)、Q支路差分负相中频信号输出端口(QV_OUT-)分别接第一负载电阻(R_L1)、第二负载电阻(R_L2)、第三负载电阻(R_L3)、第四负载电阻(R_L4)的一端；第一负载电阻(R_L1)、第二负载电阻(R_L2)、第三负载电阻(R_L3)、第四负载电阻(R_L4)的另一端都接电源负端(GND)；I支路的第一本地振荡信号输入端(VLOA)连接0相位本地振荡信号输入端口(V_LO0)，I支路的第二本地振荡信号输入端(VLOB)连接180度相位本地振荡信号输入端口(V_LO180)；Q支路的第一本地振荡信号输入端(VLOA)连接90度相位本地振荡信号输入端口(V_LO90)，Q支路的第二本地振荡信号输入端口(VLOB)连接270度相位本地振荡信号输入端口(V_LO270)；第一MOS管(M1)的源极和第二MOS管(M2)的源极都接电源负端(GND)；第一电阻(R1)的一端和第一电容(C1)的一端相接，连接第一MOS管(M1)的栅极；第一电阻(R1)的另一端接第一偏置电压输入端口(V_Bias1)，第一电容(C1)的另一端接差分正相射频信号输入端口(V_in+)；第二电阻(R2)的一端和第二电容(C2)的一端相接，连接第二MOS管(M2)的栅极；第二电阻(R2)的另一端接第一偏置电压输入端口(V_Bias1)，第二电容(C2)的另一端接差分负相射频信号输入端口(V_in-)；第三MOS管(M3)的源级和第四MOS管(M4)的源极相连，接电源正端(VDD)；第三电阻(R3)的一端和第三电容(C3)的一端相接，连接第三MOS管(M3)的栅极；第三电阻(R3)的另一端接第三MOS管(M3)的漏极，第三电容(C3)的另一端接差分正相射频信号输入端口(V_in+)；第四电阻(R4)的一端和第四电容(C4)的一端相接，连接第四MOS管(M4)的栅极；第四电阻(R4)的另一端接第四MOS管(M4)的漏极，第四电容(C4)的另一端接差分负相射频信号输入端口(V_in-)；第一MOS管(M1)的漏极与第三MOS管(M3)的漏极相连，接第五电容(C5)的一端；第五电容(C5)的另一端接I、Q支路的第一开关级偏置电流输入端口(SWA)；第二MOS管(M2)的漏极与第四MOS管(M4)的漏极相连，接第六电容(C6)的一端；第六电容(C6)的另一端接I、Q支路的第二开关级偏置电流输入端(SWB)。2、根据权利要求1所述的混频器，其特征在于所述I、Q支路各包括第五电阻(R5)、第六电阻(R6)、第七电容(C7)、第八电容(C8)、第七MOS管(M7)、第八MOS管(M8)、第九MOS管(M9)、第十MOS管(M10)、第十一MOS管(M11)、第十二MOS管(M12)，支路中所有MOS管均为PMOS管；第八MOS管(M8)的源极和第九MOS管(M9)的源极分别连接到第一开关级偏置电流输入端口(SWA)和第二开关级偏置电流输入端口(SWB)；第五电阻(R5)的一端和第七电容(C7)的一端相接，连接第八MOS管(M8)的栅极和第九MOS管(M9)的栅极；第七电容(C7)的另一端接第一本地振荡信号输入端(VLOA)，第五电阻(R5)的另一端接第一偏置电压输入端(VB1)；第七MOS管(M7)的源极和第十MOS管(M10)的源极分别连接到第一开关级偏置电流输入端口(SWA)和第二开关级偏置电流输入端口(SWB)；第六电阻(R6)的一端和第八电容(C8)的一端相接，连接第七MOS管(M7)的栅极和第十MOS管(M10)的栅极；第八电容(C8)的另一端接第二本地振荡信号输入端口(VLOB)，第六电阻(R6)的另一端接第一偏置电压输入端口(VB1)；第七MOS管(M7)的漏极和第九MOS管(M9)的漏极相连，接到差分正相输出端口(VOUT+)；第八MOS管(M8)的漏极和第十MOS管(M10)的漏极相连，接到差分负相输出端口(VOUT-)；第十一MOS管(M11)的栅极和第十二MOS管(M12)的栅极都接第二偏置电压输入端口(VB2)；第十一MOS管(M11)的漏极和第十二MOS管(M12)的漏极都接电源负端(GND)；第十一MOS管(M11)的源极接第一开关级偏置电流输入端口(SWA)；第十二MOS管(M12)的源极接第二开关级偏置电流输入端口(SWB)。