CN101834160B - 一种提高芯片成品率的多项目晶圆切割方法 - Google Patents
一种提高芯片成品率的多项目晶圆切割方法 Download PDFInfo
- Publication number
- CN101834160B CN101834160B CN201010155820XA CN201010155820A CN101834160B CN 101834160 B CN101834160 B CN 101834160B CN 201010155820X A CN201010155820X A CN 201010155820XA CN 201010155820 A CN201010155820 A CN 201010155820A CN 101834160 B CN101834160 B CN 101834160B
- Authority
- CN
- China
- Prior art keywords
- chip
- cutting
- allocation plan
- wafer
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005520 cutting process Methods 0.000 title claims abstract description 105
- 238000000034 method Methods 0.000 title claims abstract description 46
- 238000002922 simulated annealing Methods 0.000 claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 claims abstract description 26
- 238000005457 optimization Methods 0.000 claims description 12
- 239000013078 crystal Substances 0.000 claims description 5
- 235000012431 wafers Nutrition 0.000 abstract 4
- 238000010586 diagram Methods 0.000 description 10
- 238000013461 design Methods 0.000 description 8
- 241000202863 Pareas Species 0.000 description 4
- 229910003460 diamond Inorganic materials 0.000 description 3
- 239000010432 diamond Substances 0.000 description 3
- 230000001154 acute effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 208000015181 infectious disease Diseases 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种提高芯片成品率的多项目晶圆切割方法,根据实际生产中不同芯片的产量需求和切割需求,提出了一种按模拟退火算法快速求最优解获得的最优布局规划切割多项目晶圆的方法,保证能在同一掩模板上同时切割去功能完好的归于同一分割组的具有相同优先级的所有芯片,能有效地实现优先保证高优先级的芯片不被切坏,最大限度地降低由于晶圆切割的因素而导致的芯片成品率丢失;同时,能够减少生产中需要的晶圆数量,降低生产成本。
Description
技术领域
本发明涉及晶圆切割方法,尤其是涉及一种提高芯片成品率的多项目晶圆切割方法。
背景技术
多项目晶圆(Multi Project Wafer,简称MPW),就是将多种具有相同工艺的集成电路设计放在同一个掩模板(Reticle/Mask,也称为光罩,一片晶圆上包含多个相同的Reticle)上流片,制造完成后,每个设计项目可以得到数十片芯片样品,这一数量对于原型(Prototype)设计阶段的实验、测试已经足够。而该次制造费用就由所有参加多项目晶圆的项目按照各自所占的芯片面积分摊,成本仅为分别对单个项目进行原型制造成本的5%-10%,极大地降低了产品开发风险、培养集成电路设计人才的门槛和中小集成电路设计企业在起步时的门槛。
在实际的晶圆生产过程中,晶圆的整个区域被划分为多个相同的Reticle,每个Reticle上的芯片排布通常相同。因此Reticle上芯片的排布策略将极大地影响最终的芯片成品率。通常来说,给定一个既定的芯片集合,优化的目标是使得这些芯片排布组合而成的Reticle面积最小,这个过程被称为布局规划(Floorplan),可以通过手动或程序自动化来完成。R.H.J.M.Otten在标题为Automatic FloorplanDesign(Proceedings of 19th ACM/IEEE Design Automation Conference,1982,261-267)的文章和D.F.Wong及C.L.Liu在标题为A NewAlgorithm for FloorPlan Designs(Proceedings of 23rd ACM/IEEE DesignAutomation Conference,1986,101-107)的文章中指出,Floorplan可以分为两种类型:可切割(Slicing)(如图3所示)与不可切割(Non-Slicing)(如图4所示)。Slicing的floorplan是指其可以仅仅通过重复地在水平或者垂直方向上切割来获得,晶圆上的布局规划较常采用这种方式。在处理slicing floorplan平面图结构(如图5所示)时可用可切割树(Slicing Tree)(如图6所示)和波兰表达式(PolishExpression)(如图7所示)表示模块间的位置关系。调整芯片间的位置关系等同于调整可切割树Slicing Tree或波兰表达式PolishExpression的结构。
在一个晶圆上,通常有几百个至数千个芯片连在一起。它们之间留有80um至150um的间隙,此间隙被称之为切割街区(Saw Street)(如图12所示)。将每一个具有独立电气性能的芯片分离出来的过程叫做划片或切割(Dicing Saw)。目前,机械式金刚石切割是切割工艺的主流技术。在这种切割方式下,金刚石刀片(Diamond Blade)以每分钟3万转到4万转的高转速切割晶圆的街区部分,同时,承载着晶圆的工作台以一定的速度沿刀片与晶圆接触点的切线方向呈直线运动,切割晶圆产生的硅屑被去离子水(De-ionized Water)冲走。
由于以上晶圆切割工艺的限制,切割的起始与结束位置只能够是整个晶圆的边缘,而在MPW中,同一个Reticle上的芯片形状大小不同且边缘常常没有对齐。以上情况的综合会导致其中部分芯片被人为切割损坏。易见的是,不仅仅在晶圆切割阶段切割刀位置的选择会影响芯片被成功切割,多个芯片在Reticle上的布局方案也是芯片最后被成功切割生产的决定因素之一。对于MPW来说,如果Reticle上的芯片布局方案只考虑最小化Reticle的面积,而忽视其对于切割的影响,那么会出现这样的情况:虽然最小化了Reticle的面积使得一个晶圆上可以重复放置更多的Reticle,但是由于同一个Reticle上各个芯片布局位置的关系(最小化面积往往意味着芯片排布紧密且位置交错),最后反而使得Reticle上只能切割出相对少的良品,导致了总的良品率也较低。
另一方面,在实际生产中,由于各个设计厂商需要的Prototype芯片数量不同,为了减少晶圆所需数量,会优先考虑Prototype需求量较大的芯片的布局情况,通常采取在一个Reticle上重复放置该种芯片或在晶圆切割阶段优化切割方案,尽量让切割刀经过且只经过该种芯片周围的Saw Street,优先保证该种芯片不会因为切割原因而损坏。但显然在一个Reticle上重复放置同种芯片的方案不是最适合于多项目晶圆切割的情况,而后一方案是仅限于对切割的优化,在实现减少切割时晶圆所需数量的目标上仍有很大的局限性。
发明内容
本发明提供了一种提高芯片成品率的多项目晶圆切割方法,能够最大限度地降低由于晶圆切割的因素而导致的芯片成品率丢失,能够减少生产中需要的晶圆数量,缩小掩模板面积,降低生产成本。
一种提高芯片成品率的多项目晶圆切割方法,包括:
(1)获取芯片的面积和产量需求的信息;
(2)按照实际生产需求确定芯片的优先级,将相同优先级的芯片归于同一分割组;
(3)获取实际生产需求中的掩模板面积和晶圆数量的权重系数的信息,掩模板面积权重系数与晶圆数量的权重系数总和记为100%;
(4)获取晶圆切割要求参数的信息,所述的晶圆切割要求参数包括最小的切割宽度和芯片周边宽度大小的上限值;
(5)根据步骤(1)的信息随机获取单个掩模板的初始布局规划,以方程表达式(III)作为模拟退火优化的总目标方程,利用模拟退火算法对布局规划进行优化求解,方程表达式(III)如下:
其中,δ为晶圆数量的权重系数,1-δ为掩模板面积的权重系数;N为单个掩模板上芯片的总数量,M代表单个掩模板上实际需求产量大于零的芯片的总数量;
代表布局规划中所有芯片的实际需求产量的总和;指单个掩模板上所有芯片面积的总和,即单个掩模板的面积;
Vp和Vq表示芯片p和芯片q的实际需求产量,当芯片p和芯片q在切割上冲突时,Epq=1;否则,Epq=0;
Ct,Cu分别为同一切割组的芯片t和芯片u的面积,Max(Ct,Cu)表示取两者的最大值;同一切割组的芯片t和芯片u在切割上冲突时,Etu=1;否则,Etu=0。
(6)根据步骤(5)优化求解的结果得到最优布局规划,再按照最优的布局规划去切割晶圆。
明显可见,在本发明中对模拟退火优化的总目标方程的定义,综合考虑了客户要求的布局规划目标,在缩小掩模板面积和减少实际所需晶圆的数量间取得平衡,并且兼顾了后期的切割要求。
同时考虑缩小掩模板面积和减少实际所需晶圆的数量的平衡问题,定义目标方程area如下式(I)所列:
其中,δ为晶圆数量的权重系数,1-δ为掩模板面积的权重系数;N为单个掩模板上芯片的总数量,M代表单个掩模板上实际需求产量大于零的芯片的总数量;
Vp和Vq表示单个掩模板上的任意芯片p和芯片q的实际需求产量,遍历单个掩模板上的所有芯片,当芯片p和芯片q在切割上冲突时,Epq=1;否则,Epq=0。
在后期的晶圆切割中,如果切割刀在切割芯片A(即经过A周围的切割街区)时同时跨过芯片B,我们定义这种现象为芯片A与芯片B冲突,即无法在同一个掩模板(Reticle)上同时切割出功能完好的芯片A与芯片B来。
本发明中,为了实现在后期切割中所有优先级高的芯片保持功能完好不被切坏,在前期布局规划中,先对芯片按优先级进行划分,将同一优先级的芯片归于同一切割组,保证在同一切割组的芯片在布局规划中两两之间互不冲突。
要实现同一切割组的芯片在布局规划中两两之间互不冲突,需要满足以下约束:
①芯片在X,Y两个切割方向上不形成交错(交错如图10、11示);
②芯片边界之间的垂直距离不小于预设的最小切割宽度(如图13所示);
③芯片周边宽度不大于预设的上限值(如图13所示)。
为了在布局规划中实现上述的目标,本发明在目标方程中引入了惩罚函数,即:表达式parea如式(II)所示:
其中,Ct,Cu分别为同一切割组的芯片t和芯片u的面积,Max(Ct,Cu)表示取两者的最大值;遍历单个掩模板上的所有芯片,同一切割组的芯片t和芯片u在切割上冲突时,Etu=1;否则,Etu=0。
即:在布局规划的过程中,在每一次调整芯片布局之后,判断当前布局规划中是否包含切割组;当包含切割组时,通过遍历所有的芯片信息来判断当前布局规划是否违反了这样的规则:同一个切割组的芯片两两之间互不冲突。当冲突存在时,惩罚函数运行,取互冲突的两个芯片面积最大值,乘以一定的系数加入到实际的布局规划面积,同时将当前的这个布局规划方案标记为违反布局规划的规则。
故以加入了惩罚函数的如下方程表达式(III)作为模拟退火优化的总目标方程:
方程表达式(III)的各项及各参数意义如前所述。
本发明中,芯片的优先级通常根据实际生产需求综合考虑各客户要求来确定,将产量需求较大,对生产成本影响较大的芯片置于相同的优先级。
本发明中,最小切割宽度和芯片周边宽度大小的上限值为晶圆切割要求参数,通常是按切割和封装要求来确定。由于切割刀切割芯片时,需要一定宽度的切割街区才能够保证周边芯片不会损坏,故在判断芯片相互位置是否重叠时,不但要保证芯片边界不重叠,并且保证芯片边界之间的垂直距离大于或等于最小的切割宽度。此外,由于在实际生产中可以允许在被切割的芯片周围多出一小块额外的区域。但是这块区域的宽度过大会引起后期芯片封装问题,这样的话仍然相当于芯片被切割损坏,所以在芯片切割时要保证芯片周边宽度不大于这一上限值。当宽度大于这一上限值时,认为此芯片损坏。
本发明中,利用模拟退火算法对布局规划进行优化求解的过程中,调整布局规划的过程如下:
(1)将初始二维可切割布局规划方案使用可切割树来表示;
(2)将步骤(1)的可切割树的表示方案转化为相应波兰表达式;
(3)调整步骤(2)的波兰表达式得到调整后的当前波兰表达式;
(4)将步骤(3)得到的当前波兰表达式转换为相应的布局规划,得到调整后的当前布局规划。
其中,波兰表达式的调整可以采取以下4种策略来调整:
①更换邻近的两个操作数。
②对非零的子分支进行取反。
③更换两个邻近的操作数和运算符。
④随机抽取两个操作数进行互换。
由于布局规划中采取模拟退火算法,以上第①~③种的调整策略(如图8所示)都只针对波兰表达式的局部区域进行调整,将导致模拟退火的过程陷入局部最优。
本发明优选采用第④种的调整策略(如图9所示),从波兰表达式中随机抽取两个操作数(不要求邻近)进行互换,能够有效地跳出局部最优的循环,加速整个模拟退火过程的收敛。
本发明中,利用模拟退火算法对布局规划进行优化求解的过程与通用的模拟退火算法过程相同,即:将模拟退火的初始温度定义为温度系数与进行布局规划的所有芯片面积总和的乘积(温度系数是一个经验常数,常取0.8),根据模拟退火法的求解规则,设areac为新方案的area,areap代指前次方案,当areac小于areap时,将采纳当前的新方案。而当areac>=areap时,则使Δarea=areac-areap,取当前模拟退火的温度为T0,以e(-Δarea/T0)的概率采纳当前的新方案。同时在每次迭代中温度T0以decay_ratio(decay_ratio是一个经验常数,常取0.9)的比率递减,当温度小于设定的最低温度T1时(例如取T0的万分之一),模拟退火的过程中止,并取出此过程中符合布局规划条件约束的解。
本发明基于芯片的面积和实际产量需求、芯片的优先级、掩模板面积和所需晶圆数量的权重系数、以及切割要求的相关参数等信息的获取,提出了一种按模拟退火算法求最优解获得的最优布局规划切割多项目晶圆的方法,保证能在同一掩模板上同时切割去功能完好的归于同一分割组的具有相同优先级的所有芯片,能有效地实现优先保证高优先级的芯片不被切坏,最大限度地降低由于晶圆切割的因素而导致的芯片成品率丢失;同时,能够减少生产中需要的晶圆数量,降低生产成本。
进一步地,本发明中采用模拟退火算法求最优解的过程中,采取了一种快速调整波兰表达式的的方法,有效的缩短了模拟退火算法的收敛时间,来进行晶圆(或掩模板)上芯片的自动布局规划。
本发明的切割方法不但考虑到前期布局规划中掩模板的面积因素及所需晶圆数量因素,更是综合考虑了后期对布局进行切割的难易程度,通过对切割进行特定的优化,尽量让原型(Prototype)需求量较大的芯片的位置在后期切割中与其他芯片都不冲突,进一步保证其不会被切坏。
附图说明
图1是本发明多项目晶圆切割方法的流程图;
图2是本发明多项目晶圆切割方法中模拟退火过程示意图;
图3是典型的可切割的布局规划示意图;
图4是典型的不可切割的布局规划示意图;
图5是一种可切割的布局规划图;
图6是图5的布局规划图的切割树
图7是图6的切割树的波兰表达式示意图;
图8是第①~③种的波兰表达式调整策略的示意图;
图9是第④种的波兰表达式调整策略的示意图;
图10是芯片在X方向交错示意图;
图11是芯片在Y方向交错示意图;
图12是多项目晶圆和晶圆切割时的切割街区示意图,其中,1是切割街区;
图13是晶圆切割时的最小切割宽度和芯片周边宽度大小上限示意
图,其中,2是最小切割宽度;3是芯片周边宽度大小的上限。
具体实施方式
以下将结合附图对本发明的布局规划方法进行详细说明:
如图1和图2所示,本发明的提高芯片成品率的多项目晶圆切割方法的流程如下:
(1)获取芯片的面积和产量需求的信息;
(2)按照实际生产需求确定芯片的优先级,将相同优先级的芯片归于同一分割组;芯片的优先级通常根据实际生产需求综合考虑各客户要求来确定,将产量需求较大,对生产成本影响较大的芯片置于相同的优先级。
(3)获取实际生产需求中的掩模板面积和晶圆数量的权重系数的信息;掩模板面积权重系数与晶圆数量的权重系数总和记为100%。当掩模板价格较贵或晶圆生产所需数量较少时,可以提高掩模板面积的权重系数,反之则可提高晶圆数量的权重系数,以达到生产总成本的最小化。
(4)获取晶圆切割要求参数的信息,包括最小的切割宽度和芯片周边宽度大小的上限值;如图12和13所示,由于切割刀切割芯片时,需要一定宽度的切割街区1才能够保证周边芯片不会损坏,故在判断芯片相互位置是否重叠时,不但要保证芯片边界不重叠,并且保证芯片边界之间的垂直距离大于或等于最小的切割宽度2。此外,由于在实际生产中可以允许切割刀不经过预留的切割街区1,并在被切割的芯片周围多出一块额外的区域。但是这块区域的宽度过大会引起后期芯片封装问题,这样的话仍然相当于芯片被切割损坏,所以在芯片切割时要保证芯片周边宽度不大于芯片周边宽度大小的上限值3。当宽度大于这一上限值时,认为此芯片损坏。晶圆切割要求参数的信息按切割和封装要求来确定。
(5)基于以上步骤的信息,定义如下方程表达式(III)作为模拟退火优化的总目标方程:
其中,δ为晶圆数量的权重系数,1-δ为掩模板面积的权重系数;Vp和Vq表示芯片p和芯片q的实际需求产量,当芯片p和芯片q在切割上冲突时,Epq=1;否则,Epq=0;
N为单个掩模板上芯片的总数量,M代表单个掩模板上实际需求产量大于零的芯片的总数量;
Ct,Cu分别为同一切割组的芯片t和芯片u的面积,Max(Ct,Cu)表示取两者的最大值;同一切割组的芯片t和芯片u在切割上冲突时,Etu=1;否则,Etu=0;
作为衡量晶圆成本的标准,乘以所有芯片的面积,与掩模板面积成本衡量表达式统一单位。按照客户要求定义晶圆数量和掩模板面积的权重系数,并引入到目标方程,同时考虑到缩小掩模板面积和减少实际所需晶圆的数量的平衡问题,可以实现不同客户的布局规划目标,对应的目标方程area如下式(I)所列:
在后期的晶圆切割中,如果切割刀在切割芯片A(即经过A周围的切割街区)时同时跨过芯片B,我们定义这种现象为芯片A与芯片B冲突,即无法在同一个掩模板(Reticle)上同时切割出功能完好的芯片A与芯片B来。
本发明中,为了实现在后期切割中所有优先级高的芯片保持功能完好不被切坏,在前期布局规划中,先对芯片按优先级进行划分,将同一优先级的芯片归于同一切割组,保证在同一切割组的芯片在布局规划中两两之间互不冲突。
要实现同一切割组的芯片在布局规划中两两之间互不冲突,需要满足以下约束:
①芯片在X,Y两个切割方向上不形成交错(交错如图10、11示);
②芯片边界之间的垂直距离不小于预设的最小切割宽度(如图13所示);
③芯片周边宽度不大于预设的上限值(如图13所示)。
为了在布局规划中实现上述的目标,本发明在目标方程中引入了惩罚函数,即:表达式parea如式(II)所示:
其中,Ct,Cu分别为同一切割组的芯片t和芯片u的面积,Max(Ct,Cu)表示取两者的最大值;遍历同一切割组的所有芯片,同一切割组的芯片t和芯片u在切割上冲突时,Etu=1;否则,Etu=0。
即:在布局规划的过程中,在每一次调整芯片布局之后,判断当前布局规划中是否包含切割组;当包含切割组时,通过遍历所有的芯片信息来判断当前布局规划是否违反了这样的规则:同一个切割组的芯片两两之间互不冲突。当冲突存在时,惩罚函数运行,取互冲突的两个芯片面积最大值,乘以一定的系数加入到实际的布局规划面积,同时将当前的这个布局规划方案标记为违反布局规划的规则。
因此,最终以加入了惩罚函数的上述方程表达式(III)作为模拟退火优化的总目标方程。综合考虑了客户要求的布局规划目标,在缩小掩模板面积和减少实际所需晶圆的数量间取得平衡,并且兼顾了后期的切割要求。
(6)基于步骤(5)的方程表达式(III),利用模拟退火算法对布局规划进行优化求解:
首先,根据步骤(1)的信息随机获取单个掩模板的初始布局规划,根据方程表达式(III)求得总目标函数值X;
以图5中的布局规划为例,图6为图5相应的可切割树,图7为相应的波兰表达式。
然后,调整波兰表达式:先将初始布局规划初始布局规划使用可切割树来表示,并转换为相应的波兰表达式,采取第④种策略随机抽取两个操作数进行互换,得到调整后的当前波兰表达式,再将调整后的当前波兰表达式转换为相应的布局规划,得到调整后的当前布局规划,并根据方程表达式(III)求得总目标函数值X+1;
以图9所示的波兰表达式调整为例,对任意两个操作数进行互换M4,有效地跳出局部最优的循环,加速整个模拟退火过程的收敛。而图8所示的波兰表达式调整的三种策略,仅仅是更换邻近的两个操作数M1、或者对非零的子分支进行取反M2、或者更换两个邻近的操作数和运算符M3,只针对波兰表达式的局部区域进行调整,导致模拟退火的过程陷入局部最优。
接下来,判断总目标函数值X+1是否小于总目标函数值X。
如果总目标函数值X+1小于总目标函数值X,判断总目标函数值X+1是否对应最优解(最优布局规划):如果是,取对应解为当前解(设为最优布局规划);如果不是,代替总目标函数值X对应的解并设为当前解(设为当前布局规划)。即:总目标函数值X+1小于总目标函数值X时,将采纳总目标函数值X+1对应的解。
如果总目标函数值X+1不小于总目标函数值X,判断是否采纳总目标函数值X+1对应的解,如果采纳,则代替总目标函数值X对应的解并设为当前解;如果不采纳,则保留总目标函数值X对应的解并设为当前解。设areac为新方案的总目标函数值X+1,areap代指前次方案的总目标函数值X,使Δarea=areac-areap,同时取当前模拟退火的温度为T0,将模拟退火的初始温度定义为温度系数与进行布局规划的所有芯片面积总和的乘积(温度系数是一个经验常数,常取0.8),则以e(-Δarea/T0)的概率采纳总目标函数值X+1对应的解。
最后,判断是否结束模拟退火过程。如果结束,取出最优解,并转换为符合约束条件的布局规划;否则,继续调整布局规划,重复上述的求解过程,直到得到符合条件的最优布局规划。同时在每次迭代中温度T0以decay_ratio(decay_ratio是一个经验常数,常取0.9)的比率递减,当温度小于设定的最低温度T1时(例如取T0的万分之一),模拟退火的过程中止,并取出此过程中符合布局规划条件约束的解。
(7)根据步骤(5)优化求解的结果得到最优布局规划,再按照最优的布局规划去切割晶圆,能够提高晶圆切割时的芯片成品率,并减少所需晶圆数量,降低生产成本。
Claims (2)
1.一种提高芯片成品率的多项目晶圆切割方法,包括:
(1)获取芯片的面积和产量需求的信息;
(2)按照实际生产需求确定芯片的优先级,将相同优先级的芯片归于同一分割组;
(3)获取实际生产需求中的掩模板面积的权重系数和晶圆数量的权重系数的信息;
(4)获取晶圆切割要求参数的信息,所述的晶圆切割要求参数包括最小的切割宽度和芯片周边宽度大小的上限值;
(5)根据步骤(1)的信息随机获取单个掩模板的初始布局规划,以方程表达式(III)作为模拟退火优化的总目标方程,利用模拟退火算法对布局规划进行优化求解,方程表达式(III)如下:
其中,δ为晶圆数量的权重系数,1-δ为掩模板面积的权重系数;Vp和Vq表示芯片p和芯片q的实际需求产量,当芯片p和芯片q在切割上冲突时,Epq=1;否则,Epq=0;
N为单个掩模板上芯片的总数量,M代表单个掩模板上实际需求产量大于零的芯片的总数量;
Ct,Cu分别为同一切割组的芯片t和芯片u的面积,Max(Ct,Cu)表示取两者的最大值;同一切割组的芯片t和芯片u在切割上冲突时,Etu=1;否则,Etu=0;
(6)根据步骤(5)优化求解的结果得到最优布局规划,再按照最优的布局规划去切割晶圆。
2.如权利要求1所述的多项目晶圆切割方法,其特征在于:所述的利用模拟退火算法对布局规划进行优化求解的过程中,调整布局规划的过程如下:
(1)将初始可切割布局规划方案使用可切割树来表示;
(2)将步骤(1)的可切割树的表示方案转化为对应的波兰表达式;
(3)调整波兰表达式:从步骤(2)的波兰表达式随机抽取两个操作数进行互换,得到当前的波兰表达式;
(4)将步骤(3)的当前的波兰表达式转换为相应的布局规划,得到调整后的当前布局规划。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010155820XA CN101834160B (zh) | 2010-04-23 | 2010-04-23 | 一种提高芯片成品率的多项目晶圆切割方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010155820XA CN101834160B (zh) | 2010-04-23 | 2010-04-23 | 一种提高芯片成品率的多项目晶圆切割方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101834160A CN101834160A (zh) | 2010-09-15 |
CN101834160B true CN101834160B (zh) | 2012-04-18 |
Family
ID=42718187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010155820XA Expired - Fee Related CN101834160B (zh) | 2010-04-23 | 2010-04-23 | 一种提高芯片成品率的多项目晶圆切割方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101834160B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102130050B (zh) * | 2011-01-05 | 2012-12-19 | 杭州广立微电子有限公司 | 一种支持芯片位置受约束限制的多项目晶圆切割方法 |
CN102496602B (zh) * | 2011-12-26 | 2014-03-19 | 成都先进功率半导体股份有限公司 | 一种芯片切割方法 |
CN106777849A (zh) * | 2017-03-31 | 2017-05-31 | 福州大学 | 一种用于求解给定边框约束的vlsi版图设计方法 |
CN108038263A (zh) * | 2017-11-15 | 2018-05-15 | 南京邮电大学 | 考虑性能相关结构不确定的芯片多元参数成品率预测方法 |
CN110867501B (zh) * | 2018-08-28 | 2020-11-27 | 山东浪潮华光光电子股份有限公司 | 一种GaAs基发光二极管芯片的切割方法 |
CN113255273B (zh) * | 2021-06-07 | 2021-10-01 | 上海国微思尔芯技术股份有限公司 | 分割及验证方法、装置、电子设备、存储介质 |
CN114462714A (zh) * | 2022-02-16 | 2022-05-10 | 北京百度网讯科技有限公司 | 信息确定方法、装置及电子设备 |
CN114548015B (zh) * | 2022-04-21 | 2022-08-02 | 成都复锦功率半导体技术发展有限公司 | 半导体激光切割mpw版图设计方法及其制备的芯片、终端 |
CN115310400B (zh) * | 2022-09-27 | 2023-03-10 | 成都复锦功率半导体技术发展有限公司 | 一种版图拼版设计成效分析方法、芯片及终端 |
CN118197995B (zh) * | 2024-02-28 | 2024-08-30 | 江苏协鑫特种材料科技有限公司 | 一种半导体晶圆分割方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI291725B (en) * | 2004-11-12 | 2007-12-21 | Nat Applied Res Lab Nat Ch | Method for dicing a released CMOS-MEMS multi-project wafer |
CN100514602C (zh) * | 2006-07-18 | 2009-07-15 | 中华映管股份有限公司 | 晶圆切割方法 |
-
2010
- 2010-04-23 CN CN201010155820XA patent/CN101834160B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101834160A (zh) | 2010-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101834160B (zh) | 一种提高芯片成品率的多项目晶圆切割方法 | |
US10018995B2 (en) | Method and apparatus for optimizing performance of robotic cell | |
CN101964316B (zh) | 晶圆测试方法 | |
CN100527378C (zh) | 硅片加工过程中的调度方法 | |
US8148239B2 (en) | Offset field grid for efficient wafer layout | |
CN114548020B (zh) | 一种多型号芯片的版图设计方法及其制备的芯片、终端 | |
US20110060441A1 (en) | Clustering for Prediction Models in Process Control and for Optimal Dispatching | |
CN103377909A (zh) | 用于分割半导体晶圆的设备和方法 | |
Kim et al. | A linear programming-based algorithm for floorplanning in VLSI design | |
KR100562223B1 (ko) | 반도체칩제조방법 | |
CN106651139A (zh) | 考虑同种设备工序的非对称多车间综合调度方法 | |
US20130079913A1 (en) | Methods and systems for semiconductor fabrication with local processing management | |
CN109037102A (zh) | 一种半导体器件芯片晶圆的划片方法 | |
Park et al. | Optimization of pick-and-place in die attach process using a genetic algorithm | |
CN104317248B (zh) | 形状不规则区域的铣削轨迹生成方法 | |
CN102130050B (zh) | 一种支持芯片位置受约束限制的多项目晶圆切割方法 | |
CN102737141A (zh) | 处理辅助装置及方法、半导体的制造辅助装置及方法 | |
CN112446887B (zh) | 晶圆切割晶片数计算方法及计算设备 | |
CN111812124B (zh) | 一种失效分析去层方法 | |
CN111860995B (zh) | 一种芯片封装键合工艺流程的mes处理方法 | |
CN103439893B (zh) | 设备装载端口的预约使用控制方法 | |
CN103871939B (zh) | 用于生产蓝宝石图形衬底的分选方法 | |
US20130226325A1 (en) | Methods and systems for fabricating integrated circuits with local processing management | |
CN103399549B (zh) | 基于有约束的最小生成树的半导体封装测试细日投料控制方法 | |
CN116031193A (zh) | 一种方形晶粒的凸块制备方法及圆形晶圆片结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120418 Termination date: 20180423 |