CN108038263A - 考虑性能相关结构不确定的芯片多元参数成品率预测方法 - Google Patents

考虑性能相关结构不确定的芯片多元参数成品率预测方法 Download PDF

Info

Publication number
CN108038263A
CN108038263A CN201711130610.3A CN201711130610A CN108038263A CN 108038263 A CN108038263 A CN 108038263A CN 201711130610 A CN201711130610 A CN 201711130610A CN 108038263 A CN108038263 A CN 108038263A
Authority
CN
China
Prior art keywords
performance
chip
copula
multiple parameters
yield rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711130610.3A
Other languages
English (en)
Inventor
李鑫
张登银
丁飞
殷俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Post and Telecommunication University
Nanjing University of Posts and Telecommunications
Original Assignee
Nanjing Post and Telecommunication University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Post and Telecommunication University filed Critical Nanjing Post and Telecommunication University
Priority to CN201711130610.3A priority Critical patent/CN108038263A/zh
Publication of CN108038263A publication Critical patent/CN108038263A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2113/00—Details relating to the application field
    • G06F2113/18—Chip packaging

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Complex Calculations (AREA)

Abstract

本发明公开了考虑性能相关结构不确定的芯片多元参数成品率预测方法。具体方法流程如下：首先，设计芯片性能的一般统计模型，描述芯片性能指标间的不确定性和多样性；其次，考虑设计参数扰动的随机不确定性，通过鞍点估计和截断累积量母函数逼近设计芯片单性能成品率预测策略；最后，构造自适应Copula，通过惩罚选择获取芯片多元参数成品率最优预测表达式，对芯片成品率进行精确预测。本发明很好地解决了设计参数扰动分布的随机不确定性影响所造成的芯片性能边缘分布预测问题，对受设计参数扰动随机性影响的芯片性能边缘分布进行准确估算，有效提高了芯片多元参数成品率的预测精度以及芯片多元参数成品率预测的普适性。

Description

考虑性能相关结构不确定的芯片多元参数成品率预测方法
技术领域
本发明属于计算机辅助设计领域，涉及一种基于性能相关结构不确定性的芯片多元参数成品率精确预测方法，特别涉及芯片设计参数扰动具有随机不确定性情况下的成品率精确预测。
背景技术
芯片多元参数成品率预测问题在应用实践领域有广泛应用，如：芯片性能设计、芯片投产前评测等。但是，随着半导体器件特征尺寸不断缩小和芯片集成度持续提高，设计参数扰动对芯片性能可控性的影响正在不断加剧，甚至会造成芯片参数成品率呈断崖式下降。而且，由于设计参数扰动通常同时作用于不同的芯片性能指标，这造成了芯片性能指标间相关结构的多样性和不确定性。此时，如果忽略上述性能相关结构不确定性的影响，进行芯片多元参数成品率预测，将会导致成品率预测结果的失真。
截至目前为止，在已知芯片成品率预测的方法中，性能指标间的强相关性影响已引起了众多学者的关注。其中，Tang等人提出了一种基于遗传算法的GenFin框架，通过将多个参数成品率同时作为优化目标，达到不同性能指标参数成品率间的全局均衡优化。然而从根本上来说，该方法的优化目标仍是多个单一性能指标成品率，未能同时考虑多个性能指标的共同作用对芯片多元参数成品率进行准确估算。为解决此问题，Li等人提出了一种新的芯片多元参数成品率预测框架，通过马尔科夫链蒙特卡罗方法及相依参数估计，对不同性能约束同时作用的芯片多元参数成品率进行了估算。但是，该方法仅针对固定分布的设计参数扰动，通过预设相关结构对芯片多元参数成品率进行估算，仍具有一定的局限性。因此，上述成品率预测方法均无法有效的考虑性能指标间相关结构的不确定性和多样性影响，需要设计一种考虑性能相关结构不确定性的芯片多元参数成品率精确预测新方法。
发明内容
本发明提出一种考虑性能相关结构不确定的芯片多元参数成品率预测方法，以解决考虑芯片性能指标相关结构多样性和不确定性的芯片多元参数成品率精确预测问题。
为实现上述目的，本发明采用的技术方案为考虑性能相关结构不确定的芯片多元参数成品率预测方法，具体包括以下步骤：
A.搜集SPICE仿真数据；
B.根据性能组成分量的先验知识设计芯片性能一般统计模型；
C.考虑设计参数扰动的随机不确定性预测芯片单性能成品率；
D.根据性能指标相关结构的不确定性构造自适应Copula；
E.通过惩罚选择对芯片多元参数成品率进行精确预测。
进一步，所述设计芯片性能一般统计模型，包含以下步骤：
B1.将芯片性能表达式构建为各性能组成分量之和的形式：根据性能影响因素的不同，将对芯片性能造成主要影响的部分作为性能组成分量，累加得到性能表达式；
B2.构建性能组成分量表达式：对各组成分量，计算其分布均值，并乘以对应扰动函数得到组成分量表达式；
B3.依据设计参数扰动构建扰动函数：根据参数扰动影响的先验知识，设计包含相应参数扰动的不同扰动基。将扰动函数表示为相应系数与各扰动基相乘后累加的形式。利用搜集的SPICE仿真数据，拟合得到各扰动基对应的系数。
作为优选，上述拟合方法可以是SPSS或非线性回归。
进一步，所述预测芯片单性能成品率包含以下步骤：
C1.将芯片性能一般统计模型进行线性逼近：考虑设计参数扰动的随机不确定性，以设计参数扰动均值作为近似极大似然点，对性能模型进行一阶线性展开；
C2.计算芯片性能的累积量母函数：根据累积量母函数性质，对性能逼近表达式进行计算，对于无法利用累积量母函数性质的部分，将其表示为设计参数累积量母函数相关的形式；
C3.设计参数累积量母函数求解：考虑设计参数扰动分布的随机性，对设计参数累积量母函数进行截断逼近，使其具有确定的函数形式，截断累积量母函数的阶数包含但不限于4阶；
C4.芯片单性能成品率预测：求解上述操作步骤后的性能逼近表达式的鞍点，并根据鞍点估计法，通过标准正态分布以及相应参数估计，计算性能边缘分布进而求解芯片单性能成品率。
进一步，所述构造自适应Copula包括确定待选的传统Copula函数，根据性能指标相关结构的不确定性，将自适应Copula通用模型构建为权值系数与具有相依参数的传统Copula函数相乘后累加的形式，建立芯片单性能成品率与多元参数成品率间的连接关系。
上述待选的传统Copula函数可以是Gaussian Copula、T Copula、Gumbel Copula、Clayton Copula、Frank Copula。
进一步，所述芯片多元参数成品率精确预测包含以下步骤：
E1.构造自适应Copula似然函数：利用伪极大似然估计法，根据SPICE采样个数及所有采样中满足性能约束的采样个数，计算芯片性能的边缘经验分布函数，并利用待选的传统Copula的概率密度函数，以及SPICE仿真次数，将自适应Copula似然函数表示为与各待选Copula概率密度相关的函数；
E2.自适应Copula对数似然函数求解：将自适应Copula似然函数进行对数变换，得到自适应Copula对数似然函数；
E3.权值系数及相依参数的惩罚选择：在自适应Copula对数似然函数中引入罚函数对权值系数进行惩罚选择，罚函数包含但不限于SCAD、SCAD-L2、Lq、hard thresholding，随后利用交叉验证法获得罚函数平滑参数，并利用最优求解算法对权值系数及相依参数进行最优估计；
E4.芯片多元参数成品率精确预测：根据计算所得的各芯片单性能成品率结果，并将具有稀疏性的权值系数及相依参数最优估计值代入自适应Copula，确定芯片单性能成品率与多元参数成品率间的连接关系，刻画多个芯片性能间的相关结构，进而准确计算芯片多元参数成品率。
上述最优求解算法可以采用EM、遗传算法、启发式算法。
与现有技术相比，本发明具有以下有益效果：
1、本发明考虑的是芯片多元参数成品率精确预测，有效解决了传统优化方法或者仅对单性能成品率进行预测，或者仅对多个单性能成品率进行均衡优化的问题。
2、本发明很好地解决了设计参数扰动分布的随机不确定性影响所造成的芯片性能边缘分布预测问题，对受设计参数扰动随机性影响的芯片性能边缘分布进行准确估算。
3、本发明很好地考虑了芯片性能指标相关结构的多样性和不确定性，有效地提高了芯片多元参数成品率的预测精度以及芯片多元参数成品率预测的普适性。
附图说明
图1为本发明方法中芯片多元参数成品率预测流程图。
图2为本发明方法中芯片性能统计模型构建流程图。
图3为本发明方法中芯片单性能成品率预测流程图。
图4为本发明方法中芯片多元参数成品率预测流程图。
具体实施方式
下面结合图和实施例对本发明的技术方案进行详细说明：
本发明所述的考虑芯片性能指标相关结构多样性和不确定性的芯片多元参数成品率预测方法，包括如下步骤：
1.在芯片计算机辅助设计过程中，需考虑芯片性能指标间相关结构的多样性、不确定性，以及设计参数扰动分布的随机不确定性影响，以降低参数成品率预测结果的失真率。本发明方法提出了一种基于性能相关结构不确定性的芯片多元参数成品率精确预测方法，其特征在于，如图1所示，包括以下步骤：
步骤s101：搜集SPICE仿真结果，得到性能仿真向量F＝[f1,…,fv,p1,…,pd]N×1，其中，f1,…,fv表示仿真得到的v个性能指标的采样向量，p1,…,pd表示用于仿真的d个设计参数扰动的采样向量，N表示SPICE仿真的次数；
步骤s102：构造性能一般统计模型。通过确定性能组成分量均值、扰动基函数和相应系数，构造芯片性能的一般统计模型；
步骤s103：芯片单性能成品率预测。考虑设计参数扰动的随机不确定性，通过鞍点估计和截断累积量母函数逼近估算芯片单一性能的边缘分布函数，从而利用边缘分布预测芯片单性能成品率；
步骤s104：自适应Copula构造。利用待选的传统Copula函数、权值系数、相依参数构造自适应Copula，建立芯片单性能成品率与多元参数成品率间的连接关系；
步骤s105：多元参数成品率预测。通过惩罚选择获取权值系数及相依参数，构造芯片多元参数成品率最优预测表达式，对芯片成品率进行精确预测。
2.构造性能一般统计模型的流程如图2所示，包含以下步骤：
步骤s201：考虑设计参数通常仅可获得期望和方差等有限的概率统计信息，将设计参数表征为其均值与参数扰动之和的形式：p＝pmean+Δp，其中pmean表示设计参数p的均值，Δp为相应的参数扰动；
步骤s202：根据参数扰动影响的先验知识，将各性能组成分量的扰动函数表示为相应系数与各扰动基相乘后累加的形式：wi(Δp)＝∑mj＝1αi,jwi,j(Δp)，其中wi(Δp)为各组成分量中的扰动函数，wi,j(Δp),j＝1,…,m为wi(Δp)的扰动基，αi,j是对应的系数；
步骤s203：根据SPICE仿真结果计算各性能组成分量均值，并利用扰动基函数将芯片性能构造为各组成分量扰动基函数系数待定的一般统计模型，具体为：f(Δp)＝∑ni＝1fi(Δp)＝∑ni＝1fi,mean∑mj＝1αi,jwi,j(Δp)，其中fi(Δp),i＝1,…,n表示芯片性能f(Δp)的各组成分量，fi,mean为对应的均值；
步骤s204：利用搜集的SPICE仿真数据，拟合得到各扰动基对应的系数；
步骤s205：如果满足误差标准，执行步骤步骤s206，否则执行步骤s204；
步骤s206：将迭代求得的各扰动基系数带入步骤s203模型中，获得确定的性能统计模型。
3.对芯片单性能成品率进行预测的流程如图3所示，包含以下步骤：
步骤s301：考虑设计参数扰动的随机不确定性，以设计参数扰动均值Δp*作为近似极大似然点，按下式对性能模型进行一阶线性展开：
步骤s302：根据累积量母函数性质，求解性能逼近模型的累积量母函数，将其表示为与设计参数累积量母函数相关的形式；
步骤s303：考虑设计参数扰动分布的随机性，对设计参数的累积量母函数进行求解，使其具有确定的函数形式，为：Kx(ωxt)＝∑ni＝1ki(ωxt)i/i！，其中k1,k2,k3分别表示设计参数扰动x的均值、方差及偏度，其它ki为对应的中心距；
步骤s304：根据鞍点估计法，计算性能边缘分布进而求解芯片单性能成品率，具体计算方法如下：Yield＝Φ[w+ln(w/σ)/w]。
4.构造自适应Copula：确定待选的传统Copula函数集合，令每个待选的传统Copula函数均具有对应的权值系数和相依参数，最终将自适应Copula通用模型构建为各待选Copula与权值系数相乘后累加的形式：C(F；δ)＝∑k i＝1λiCi(F；δi)，其中δ＝(δ1,…,δk)为相依参数向量，Ci,i＝1,…,k为待选的传统Copula函数集，λi为相应的权值，满足0≤λi≤1且∑k i＝1λi＝1；
5.对芯片多元参数成品率进行预测的流程如图4所示，包含以下步骤：
步骤s501：根据SPICE仿真数据，利用满足单性能成品率要求的采样结果个数与采样总数，求解性能的经验成品率，具体形式为：Fe＝m/M，其中M表示仿真中性能的采样个数，m表示符合性能约束要求的采样个数；
步骤s502：根据伪极大似然估计法，利用待选的传统Copula的概率密度函数，将自适应Copula似然函数表示为与各待选Copula概率密度相关的函数：LC＝ΠNi＝1∑kj＝1λjcj(m(i)/M(i)；δi)，其中cj表示待选Copula函数的概率密度，满足N为SPICE仿真次数；
步骤s503：对步骤s502的结果进行对数求解；
步骤s504：引入罚函数对权值系数进行惩罚选择剔除不显著的Copula函数，罚函数形式为：∑kj＝1Pχ(λj)，平滑参数χ利用交叉验证法获得。随后，对权值向量λ以及相依参数向量δ进行最优估计，优化估计表达式为：(λ*,δ*)＝argmax(λ,δ){∑Ni＝1ln{∑kj＝1λjcj(m(i)/M(i)；δi)}-N∑kj＝1Pχ(λj)}；
步骤s505：如果参数估计值满足误差标准或迭代次数要求，执行步骤步骤s506，否则执行步骤s504；
步骤s506：将优化求得的权值向量λ以及相依参数向量δ代入自适应Copula模型中，并根据计算所得的各芯片单性能成品率结果，确定芯片单性能成品率与多元参数成品率间的连接关系，准确预测芯片多元参数成品率。
下面用表1所列的案例详细解释该方法。
表1案例参数表
不失一般性，以漏电功耗和芯片时延作为性能约束示例进行芯片多元参数成品率预测，漏电功耗和芯片时延的归一化标称值约束分别为1.24、1.03。所考虑的芯片设计参数包括有效沟道长度、门限电压、氧化层厚度、供电电压和片上温度。其中，各设计参数的均值、扰动变化范围均在表1中给出。
(1)根据表1中设计参数的均值及变化范围，随机选取设计参数扰动进行漏电功耗和芯片时延的SPICE仿真，仿真次数为2000。随后，采集汇总并在仿真文件中提取性能及设计参数扰动值，得到性能仿真矩阵F＝[Leakage,Delay,fv,ΔL、ΔVth、ΔTox、ΔVdd、ΔT]2000×8。
(2)确定漏电功耗和芯片时延的组成分量、扰动函数和对应的扰动基。在本例中漏电功耗的组成分量确定为亚阈值电流和栅极电流两项，芯片时延的组成分量为其自身，而对应的扰动基为：1)亚阈值电流(Isub)：{ΔL2、ΔL、ΔVth、ΔVdd、ΔT}；2)栅极电流(Igate)：{ΔTox、ΔVdd；3)芯片时延(D)：{ΔL、ΔVth、ΔTox、ΔVdd、ΔT}。随后根据采集汇总的性能仿真矩阵F2000×8，利用SPSS、非线性回归对各扰动基的系数进行拟合，则得到拟合后的漏电功耗和芯片时延的一般统计模型：ILeakage＝Isub,mean·exp(-3.080ΔL2-4.408ΔL-4.637*ΔVth+2.249*ΔVdd+0.569*ΔT)+Igate,mean·exp(-10.092ΔTox+6.012ΔVdd)；DDelay＝Dmean(1+0.135ΔL+0.096ΔVth+0.115ΔTox-1.510ΔVdd+0.175ΔT)。
(3)根据性能仿真矩阵F2000×8中的各设计参数值，计算各设计参数扰动均值Δp*＝(-3.701e-4、1.296e-4、1.308e-4、1.150e-4、4.945e-4)作为近似极大似然点，对漏电功耗进行一阶线性展开，因此ILeakage＝t+KΔL(ωt)+KΔVth(ωt)+KΔTox(ωt)+KΔVdd(ωt)+KΔT(ωt)，其中为常量，易计算得到结果ω＝-3.616：。
(4)根据性能仿真矩阵F2000×8中的各设计参数值，对步骤(3)中的各设计参数扰动进行阶段累积量母函数求解。因此，计算各设计参数扰动的均值、方差、偏度和四阶中心距，并根据阶段累积量母函数定义，得到具体求解结果KΔL(ωt)＝-3.701e-4(-3.616t)+0.0011(-3.616t)2/2！-1.114e-6(-3.616t)3/3！+3.547e-6(-3.616t)4/4！、KΔVth(ωt)＝1.296e-4(-3.616t)+2.729e-4(-3.616t)2/2！-3.619e-8(-3.616t)3/3！+2.205e-7(-3.616t)4/4！、KΔTox(ωt)＝1.308e-4(-3.616t)+1.785e-4(-3.616t)2/2！+1.262e-7(-3.616t)3/3！+9.779e-8(-3.616t)4/4！、KΔVdd(ωt)＝1.150e-4(-3.616t)+3.005e-4(-3.616t)2/2！+2.946e-7(-3.616t)3/3！+2.592e-7(-3.616t)4/4！、KΔT(ωt)＝4.945e-4(-3.616t)+0.0199(-3.616t)2/2！-1.306e-4(-3.616t)3/3！+0.0011(-3.616t)4/4！。
(5)结合步骤(3)(4)的结果得到漏电功耗的累积量母函数表达式，并根据Yield＝Φ[w+ln(w/σ)/w]计算漏电功耗成品率的表达式YLeakage(Inom)，将其表示为与漏电功耗归一化标称值约束相关的函数。在此，以归一化标称值约束为1.24为例，计算其鞍点ts＝7.4001。然后根据前述定义，计算参数w＝1.3958、σ＝1.5785，并带入标准正态累积分布函数中进行单性能成品率计算得具体结果YLeakage＝90.16％。
(6)按照步骤(3)(4)(5)计算在芯片时延成品率表达式YDelay(Dnom)。
(7)根据性能仿真矩阵F2000×8中的漏电功耗和芯片时延值，按照公式Fe＝m/M，分别进行漏电功耗和芯片时延的经验成品率求解，采样次数n＝3000，并利用五分交叉验证法，将采样结果分为验证集和训练集。随后，选择Gumbel Copula、Clayton Copula和FankCopula作为待选的Copula函数，SCAD作为罚函数。先指平滑参数χ＝0.3，利用遗传算法对(λ*,δ*)＝argmax(λ,δ){∑3000 i＝1ln{∑3 j＝1λjcj(FLeakge (i),FDelay (i)；δi)}-N∑3 j＝1Pχ(λj)}在训练集上求最优，得最优结果(λ*,δ*)＝(3.749e-6,4.8988,0.1291,0.5161,0.8709,-0.3)。
(8)根据步骤(7)得到的(λ*,δ*)结果，在验证集上计算使得∑3000 i＝1ln{∑3 j＝1λjcj(FLeakge (i),FDelay (i)；δi)}-N∑3 j＝1Pχ(λj)最优的平滑参数，因此计算最优平滑参数χ＝1.0351e-10。
(9)根据步骤(8)所得的平滑参数χ，利用遗传算法在步骤(7)所得的所有采样集合上进行优化求解，得最终的(λ*,δ*)优化结果(λ*,δ*)＝(5.491e-6,2.9102,0.2750,0.4119,0.7250,-0.99)，可得自适应Copula表达式为C＝5.491e-6CGumbel[YLeakage(Inom),YDelay(Dnom)；2.9102]+0.275CClayton[YLeakage(Inom),YDelay(Dnom)；0.4119]+0.725CFrank[YLeakage(Inom),Delay(Dnom)；0.99]。此时将步骤(5)(6)所得的漏电功耗和芯片时延成品率表达式带入自适应Copula函数中，即可计算任意漏电功耗和芯片时延共同约束下的芯片多元参数成品率。在本例中，漏电功耗和芯片时延的归一化标称值约束分别为1.24、1.03，因此多元参数成品率计算结果Ymulti＝76.6％。

Claims (8)

1.考虑性能相关结构不确定的芯片多元参数成品率预测方法，其特征在于，包括以下步骤：
A.搜集SPICE仿真数据；
B.根据性能组成分量的先验知识设计芯片性能一般统计模型；
C.考虑设计参数扰动的随机不确定性预测芯片单性能成品率；
D.根据性能指标相关结构的不确定性构造自适应Copula；
E.通过惩罚选择对芯片多元参数成品率进行精确预测。
2.如权利要求1所述的考虑性能相关结构不确定的芯片多元参数成品率预测方法，其特征在于，所述设计芯片性能一般统计模型，包含以下步骤：
B1.将芯片性能表达式构建为各性能组成分量之和的形式：根据性能影响因素的不同，将对芯片性能造成主要影响的部分作为性能组成分量，累加得到性能表达式；
B2.构建性能组成分量表达式：对各组成分量，计算其分布均值，并乘以对应扰动函数得到组成分量表达式；
B3.依据设计参数扰动构建扰动函数：根据参数扰动影响的先验知识，设计包含相应参数扰动的不同扰动基。将扰动函数表示为相应系数与各扰动基相乘后累加的形式。利用搜集的SPICE仿真数据，拟合得到各扰动基对应的系数。
3.如权利要求2所述的考虑性能相关结构不确定的芯片多元参数成品率预测方法，其特征在于所述拟合方法可以是SPSS或非线性回归。
4.如权利要求1所述的考虑性能相关结构不确定的芯片多元参数成品率预测方法，其特征在于，所述预测芯片单性能成品率包含以下步骤：
C1.将芯片性能一般统计模型进行线性逼近：考虑设计参数扰动的随机不确定性，以设计参数扰动均值作为近似极大似然点，对性能模型进行一阶线性展开；
C2.计算芯片性能的累积量母函数：根据累积量母函数性质，对性能逼近表达式进行计算，对于无法利用累积量母函数性质的部分，将其表示为设计参数累积量母函数相关的形式；
C3.设计参数累积量母函数求解：考虑设计参数扰动分布的随机性，对设计参数累积量母函数进行截断逼近，使其具有确定的函数形式，截断累积量母函数的阶数包含但不限于4阶；
C4.芯片单性能成品率预测：求解上述操作步骤后的性能逼近表达式的鞍点，并根据鞍点估计法，通过标准正态分布以及相应参数估计，计算性能边缘分布进而求解芯片单性能成品率。
5.如权利要求1所述的考虑性能相关结构不确定的芯片多元参数成品率预测方法，其特征在于，构造自适应Copula包括确定待选的传统Copula函数，根据性能指标相关结构的不确定性，将自适应Copula通用模型构建为权值系数与具有相依参数的传统Copula函数相乘后累加的形式，建立芯片单性能成品率与多元参数成品率间的连接关系。
6.如权利要求5所述的考虑性能相关结构不确定的芯片多元参数成品率预测方法，其特征在于所述待选的传统Copula函数可以是Gaussian Copula、T Copula、Gumbel Copula、Clayton Copula、Frank Copula。
7.如权利要求1所述的考虑性能相关结构不确定的芯片多元参数成品率预测方法，其特征在于，所述芯片多元参数成品率精确预测包含以下步骤：
E1.构造自适应Copula似然函数：利用伪极大似然估计法，根据SPICE采样个数及所有采样中满足性能约束的采样个数，计算芯片性能的边缘经验分布函数，并利用待选的传统Copula的概率密度函数，以及SPICE仿真次数，将自适应Copula似然函数表示为与各待选Copula概率密度相关的函数；
E2.自适应Copula对数似然函数求解：将自适应Copula似然函数进行对数变换，得到自适应Copula对数似然函数；
E3.权值系数及相依参数的惩罚选择：在自适应Copula对数似然函数中引入罚函数对权值系数进行惩罚选择，罚函数包含但不限于SCAD、SCAD-L2、Lq、hard thresholding，随后利用交叉验证法获得罚函数平滑参数，并利用最优求解算法对权值系数及相依参数进行最优估计；
E4.芯片多元参数成品率精确预测：根据计算所得的各芯片单性能成品率结果，并将具有稀疏性的权值系数及相依参数最优估计值代入自适应Copula，确定芯片单性能成品率与多元参数成品率间的连接关系，刻画多个芯片性能间的相关结构，进而准确计算芯片多元参数成品率。
8.如权利要求7所述的考虑性能相关结构不确定的芯片多元参数成品率预测方法，其特征在于所述最优求解算法可以采用EM、遗传算法、启发式算法。
CN201711130610.3A 2017-11-15 2017-11-15 考虑性能相关结构不确定的芯片多元参数成品率预测方法 Pending CN108038263A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711130610.3A CN108038263A (zh) 2017-11-15 2017-11-15 考虑性能相关结构不确定的芯片多元参数成品率预测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711130610.3A CN108038263A (zh) 2017-11-15 2017-11-15 考虑性能相关结构不确定的芯片多元参数成品率预测方法

Publications (1)

Publication Number Publication Date
CN108038263A true CN108038263A (zh) 2018-05-15

Family

ID=62093295

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711130610.3A Pending CN108038263A (zh) 2017-11-15 2017-11-15 考虑性能相关结构不确定的芯片多元参数成品率预测方法

Country Status (1)

Country Link
CN (1) CN108038263A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116381469A (zh) * 2023-06-07 2023-07-04 中汽研软件测评(天津)有限公司 芯片功耗测信道信息交叉验证测试方法和装置
CN116400205A (zh) * 2023-06-07 2023-07-07 中国汽车技术研究中心有限公司 芯片时钟网络延时交叉验证测试方法
CN117236278A (zh) * 2023-11-15 2023-12-15 江苏永鼎股份有限公司 一种基于数字孪生技术的芯片生产仿真方法及系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020073388A1 (en) * 1999-12-07 2002-06-13 Orshansky Michael E. Methodology to improve the performance of integrated circuits by exploiting systematic process non-uniformity
US20080027888A1 (en) * 2006-07-31 2008-01-31 Microsoft Corporation Optimization of fact extraction using a multi-stage approach
CN101464919A (zh) * 2008-12-30 2009-06-24 上海集成电路研发中心有限公司 应用于mosfet电学仿真的bsim3 hci可靠性模型
CN101834160A (zh) * 2010-04-23 2010-09-15 浙江大学 一种提高芯片成品率的多项目晶圆切割方法
CN103092074A (zh) * 2012-12-30 2013-05-08 重庆邮电大学 半导体先进过程控制的参数优化控制方法
CN103117238A (zh) * 2011-11-16 2013-05-22 扬州扬杰电子科技股份有限公司 一种芯片点反装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020073388A1 (en) * 1999-12-07 2002-06-13 Orshansky Michael E. Methodology to improve the performance of integrated circuits by exploiting systematic process non-uniformity
US20080027888A1 (en) * 2006-07-31 2008-01-31 Microsoft Corporation Optimization of fact extraction using a multi-stage approach
CN101464919A (zh) * 2008-12-30 2009-06-24 上海集成电路研发中心有限公司 应用于mosfet电学仿真的bsim3 hci可靠性模型
CN101834160A (zh) * 2010-04-23 2010-09-15 浙江大学 一种提高芯片成品率的多项目晶圆切割方法
CN103117238A (zh) * 2011-11-16 2013-05-22 扬州扬杰电子科技股份有限公司 一种芯片点反装置
CN103092074A (zh) * 2012-12-30 2013-05-08 重庆邮电大学 半导体先进过程控制的参数优化控制方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ZONGWU CAI 等: "Selection of Mixed Copula Model via Penalized Likelihood", 《JOURNAL OF THE AMERICAN STATISTICAL ASSOCIATION》 *
李鑫 等: "基于Copula理论的芯片多元参数成品率估算方法", 《电子学报》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116381469A (zh) * 2023-06-07 2023-07-04 中汽研软件测评(天津)有限公司 芯片功耗测信道信息交叉验证测试方法和装置
CN116400205A (zh) * 2023-06-07 2023-07-07 中国汽车技术研究中心有限公司 芯片时钟网络延时交叉验证测试方法
CN116381469B (zh) * 2023-06-07 2023-08-15 中汽研软件测评(天津)有限公司 芯片功耗测信道信息交叉验证测试方法和装置
CN116400205B (zh) * 2023-06-07 2023-09-19 中国汽车技术研究中心有限公司 芯片时钟网络延时交叉验证测试方法
CN117236278A (zh) * 2023-11-15 2023-12-15 江苏永鼎股份有限公司 一种基于数字孪生技术的芯片生产仿真方法及系统
CN117236278B (zh) * 2023-11-15 2024-02-20 江苏永鼎股份有限公司 一种基于数字孪生技术的芯片生产仿真方法及系统

Similar Documents

Publication Publication Date Title
Kaytez et al. Forecasting electricity consumption: A comparison of regression analysis, neural networks and least squares support vector machines
Liu et al. A two-stage method of quantitative flood risk analysis for reservoir real-time operation using ensemble-based hydrologic forecasts
TW201237647A (en) Method and system for identifying rare-event failure rates
Abdel-Hamid et al. Estimation in step-stress accelerated life tests for the exponentiated exponential distribution with type-I censoring
Li et al. Efficient dimension reduction and surrogate-based sensitivity analysis for expensive models with high-dimensional outputs
Abdel-Hamid et al. Inference for a progressive stress model from Weibull distribution under progressive type-II censoring
CN108038263A (zh) 考虑性能相关结构不确定的芯片多元参数成品率预测方法
CN101782769B (zh) 一种基于指标补偿的平均流经时间快速预测方法
CN103985000A (zh) 基于函数型非参数回归的中长期典型日负荷曲线预测方法
CN105303008A (zh) 一种模拟集成电路优化方法和系统
CN103839113B (zh) 基于租房与购房两类选择者住房选择模型的微观仿真方法
CN103853939A (zh) 一种基于社会经济因素影响的电力系统月度负荷的组合预测方法
Ozturk Parametric estimation of location and scale parameters in ranked set sampling
CN108205713A (zh) 一种区域风电功率预测误差分布确定方法和装置
Alsmadi et al. Genetic algorithm approach with frequency selectivity for model order reduction of MIMO systems
Hao et al. A hybrid differential evolution approach based on surrogate modelling for scheduling bottleneck stages
Chang et al. Flexible chip placement via reinforcement learning: late breaking results
CN111400859A (zh) 一种考虑扰动不确定性的纳米芯片多参数成品率估算方法
US20040236559A1 (en) Statistical approach for power estimation
e Castro et al. Looking for max-semistability: A new test for the extreme value condition
Krishnan et al. Stochastic behavioral modeling of analog/mixed-signal circuits by maximizing entropy
Prosper Practical statistics for particle physicists
Wong et al. Budget allocation for effective data collection in predicting an accurate DEA efficiency score
Sangwan et al. An efficient approach to VLSI circuit partitioning using evolutionary algorithms
CN109390946B (zh) 一种基于多参数规划理论的最优概率潮流快速计算方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180515

RJ01 Rejection of invention patent application after publication