CN102130050B - 一种支持芯片位置受约束限制的多项目晶圆切割方法 - Google Patents

Abstract

本发明公开了一种支持芯片位置受约束限制的多项目晶圆切割方法，根据实际生产测试要求对芯片在掩模板上进行了相对和绝对位置的约束，重新调整定义布局规划方法中模拟退火算法的总目标方程，同时，通过将大小相同或相似的需要被放置在相邻位置的芯片归属于同一个版图分组，保证了同个版图分组内的芯片或子版图分组在最终的布局规划中始终处于相邻的位置，有效地减少了模拟退火算法的迭代次数与时间，实现了芯片在特定位置约束限制下布局规划的自动化，且大大缩小了掩模板的面积，使得一个晶圆上可以切割划分出更多个掩模板，大大降低相应的成本。

Description

一种支持芯片位置受约束限制的多项目晶圆切割方法

技术领域

本发明涉及晶圆切割方法，具体涉及一种支持芯片位置受约束限制的多项目晶圆切割方法。

背景技术

多项目晶圆(Multi Project Wafer，简称MPW)，就是将多种具有相同工艺的集成电路设计放在同一个掩模板(Reticle/Mask，也称为光罩)上流片，制造完成后，每个设计项目可以得到数十片芯片样品，这一数量对于原型(Prototype)设计阶段的实验、测试已经足够了。而该次制造费用就由所有参加多项目晶圆的项目按照各自所占的芯片面积分摊，成本仅为分别对单个项目进行原型制造成本的5％-10％，极大地降低了产品开发风险、培养集成电路设计人才的门槛和中小集成电路设计企业在起步时的门槛。

在实际的晶圆生产过程中，晶圆的整个区域被划分为多个相同的Reticle，每个Reticle上的芯片排布通常相同。通常来说，给定一个既定的芯片集合，优化的目标是使得这些芯片排布组合而成的Reticle面积最小，这个过程被称为布局规划(Floorplan)，可以通过手动或自动化程序来完成。R.H.J.M.Otten在标题为Automatic Floorplan Design(Proceedings of 19th ACM/IEEE DesignAutomation Conference，1982，261-267)的文章和D.F.Wong与C.L Liu在标题为A New Algorithm for FloorPlan Designs(Proceedings of 23rd ACM/IEEEDesign Automation Conference，1986，101-107)的文章中指出，Floorplan可以分为两种类型：可切割(Slicing)(如图1所示)与不可切割(Non-Slicing)(如图2所示)。Slicing的floorplan是指其可以仅仅通过重复地在水平或者垂直方向上切割来获得，晶圆上的布局规划较常采用这种方式。在处理slicing floorplan平面图结构(如图3所示)时可用可切割树(Slicing Tree)(如图4所示)和波兰表达式(Polish Expression)(如图5所示)来表示模块间的位置关系。调整芯片间的位置关系等同于调整可切割树Slicing Tree或波兰表达式PolishExpression的结构。

自动化的版图规划常采用模拟退火迭代算法。由于模拟退火算法本身的局限性，即使进行版图规划的芯片，部分大小完全一致或者近似，模拟退火算法的优化过程往往不能够将它们自动排列到邻近位置以达到使掩模板总体面积最小化的目的，使得一个晶圆上无法切割划分出更多个掩模板。

同时由于后期芯片测试过程的需要，某些指定芯片需要被放置在掩模板上的特定位置，该特定位置主要指相对位置和有位置上下限的绝对位置。因此，传统的芯片自动布局规划技术并不支持此项功能，从而更无法达到使芯片排布组合而成的掩模板面积最小化的目的；而如果采用人工手动布局的方式，不但难以使芯片组合出符合位置约束限制的布局，且更难以达到在芯片受位置约束限制的条件下尽可能最小化掩模板面积的要求。

发明内容

本发明提供了一种支持芯片位置受约束限制的多项目晶圆切割方法，在根据测试需要对指定芯片位置实现各类限制的情况下，使芯片排布组合而成的掩模板面积达到最小化，使得一个晶圆上可以切割划分出更多个掩模板，大大降低相应的成本。

一种支持芯片位置受约束限制的多项目晶圆切割方法，包括：

(1)获取芯片的个数、面积以及位置摆放的信息；

位置摆放信息包括根据实际生产测试要求对某些芯片在掩模板上进行特定位置摆放的信息以及将某些形状大小相同或相似的芯片放置在相邻位置的信息，其中两个芯片任意一条边长度相等，则认为两者形状大小相似。

(2)根据步骤(1)中芯片的位置摆放信息，将形状大小相同或相似需要被放置在相邻位置的芯片归属于同一个子版图分组，将形状大小相同或相似需要被放置在相邻位置的芯片与子版图分组或者子版图分组与子版图分组归属于一个父版图分组，并构建对应的层次化版图分组信息；

层次化版图分组是指：指定分组的时候可以类似a.b的方式指定芯片的版图分组名，父分组名a和子分组名b之间使用点号间隔。如两个大小相同或相似需要被放置在相邻位置的芯片组成子分组b，那么这两个芯片的版图分组名为b，若子分组b又与其他的芯片或子分组组成父分组a，那么这两个芯片的版图分组名为a.b。

(3)根据步骤(1)中芯片的位置摆放信息，获取需要被放置在特定位置的芯片或芯片版图分组在整个掩模板内部坐标系中的相对位置约束信息和绝对位置约束信息；

相对位置约束信息包含了1)掩模板上的任意位置；2)4个角落位置，包括左上角，右上角，左下角和右下角；3)4个靠边位置，包括上，下，左和右；4)1个中心位置。其中对于4个角落位置的定义以左上角为例，是指当芯片的左上角点相对于所有其他芯片的左上角点更接近于掩模板的左上顶点时，认为该芯片位于整个掩模板的左上角，其余3个角落位置的定义类似；而4个靠边位置的定义以上边为例，是指尽可能地使指定芯片位于整个掩模板的靠上位置，其余3个靠边位置的定义类似；中心位置则是指尽可能地使指定芯片位于整个掩模板的中央。

绝对位置约束信息是指：在定义了芯片的相对位置约束之后，以掩模板内部绝对坐标的形式定义上界限点和下界限点。定义了此约束限制的芯片在进行自动布局规划时，其所摆放的位置必须位于以定义的下界限点为左下角点，上界限点为右上角点所构成的长方形框内。

(4)根据步骤(2)中的分组信息构建层次化的区块(Block)信息；

每个芯片或者芯片版图分组都被看成为一个Block，属于某个版图分组的芯片或者子版图分组对应的Block都被看作是该版图分组对应Block的子Block，拥有子Block的Block被标记为区块组(BlockGroup)。

(5)根据步骤(3)中的约束信息计算出相对位置约束惩罚项P_Ri和绝对位置约束惩罚项P_Ai，根据步骤(1)中芯片的个数和面积信息定义出含有位置约束惩罚项的总目标方程，方程表达式如下：

$\mathrm{Area}={\mathrm{Area}}_B+\underset{i=1}{\overset{n}{\mathrm{\Σ}}}(E_{\mathrm{RAi}}*W_R*P_{\mathrm{Ri}}+W_A{P}_{\mathrm{Ai}})*\mathrm{sqrt}\left({\mathrm{Area}}_T\right)---\left(I\right)$

其中，Area_B为当前随机芯片布局规划所占用掩模板的面积；n为所有芯片和芯片版图分组的数目；Area_T为所有芯片的面积和，sqrt(Area_T)为所有芯片的面积和的平方根；W_R和W_A分别为P_Ri和P_Ai的权重系数，W_R＝2，W_A＝0.02；E_RAi为权重开关系数，当芯片或芯片版图分组不符合绝对位置约束时(P_Ai大于0时)，E_RAi＝0，否则E_RAi＝1；

设某芯片或芯片版图分组为C_i，C_i的左边界，右边界，下边界和上边界坐标值分别为left_i，right_i，bottom_i和top_i；当前布局规划的左边界，右边界，下边界和上边界坐标值分别LEFT，RIGHT，BOTTOM和TOP；

I式中P_Ri的值为：

1)C_i被放置在掩模板上任意位置时，P_Ri＝0；

2)C_i被放置在掩模板左上角位置时，P_Ri＝|left_i-LEFT|+|top_i-TOP|；

C_i被放置在掩模板右上角位置时，P_Ri＝|right_i-RIGHT|+|top_i-TOP|；

C_i被放置在掩模板左下角位置时，P_Ri＝|left_i-LEFT|+|bottom_i-BOTTOM|；

C_i被放置在掩模板右下角位置时，P_Ri＝|right_i-RIGHT|+|bottom_i-BOTTOM|；

3)C_i被放置在掩模板上边位置时，P_Ri＝|top_i-TOP|；

C_i被放置在掩模板下边位置时，P_Ri＝|bottom_i-BOTTOM|；

C_i被放置在掩模板左边位置时，P_Ri＝|left_i-LEFT|；

C_i被放置在掩模板右边位置时，P_Ri＝|right_i-RIGHT|；

4)C_i被放置在掩模板上中心位置时，

P_Ri＝|(top_i+bottom_i)/2-(TOP+BOTTOM)/2|+|(right_i+left_i)/2-(RIGHT+LEFT)/2|；

设C_i下界限点坐标为(ULx_i，ULy_i)，上界限点坐标为(URx_i，URy_i)，当C_i设定了下界限点时E_li＝1，否则E_li＝0；当C_i设定了上界限点时E_ri＝1，否则E_ri＝0；函数G(x)，当x＞0时，G(x)＝x，当x＜＝0时，G(x)＝0。

I式中P_Ai的值为：

1)C_i被放置在掩模板上任意位置时，P_Ai＝0；

2)C_i被放置在掩模板左上角位置时，

P_Ai＝E_li*G(ULy_i-top_i)+E_li*G(ULx_i-left_i)+E_ri*G(top_i-Ury_i)+E_ri*G(left_i-Urx_i)；

C_i被放置在掩模板右上角位置时，

P_Ai＝E_li*G(ULy_i-top_i)+E_li*G(ULx_i-right_i)+E_ri*G(top_i-Ury_i)+E_ri*G(right_i-Urx_i)；

C_i被放置在掩模板左下角位置时，

P_Ai＝E_li*G(ULy_i-bottom_i)+E_li*G(ULx_i-left_i)+E_ri*G(bottom_i-Ury_i)+E_ri*G(left_i-Urx_i)；

C_i被放置在掩模板右下角位置时，

P_Ai＝E_li*G(ULy_i-bottom_i)+E_li*G(ULx_i-right_i)+E_ri*G(bottom_i-Ury_i)+E_ri*G(right_i-Urx_i)；

3)C_i被放置在掩模板上边位置时，

P_Ai＝E_li*G(ULy_i-top_i)+E_ri*G(top_i-Ury_i)；

C_i被放置在掩模板下边位置时，

P_Ai＝E_li*G(ULy_i-bottom_i)+E_ri*G(bottom_i-Ury_i)；

C_i被放置在掩模板左边位置时，

P_Ai＝E_li*G(ULy_i-left_i)+E_ri*G(left_i-Ury_i)；

C_i被放置在掩模板右边位置时，

P_Ai＝E_li*G(ULy_i-right_i)+E_ri*G(right_i-Ury_i)；

4)C_i被放置在掩模板上中心位置时，

P_Ai＝E_li*G(ULy_i-bottom_i)/2+E_li*G(ULx_i-left_i)/2+E_ri*G(top_i-Ury_i)/2+E_ri*G(right_i-Urx_i)/2。

(6)根据步骤(1)的信息随机获取单个掩模板的初始布局规划，使用步骤(5)中定义的总目标方程作为模拟退火算法的目标方程，根据步骤(4)的区块信息调整区块位置，并利用模拟退火算法对布局规划进行优化求解；

调整区块位置的过程中，同属于一个BlockGroup的子Block位置移动只限在组内部相互进行，整个BlockGroup再作为一个整体与同组同级的BlockGroup进行布局规划。

(7)根据步骤(6)优化求解的结果得到最优布局规划，再按照最优的布局规划去切割晶圆。

本发明的一种支持芯片位置受约束限制的多项目晶圆切割方法，通过将大小相同或相似需要被放置在相邻位置的芯片归属于同一个版图分组，保证了同个版图分组内的芯片或子版图分组在最终的布局规划中始终处于相邻的位置，有效地减少了模拟退火算法的迭代次数与时间，且大大缩小了掩模板的面积，使得一个晶圆上可以切割划分出更多个掩模板，大大降低相应的成本。

同时，本发明还考虑到了实际生产测试要求，并根据要求对芯片在掩模板上进行了相对和绝对位置的约束，通过重新调整定义布局规划方法中模拟退火算法总目标方程的方式，有效地实现了芯片在特定位置约束限制下布局规划的自动化。

附图说明

图1是典型可切割的布局规划示意图。

图2是典型不可切割的布局规划示意图。

图3是一种可切割的布局规划图。

图4是图3布局规划图的切割树示意图。

图5是图4切割树的波兰表达式示意图。

图6是本发明多项目晶圆切割方法的流程图。

图7是表1分组信息的区块信息示意图。

图8是本发明方法中模拟退火迭代过程示意图。

图9是芯片未经位置约束限制的布局规划结果示意图。

图10是芯片在位置约束限制下的布局规划结果示意图。

具体实施方式

为了更为具体地描述本发明，下面结合附图及具体实施方式对本发明的多项目晶圆切割方法进行详细说明。

如图6所示，一种支持芯片位置受约束限制的多项目晶圆切割方法的流程如下：

(1)获取芯片的个数、面积以及位置摆放的信息；

位置摆放信息包括根据实际生产测试要求对某些芯片在掩模板上进行特定位置摆放的信息以及将某些形状大小相同或相似的芯片放置在相邻位置的信息，其中两个芯片任意一条边长度相等，则认为两者形状大小相似。

(2)根据步骤(1)中芯片的位置摆放信息，将形状大小相同或相似需要被放置在相邻位置的芯片归属于同一个子版图分组，将形状大小相同或相似需要被放置在相邻位置的芯片与子版图分组或者子版图分组与子版图分组归属于一个父版图分组，并构建对应的层次化版图分组信息；

层次化版图分组是指：指定分组的时候可以类似a.b的方式指定芯片的版图分组名，父分组名a和子分组名b之间使用点号间隔。如两个大小相同或相似需要被放置在相邻位置的芯片组成子分组b，那么这两个芯片的版图分组名为b，若子分组b又与其他的芯片或子分组组成父分组a，那么这两个芯片的版图分组名为a.b。例如当芯片AMI9和AMI10的分组名为a.b，芯片AMI11和AMI12的分组名为a.c，AMI9和AMI10组成子分组b，AMI9和AMI10将会被放置在相邻位置，同理AMI11和AMI12会被放置在相邻位置。而AMI9和AMI10形成的子分组b与AMI11和AMI12形成的子分组c，由于它们同属于父分组a，子分组b和子分组c也会被放置在掩模板上的相邻位置。

层次化版图分组示例如表1所示：

表1

芯片名	分组名
		AMI9	a.b
AMI10	a.b
		AMI11	a.c
AMI12	a.c

(3)根据步骤(1)中芯片的位置摆放信息，获取需要被放置在特定位置的芯片或芯片版图分组在整个掩模板内部坐标系中的相对位置约束信息和绝对位置约束信息；

相对位置约束信息包含了1)掩模板上的任意位置；2)4个角落位置，包括左上角，右上角，左下角和右下角；3)4个靠边位置，包括上边，下边，左边和右边；4)1个中心位置。其中对于4个角落位置的定义以左上角为例，是指当芯片(如图10中的芯片AMI17)的左上角点相对于所有其他芯片的左上角点更接近于掩模板的左上顶点时，认为该芯片位于整个掩模板的左上角，其余3个角落位置的定义类似；而4个靠边位置的定义以上边为例，是指尽可能地使指定芯片(如图10中的芯片AMI18)位于整个掩模板的靠上位置，其余3个靠边位置的定义类似；中心位置则是指尽可能地使指定芯片(如图10中的芯片AMI0)位于整个掩模板的中央。

绝对位置约束信息是指：在定义了芯片的相对位置约束之后，以掩模板内部绝对坐标的形式定义上界限点和下界限点。定义了此约束限制的芯片在进行自动布局规划时，其所摆放的位置必须位于以定义的下界限点为左下角点，上界限点为右上角点所构成的长方形框内。

(4)根据步骤(2)中的分组信息构建层次化的Block信息；

每个芯片或者芯片版图分组都被看成为一个Block，属于某个版图分组的芯片或者子版图分组对应的Block都被看作是该版图分组对应Block的子Block，拥有子Block的Block被标记为BlockGroup，图7是根据表1的分组信息构建出的层次化区块信息示意图。

(5)根据步骤(3)中的约束信息计算出相对位置约束惩罚项P_Ri和绝对位置约束惩罚项P_Ai，根据步骤(1)中芯片的个数和面积信息定义出含有位置约束惩罚项的总目标方程，方程表达式如下：

$\mathrm{Area}={\mathrm{Area}}_B+\underset{i=1}{\overset{n}{\mathrm{\Σ}}}(E_{\mathrm{RAi}}*W_R*P_{\mathrm{Ri}}+W_A{P}_{\mathrm{Ai}})*\mathrm{sqrt}\left({\mathrm{Area}}_T\right)---\left(I\right)$

其中，Area_B为当前随机芯片布局规划所占用掩模板的面积；n为所有芯片和芯片版图分组的数目；Area_T为所有芯片的面积和，sqrt(Area_T)为所有芯片的面积和的平方根；W_R和W_A分别为P_Ri和P_Ai的权重系数，W_R＝2，W_A＝0.02；E_RAi为权重开关系数，当芯片或芯片版图分组不符合绝对位置约束时(P_Ai大于0时)，E_RAi＝0，否则E_RAi＝1；

设某芯片或芯片版图分组为C_i，C_i的左边界，右边界，下边界和上边界坐标值分别为left_i，right_i，bottom_i和top_i；当前布局规划的左边界，右边界，下边界和上边界坐标值分别LEFT，RIGHT，BOTTOM和TOP；

I式中P_Ri的值为：

1)C_i被放置在掩模板上任意位置时，P_Ri＝0；

2)C_i被放置在掩模板左上角位置时，P_Ri＝|left_i-LEFT|+|top_i-TOP|；

C_i被放置在掩模板右上角位置时，P_Ri＝|right_i-RIGHT|+|top_i-TOP|；

C_i被放置在掩模板左下角位置时，P_Ri＝|left_i-LEFT|+|bottom_i-BOTTOM|；

C_i被放置在掩模板右下角位置时，P_Ri＝|right_i-RIGHT|+|bottom_i-BOTTOM|；

3)C_i被放置在掩模板上边位置时，P_Ri＝|top_i-TOP|；

C_i被放置在掩模板下边位置时，P_Ri＝|bottom_i-BOTTOM|；

C_i被放置在掩模板左边位置时，P_Ri＝|left_i-LEFT|；

C_i被放置在掩模板右边位置时，P_Ri＝|right_i-RIGHT|；

4)C_i被放置在掩模板上中心位置时，

P_Ri＝|(top_i+bottom_i)/2-(TOP+BOTTOM)/2|+|(right_i+left_i)/2-(RIGHT+LEFT)/2|；

设C_i下界限点坐标为(ULx_i，ULy_i)，上界限点坐标为(URx_i，URy_i)，当C_i设定了下界限点时E_li＝1，否则E_li＝0；当C_i设定了上界限点时E_ri＝1，否则E_ri＝0；函数G(x)，当x＞0时，G(x)＝x，当x＜＝0时，G(x)＝0。

I式中P_Ai的值为：

1)C_i被放置在掩模板上任意位置时，P_Ai＝0；

2)C_i被放置在掩模板左上角位置时，

P_Ai＝E_li*G(ULy_i-top_i)+E_li*G(ULx_i-left_i)+E_ri*G(top_i-Ury_i)+E_ri*G(left_i-Urx_i)；

C_i被放置在掩模板右上角位置时，

P_Ai＝E_li*G(ULy_i-top_i)+E_li*G(ULx_i-right_i)+E_ri*G(top_i-Ury_i)+E_ri*G(right_i-Urx_i)；

C_i被放置在掩模板左下角位置时，

P_Ai＝E_li*G(ULy_i-bottom_i)+E_li*G(ULx_i-left_i)+E_ri*G(bottom_i-Ury_i)+E_ri*G(left_i-Urx_i)；

C_i被放置在掩模板右下角位置时，

P_Ai＝E_li*G(ULy_i-bottom_i)+E_li*G(ULx_i-right_i)+E_ri*G(bottom_i-Ury_i)+E_ri*G(right_i-Urx_i)；

3)C_i被放置在掩模板上边位置时，

P_Ai＝E_li*G(ULy_i-top_i)+E_ri*G(top_i-Ury_i)；

C_i被放置在掩模板下边位置时，

P_Ai＝E_li*G(ULy_i-bottom_i)+E_ri*G(bottom_i-Ury_i)；

C_i被放置在掩模板左边位置时，

P_Ai＝E_li*G(ULy_i-left_i)+E_ri*G(left_i-Ury_i)；

C_i被放置在掩模板右边位置时，

P_Ai＝E_li*G(ULy_i-right_i)+E_ri*G(right_i-Ury_i)；

4)C_i被放置在掩模板上中心位置时，

P_Ai＝E_li*G(ULy_i-bottom_i)/2+E_li*G(ULx_i-left_i)/2+E_ri*G(top_i-Ury_i)/2+E_ri*G(right_i-Urx_i)/2。

(6)根据步骤(1)的信息随机获取单个掩模板的初始布局规划，使用步骤(5)中定义的总目标方程作为模拟退火算法的目标方程，根据步骤(4)的区块信息调整区块位置，并利用模拟退火算法对布局规划进行优化求解；

如图8所示，模拟退火迭代过程的详细流程如下：

首先，根据步骤(1)中的信息随机获取单个掩模板的初始布局规划，根据步骤(5)中定义的方程表达式I求得总目标函数值X；

然后，根据步骤(4)的区块信息调整区块位置关系(同属于一个BlockGroup的子Block位置移动只限在组内部相互进行，整个BlockGroup再作为一个整体与同组同级的BlockGroup进行布局规划)，得到调整后的当前布局规划，并根据方程表达式I求得总目标函数值X+1；

接下来，判断总目标函数值X+1是否小于总目标函数值X。

如果总目标函数值X+1小于总目标函数值X，判断总目标函数值X+1是否对应最优解(最优布局规划)，如果是，取对应解为当前解，并设为最优布局规划；如果不是，替换总目标函数值X对应的解并设为当前解(设为当前布局规划)。总之，若总目标函数值X+1小于总目标函数值X时，都将采纳总目标函数值X+1对应的解(设为当前布局规划)。

如果总目标函数值X+1大于或等于总目标函数值X，判断是否采纳总目标函数值X+1对应的解，如果采纳，则替换总目标函数值X对应的解并设为当前解；如果不采纳，则保留总目标函数值X对应的解。

设area_c为新方案的总目标函数值X+1，area_p代指前次方案的总目标函数值X，使Δarea＝area_c-area_p，同时取当前模拟退火的温度为T₀，将模拟退火的初始温度定义为温度系数与进行布局规划的所有芯片面积总和的乘积(温度系数是一个经验常数，常取0.8)，则以e^(-Δarea/T0)的概率采纳总目标函数值X+1对应的解。

最后，判断是否结束模拟退火过程。如果结束，取出最优解，并转换为符合约束限制的布局规划；否则，继续调整布局规划，重复上述的求解过程，直到得到符合约束限制的最优布局规划。同时在每次迭代中温度T₀以decay ratio(decay ratio是一个经验常数，常取0.9)的比率递减，当温度T₀小于设定的最低温度T₁时(常取初始温度的万分之一)，模拟退火的过程中止，取出此过程中最优的解。

(7)根据步骤(6)优化求解的结果得到最优布局规划，再按照最优的布局规划去切割晶圆。

如图9所示，为未定义版图分组信息以及芯片相对和绝对位置约束信息，直接进行布局规划之后得到的布局规划方案。

如图10所示，为采用表1的分组信息定义芯片AMI9、AMI10、AMI11和AMI12的版图分组，并定义了AMI17的相对摆放位置为TopLeft；AMI18的相对摆放位置为TOP；AMI0的相对摆放位置为Center，绝对摆放位置上下界限为(5000，5000)和(5000，5000)，通过模拟退火迭代过程，并最终得到的布局规划方案。

由图9可见，在未定义版图分组信息以及芯片位置约束信息情况下的布局规划结果具有较大的随机性。而从图10可以发现，AMI9、AMI10、AMI11和AMI12这几个大小近似的芯片完全按照定义的版图分组信息进行了预先排列，AMI9和AMI10位置相邻，AMI11和AMI12位置相邻，并且它们分别组成的版图分组b和c也位置相邻，另外AMI17、AMI18与AMI0的摆放位置也符合了预定的位置约束限制。

Claims (2)

1.一种支持芯片位置受约束限制的多项目晶圆切割方法，包括：

（1）获取芯片的个数、面积以及位置摆放的信息；

（2）根据步骤（1）中芯片的位置摆放信息，将形状大小相同或相似需要被放置在相邻位置的芯片归属于同一个子版图分组，将形状大小相同或相似需要被放置在相邻位置的芯片与子版图分组或者子版图分组与子版图分组归属于一个父版图分组，并构建对应的层次化版图分组信息；

其中两个芯片任意一条边长度相等,则认为两者形状大小相似；

（3）根据步骤（1）中芯片的位置摆放信息，获取需要被放置在特定位置的芯片或芯片版图分组在整个掩模板内部坐标系中的相对位置约束信息和绝对位置约束信息；

（4）根据步骤（2）中的分组信息构建层次化的区块信息，每个芯片或者芯片版图分组都被看成为一个区块，属于某个版图分组的芯片或者子版图分组对应的区块都被看作是该版图分组对应区块的子区块，拥有子区块的区块被标记为区块组；

（5）根据步骤（3）中的约束信息计算出相对位置约束惩罚项P_Ri和绝对位置约束惩罚项P_Ai：

设某芯片或芯片版图分组为C_i，C_i的左边界，右边界，下边界和上边界坐标值分别为left_i，right_i，bottom_i和top_i；当前布局规划的左边界，右边界，下边界和上边界坐标值分别LEFT，RIGHT，BOTTOM和TOP；

所述的P_Ri的值为：

1）C_i被放置在掩模板上任意位置时，P_Ri=0；

2）C_i被放置在掩模板左上角位置时，P_Ri=|left_i-LEFT|+|top_i-TOP|；

C_i被放置在掩模板右上角位置时，P_Ri=|right_i-RIGHT|+|top_i-TOP|；

C_i被放置在掩模板左下角位置时，P_Ri=|left_i-LEFT|+|bottom_i-BOTTOM|；

C_i被放置在掩模板右下角位置时，P_Ri=|right_i-RIGHT|+|bottom_i-BOTTOM|；

3）C_i被放置在掩模板上边位置时，P_Ri=|top_i-TOP|；

C_i被放置在掩模板下边位置时，P_Ri=|bottom_i-BOTTOM|；

C_i被放置在掩模板左边位置时，PR_i=|left_i-LEFT|；

C_i被放置在掩模板右边位置时，P_Ri=|right_i-RIGHT|；

4）C_i被放置在掩模板上中心位置时，

P_Ri=|(top_i+bottom_i)/2-(TOP+BOTTOM)/2|+|(right_i+left_i)/2-（RIGHT+LEFT）/2|；

设C_i下界限点坐标为（ULx_i，ULy_i），上界限点坐标为（URx_i，URy_i），当C_i设定了下界限点时E_li=1，否则E_li=0；当C_i设定了上界限点时E_ri=1，否则E_ri=0；设函数G（x），当x>0时，G（x）=x，当x<=0时，G（x）=0；

所述的P_Ai的值为：

1）C_i被放置在掩模板上任意位置时，P_Ai=0；

2）C_i被放置在掩模板左上角位置时，

P_Ai=E_li*G(ULy_i-top_i)+E_li*G(ULx_i-left_i)+E_ri*G(top_i-URy_i)+E_ri*G(left_i-URx_i)；

C_i被放置在掩模板右上角位置时，

P_Ai=E_li*G(ULy_i-top_i)+E_li*G(ULx_i-right_i)+E_ri*G(top_i-URy_i)+E_ri*G(right_i-URx_i)；

C_i被放置在掩模板左下角位置时，

P_Ai=E_li*G（ULy_i-bottom_i）+E_li*G（ULx_i-left_i）+E_ri*G（bottom_i-URy_i）+E_ri*G（left_i-URx_i）；

C_i被放置在掩模板右下角位置时，

P_Ai=E_li*G（ULy_i-bottom_i）+E_li*G（ULx_i-right_i）+E_ri*G（bottom_i-URy_i）+E_ri*G（right_i-URx_i）；

3）C_i被放置在掩模板上边位置时，

P_Ai=E_li*G（ULy_i-top_i）+E_ri*G（top_i-URy_i）;

C_i被放置在掩模板下边位置时，

P_Ai=E_li*G（ULy_i-bottom_i）+E_ri*G（bottom_i-URy_i）;

C_i被放置在掩模板左边位置时，

P_Ai=E_li*G（ULy_i-left_i）+E_ri*G（left_i-URy_i）;

C_i被放置在掩模板右边位置时，

P_Ai=E_li*G（ULy_i-right_i）+E_ri*G（right_i-URy_i）;

4）C_i被放置在掩模板上中心位置时，

P_Ai=E_li*G（ULy_i-bottom_i）/2+E_li*G（ULx_i-left_i）/2+E_ri*G（top_i-URy_i）/2+E_ri*G（right_i-URx_i）/2；

根据步骤（1）中芯片的个数和面积信息定义出含有位置约束惩罚项的总目标方程，方程表达式如下：

$\mathrm{Area}={\mathrm{Area}}_B+\underset{i=1}{\overset{n}{\mathrm{\&Sigma;}}}(E_{\mathrm{RAi}}*W_R*P_{\mathrm{Ri}}+W_A{P}_{\mathrm{Ai}})*\mathrm{sqrt}\left({\mathrm{Area}}_T\right)$

其中，Area_B为当前随机芯片布局规划所占用掩模板的面积；n为所有芯片和芯片版图分组的数目；Area_T为所有芯片的面积和，sqrt(Area_T)为所有芯片的面积和的平方根；W_R和W_A分别为P_Ri和P_Ai的权重系数，W_R＝2，W_A=0.02；E_RAi为权重开关系数，当芯片或芯片版图分组不符合绝对位置约束时，E_RAi=0，否则E_RAi=1；

（6）根据步骤（1）的信息随机获取单个掩模板的初始布局规划，使用步骤（5）中定义的总目标方程作为模拟退火算法的目标方程，根据步骤（4）的区块信息调整区块位置，并利用模拟退火算法对布局规划进行优化求解；

（7）根据步骤（6）优化求解的结果得到最优布局规划，再按照最优的布局规划去切割晶圆。

2.根据权利要求1所述的支持芯片位置受约束限制的多项目晶圆切割方法，其特征在于：所述的步骤（6）中调整区块位置的过程，同属于一个区块组的子区块位置移动只限在组内部相互进行，整个区块组再作为一个整体与同组同级的区块组进行布局规划。

Images