CN103164567A - 一种根据流片数据拟合晶圆参数的方法 - Google Patents
一种根据流片数据拟合晶圆参数的方法 Download PDFInfo
- Publication number
- CN103164567A CN103164567A CN2012105124783A CN201210512478A CN103164567A CN 103164567 A CN103164567 A CN 103164567A CN 2012105124783 A CN2012105124783 A CN 2012105124783A CN 201210512478 A CN201210512478 A CN 201210512478A CN 103164567 A CN103164567 A CN 103164567A
- Authority
- CN
- China
- Prior art keywords
- wafer
- chip
- chips
- fitting
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及集成电路芯片辅助设计领域。集成电路芯片的成本主要取决于一片晶圆上能放置多少芯片。由于晶圆的加工参数对设计公司是未知的,导致芯片设计公司在项目前期不能准确的预估芯片成本。本发明提出了一种根据以往流片数据拟合晶圆参数的方法。过程中,通过精确计算芯片个数减少了拟合结果的误差;通过对晶圆参数采用折半搜索的方法来加速拟合进程。本方法已经通过软件程序的方式实现。有了晶圆参数,就可以在芯片设计初期较准确的计算出一片晶圆上能容纳多少芯片,从而估算出项目最终的成本和市场收益。
Description
技术领域
本发明涉及集成电路芯片辅助设计领域。
背景技术
集成电路芯片设计的最终步骤是流片,即将矩形的芯片(Die)刻蚀到圆形的晶圆(Wafer)上。在相同制造工艺下,晶圆的尺寸、芯片的尺寸、以及芯片放置在晶圆中的位置,决定了一片晶圆上能容纳芯片的个数。同时,晶圆的参数,包括边界的大小、划片槽的大小、和对准边的高度,也会影响最终芯片的产量。
例如,8英寸的晶圆,设边界宽5mm,划片槽宽0.08mm,底部对准边高10mm,则对于10x10mm的芯片,一片晶圆上最多可以放置248个芯片。当边界宽为6mm时,芯片的个数降为241个。单独改变划片槽宽为0.06mm,芯片个数变为249个。单独改变对准边高为13mm,芯片个数变为244个。
由于流片是根据晶圆的产量来收费的,所以同一晶圆上芯片的个数,就决定了芯片的成本。对于产量成百万,上千万,乃至上亿的芯片(例如身份证卡),即使每个晶圆上多放几个芯片,对成本和收益也将带来巨大的影响。
一般情况下,同一工艺下晶圆的参数对芯片设计公司来说是保密的,只有晶圆的尺寸是已知的,这给芯片设计公司在项目初期预期芯片最终的成本收益带来了很大的挑战。目前一般的做法是根据经验来猜测,误差往往超过10%。
本发明提出一种根据以往流片数据来自动拟合晶圆参数的方法。有了晶圆参数,就可以在芯片设计初期较准确的计算出一片晶圆上能容纳多少芯片,从而估算出项目最终的成本和收益。本方法已经通过软件程序的方式实现。经实践检验,用本方法拟合的芯片个数与实际量产的芯片个数误差在10%以内。
发明内容
本发明要解决的技术问题是提供一种根据流片数据自动拟合晶圆参数的方法,一方面要使拟合结果较精确,保证和实际流片数据误差在10%以内,另一方面要使拟合过程运行较快,避免因扫描多个参数带来的搜索空间的平方级增长。
芯片在晶圆上以矩阵的方式排列(参见附图1)。每行每列间留有划片槽(Scribe Line),y用于以后芯片的切割。晶圆的外圈留有一定的边界距离(Clearance Border),不进行芯片刻蚀。每个晶圆还留有一个对齐边(Flat/Notch),用于制造过程中的对准操作。8英寸以上的晶圆,对齐边的高度一般小于边界的宽度,即芯片可布区域是一个正圆。由于晶圆呈圆形,芯片呈矩形,所以在晶圆的四周会有一些区域不能放置下一个完整的芯片。浪费区域的大小和芯片的排放位置相关。同一芯片,总有一种放置能使芯片的个数达到最大。
本发明的技术方案(参见附图3)是:首先读入用户提供的晶圆尺寸和一组该晶圆上流片的实际数据,每组数据包括芯片尺寸和最终晶圆上的流片个数,之后对边界和划片槽两个参数进行扫描,对每组边界和划片槽值,计算每一芯片能放置的最大芯片个数及其与实际流片个数的最大相对误差,最终取误差值中最小值时的边界值和划片槽值做为晶圆的最佳拟合参数。
其中有两个关键技术点:一是使用迭代方式精确计算芯片个数。一般计算晶圆芯片个数的方法是使用经验公式:
芯片个数=(晶圆面积/芯片面积)-(晶圆周长/芯片对角线长度)
这种估算方法的误差较大。例如,8英寸晶圆,芯片尺寸1mmx1mm,估算结果为30972,而实际准确结果为31034;8英寸晶圆,芯片尺寸2mmx2mm,估算结果为7631,而实际准确结果为7664。
本发明使用迭代的方法遍历芯片所有的放置位置,精确找出最大芯片放置个数。考虑到芯片是以矩阵的方式排列,只要确定一个基准放置位置(以芯片的左下角为准),其它芯片的位置也就定了。另外考虑到晶圆的对称性,基准位置只要选择在晶圆原点(0,0)到半个芯片尺寸(芯片宽度/2,芯片高度/2)的矩形范围内即可(参见附图2)。
实现中取迭代步长为(芯片尺寸/100),结果可以达到稳定的收敛值。
第二个关键技术是对其中一个参数使用折半查找来减少计算量。一般情况下,晶圆边界值的范围是从2mm到10mm,划片槽的范围是从0到0.1mm。对两者进行步进迭代的计算效率比较低。本发明对中一个参数(实现中使用边界参数)使用折半查找,即每次使用中间值计算芯片个数,若误差为正则使用高半区间继续搜索,若误差为负则使用低半区间继续搜索。这种方法每次将搜索空间减半,经实验,可将原来一天的计算量减少到十几分钟。
按本发明拟合出晶圆参数后,就可用该参数计算下一项目中的芯片个数,从而在芯片设计初期较准确的估算项目成本和市场收益。该过程已由软件程序实现。
附图说明
图1:晶圆参数示意图
图2:芯片放置位置的范围
图3:由流片数据拟合晶圆参数的主过程
图4:计算晶圆上放置芯片个数的子过程
具体实施方式:
根据流片数据拟合晶圆参数的主过程(参见附图3):
第一步:读入晶圆尺寸,读入流片数据。其中流片数据由文本文件定义,每行一组数据,包括芯片尺寸和实际流片后一片晶圆上的芯片数。例如:
0.607x0.689 65535
1.52x1.65 11312
0.759x0.88985 40967
第二步:从0到0.1迭代划片槽值,步长是0.001。在每一划片槽值下对边界值进行折半查找,初始范围从2到10。
第三步:对每一组划片槽值和边界值,遍历所有流片数据,计算每一芯片在晶圆上的最大放置个数(参见计算晶圆上放置芯片个数的子过程)及其与实际流片数的相对误差。取最大值作为每次迭代的误差值。
第四步:取所有最大误差中的最小值做为最佳拟合误差,其时的片槽值和边界值作为最佳拟合晶圆参数拟合值。
第五步:输出结果。
计算晶圆上放置芯片个数的子过程(参见附图4):
第一步:读入晶圆尺寸,设置初始基准位置为(0,0)。
第二步:同时迭代X/Y坐标值,范围在0到芯片尺寸的一半,步长为芯片尺寸的1/100。
第三步:对迭代的每一基准坐标,计算芯片个数。
第五步:返回芯片个数最大值。
上述步骤已由计算机软件程序实现自动化拟合过程。
Claims (1)
1.一种根据流片数据拟合晶圆参数的方法,基本含义是:根据用户提供的晶圆尺寸和一组该晶圆上流片的实际数据(每组数据包括芯片尺寸和最终晶圆上的流片个数),在参数范围内对边界和划片槽两个参数进行扫描,对每组边界和划片槽值,计算每一芯片能放置的最大芯片个数及其与实际流片个数的最大相对误差,最终取最大误差值中最小值作为最佳拟合值,其对应的边界值和划片槽值即为晶圆的最佳拟合参数。
本方法的两个关键技术特征是:
1.使用迭代方式精确计算一片晶圆上最多容纳的芯片个数;
2.对边界参数使用折半查找来减少计算量。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012105124783A CN103164567A (zh) | 2012-12-04 | 2012-12-04 | 一种根据流片数据拟合晶圆参数的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012105124783A CN103164567A (zh) | 2012-12-04 | 2012-12-04 | 一种根据流片数据拟合晶圆参数的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103164567A true CN103164567A (zh) | 2013-06-19 |
Family
ID=48587650
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012105124783A Pending CN103164567A (zh) | 2012-12-04 | 2012-12-04 | 一种根据流片数据拟合晶圆参数的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103164567A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023226423A1 (zh) * | 2022-05-24 | 2023-11-30 | 苏州元脑智能科技有限公司 | 一种芯片辅助设计方法、装置、设备及非易失性存储介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1212453A (zh) * | 1997-09-25 | 1999-03-31 | 西门子公司 | 使半导体圆片的芯片成品率达到最大的方法 |
EP0854430A3 (en) * | 1997-01-08 | 1999-08-04 | Texas Instruments Incorporated | A method for optimizing integrated circuit fabrication |
CN101315647A (zh) * | 2008-06-04 | 2008-12-03 | 北大方正集团有限公司 | 优化硅片中芯片布局的方法和装置 |
CN102130050A (zh) * | 2011-01-05 | 2011-07-20 | 杭州广立微电子有限公司 | 一种支持芯片位置受约束限制的多项目晶圆切割方法 |
-
2012
- 2012-12-04 CN CN2012105124783A patent/CN103164567A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0854430A3 (en) * | 1997-01-08 | 1999-08-04 | Texas Instruments Incorporated | A method for optimizing integrated circuit fabrication |
CN1212453A (zh) * | 1997-09-25 | 1999-03-31 | 西门子公司 | 使半导体圆片的芯片成品率达到最大的方法 |
CN101315647A (zh) * | 2008-06-04 | 2008-12-03 | 北大方正集团有限公司 | 优化硅片中芯片布局的方法和装置 |
CN102130050A (zh) * | 2011-01-05 | 2011-07-20 | 杭州广立微电子有限公司 | 一种支持芯片位置受约束限制的多项目晶圆切割方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023226423A1 (zh) * | 2022-05-24 | 2023-11-30 | 苏州元脑智能科技有限公司 | 一种芯片辅助设计方法、装置、设备及非易失性存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105474377B (zh) | 代表性目标子集的选择及使用 | |
CN103943523A (zh) | 半导体生产过程中的抽样量测方法 | |
CN104933214B (zh) | 集成电路设计方法和装置 | |
US20070089077A1 (en) | System and method for integrated circuit timing analysis | |
CN101621016B (zh) | 在制造集成电路中用于缺陷检测的方法和系统 | |
CN101581930B (zh) | 实现自动虚拟量测的创新方法 | |
CN102109772B (zh) | 光刻工艺中自动批量建立层间误差测量程式的方法 | |
CN103591912B (zh) | 一种环形零件异型特征位置度的测量方法 | |
CN103164567A (zh) | 一种根据流片数据拟合晶圆参数的方法 | |
CN101739470B (zh) | Mos晶体管多尺寸器件的工艺偏差模型的建立方法 | |
CN114300377A (zh) | 无图形晶圆的良率损失获取系统及获取方法 | |
CN105740540A (zh) | 掩膜版设计中版图的特征图形的查找方法 | |
CN102749815B (zh) | 套刻精度的检测方法 | |
CN102410822A (zh) | 厚度量测装置及其方法 | |
CN102955363B (zh) | 光学临近效应修正在线监控的方法 | |
US7386821B2 (en) | Primitive cell method for front end physical design | |
CN102789133A (zh) | 一种显影后检查方法 | |
CN107527843B (zh) | 基于计算机辅助设计的晶圆激光标识工艺实现方法及系统 | |
CN106021703A (zh) | 版图设计中的权重线宽的提取方法 | |
CN104009020B (zh) | 晶圆及其可接受测试方法 | |
CN205049697U (zh) | Led芯片光电参数差异的测量工具 | |
CN103887198A (zh) | 对没有重复分界的存储区域进行扫描的方法 | |
CN103886156B (zh) | 一种pcb设计中器件位号错位的检查方法 | |
CN116306446B (zh) | 一种半导体器件失配模型量测数据处理方法及装置 | |
CN104319244B (zh) | 一种芯片失效中心点的定位方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130619 |