CN101833406A - 触控面板侦测电路 - Google Patents

Abstract

本发明涉及一种触控面板侦测电路，包括一侦测装置、一数字信号处理单元、一电容侦测模拟电路和一电容侦测数字电路，所述侦测装置及电容侦测数字电路均与电容侦测模拟电路连接，所述电容侦测数字电路与数字信号处理单元连接。本发明的优点在于：解决现有技术中触控面板侦测电路欲提高其侦测感应电容的分辨率时需加大其面板的面积或体积的问题。

Description

触控面板侦测电路

【技术领域】

本发明涉及一种侦测电路，尤其涉及一种触控面板侦测电路。

【背景技术】

一般触控面板是以使用者触碰面板上不同位置时的电容值变化来判定使用者是否碰触了面板上不同位置而触发指令。图1是一般触控面板侦测电路的示意图，请参阅图1，触控面板侦测电路100包含一侦测装置110、一电容侦测电路120、一模/数转换器130、及一数字信号处理单元140。侦测装置110包含一感应电容Csense，当使用者以按压等方式触碰触控面板而触发对应的指令时，感应电容Csense的电容值会变大。此时，侦测装置110会将感应电容Csense变大的电容值传递至电容侦测电路120并转换为一对应的模拟电压，再由模拟至数字转换器130将该模拟电压转换为一对应的数字信号，最后由数字信号处理单元140将该数字信号进行数字运算处理以判别使用者所触发的指令。电容侦测电路120内包含有一等效电容Cin，其中等效电容Cin与感应电容Csense实质上为并联关系；当安装有图1所示的触控面板侦测电路100的触控面板的面积越大时，等效电容Cin的电容值也会增加，并使得使用者触发触控面板所引发感应电容Csense的电容值变化会因为等效电容Cin的影响而变的非常不明显，从而提高了大面积触控面板在侦测时使用者所触发指令的复杂度。

请再参阅图2与图3。图2是图1所示的电容侦测电路120的示意图，而图3是图2所示的电容侦测电路120中部分节点的电位示意图。如图2所示，电容侦测电路120包含晶体管T1、晶体管T2、晶体管T3、晶体管T4、比较器OPref、比较器OPCOM、一等效电容Cin、及一D正反器DFF，其中晶体管T1与T2形成一电流镜，且两者之宽长比(W/L)假设为K1∶1，其中K1为一正整数。流经晶体管T1的电流IT1的大小正比于感应电容Csense。在电容侦测电路120中，将电流IT1拿来对等效电容Cin充电，则位于晶体管T2漏极的电压Vramp的电位会由零逐渐上升；电压Vramp的电位上升至电压VH的电位之前的电压上升时间会以累计频率数量的方式被计数(如图3所示，以模拟转数字计数的方式)，最后并由数字信号处理单元处理该计数而得到以数字方式表示的感应电容Csense的电容值，亦即图1中所示的输出信号OUTPUT；其中电流IT1强度与感应电容Csense的电容值成正比。由于电流镜的放大作用，电流IT1强度为流经晶体管T2的电流IT2强度的K1倍，并可得到下列公式：

$\mathrm{IT}2=\frac{1}{K1}\mathrm{IT}1=K^{\′}\mathrm{Csense}---\left(1\right)$

IT2·t_up＝C_in·V_H    (2)

$t_{\mathrm{up}}=\frac{C_{\mathrm{in}}\·V_H}{\mathrm{IT}2}=\frac{C_{\mathrm{in}}\·V_H}{K^{\′}\mathrm{Csense}}K\frac{C_{\mathrm{in}}}{C_{\mathrm{sense}}}---\left(3\right)$

其中t_up为电压Vramp的电位由零逐渐上升至VH所花费的时间，K与K’为参数。公式(1)代表电流IT1、IT2与感应电容Csense的电容值之间是具有等比关系，公式(2)代表以电流IT2对电容Cin充电时间t_up后储存的总电荷等于等效电容Cin的电容值乘以VH(实质上为电压VH与接地端VSS之间的电压差，且接地端VSS的电位假设为零)。公式(3)是由公式(1)、(2)所推导的，且观察公式(3)可知，等效电容Cin的电容值与充电时间t_up之间成正比，换言之，等效电容Cin的电容值可根据充电时间t_up来得到。除此以外，当等效电容Cin的电容值越大时，充电时间t_up也会较长，并可借此特性在将充电时间t_up转为数字信号OUTPUT时得到较高的分辨率。然而，由于实际操作触控面板时，电容值较大的等效电容Cin也会需要触控面板较大的面积或体积，因此直接使用大面积的触控面板来产生高电容值的等效电容Cin，在实际操作上并不是个实际的作法。

【发明内容】

本发明所要解决的技术问题在于提供一种触控面板侦测电路，以解决现有技术中为提高侦测感应电容的分辨率需加大触控面板的面积或体积的问题。

本发明是通过以下两个技术方案解决上述技术问题的：

技术方案一

一种触控面板侦测电路，包括一侦测装置、一数字信号处理单元、一电容侦测模拟电路和一电容侦测数字电路，所述侦测装置及电容侦测数字电路均与电容侦测模拟电路连接，所述电容侦测数字电路与数字信号处理单元连接，其中：

所述电容侦测模拟电路包括一第一电流镜、一第二电流镜、一开关模块和一等效电容，所述第一电流镜包括：一第一晶体管，所述第一晶体管的源极耦接于一直流电源，且该第一晶体管的漏极耦接于该第一晶体管的栅极与一触控面板所包含的一感应电容；及一第二晶体管，所述第二晶体管的栅极耦接于第一晶体管的栅极，且该第二晶体管的源系耦接于第一晶体管的源极；所述第二电流镜包括：一第三晶体管，所述第三晶体管的漏极耦接于第二晶体管的漏极，且该第三晶体管的栅极系耦接于该直流电源；一第四晶体管，所述第四晶体管的栅极耦接于第三晶体管的栅极，且该第四晶体管的漏极耦接于第三晶体管的漏极，所述第四晶体管的宽长比是第三晶体管的宽长比的整数倍；及一运算放大器，所述运算放大器的输入端耦接于第三晶体管的源极，且该运算放大器的输出端耦接于第四晶体管的源极；所述开关模块耦接于第四晶体管的漏极；所述等效电容的第一端耦接于第三晶体管的源极，且该等效电容的第二端耦接于一接地端。

进一步，所述电容侦测模拟电路还包括：一第一开关晶体管，所述第一开关晶体管的漏极耦接于第一晶体管的漏极；一第一比较器，所述第一比较器的正输入端耦接于一参考电压，该第一比较器的负输入端耦接于第一开关晶体管的源极，且该第一比较器的输出端耦接于第一开关晶体管的栅极；一第二开关晶体管，所述第二开关晶体管的漏极耦接于第一开关晶体管的源极，该第二开关晶体管的栅极耦接于一第一频率信号，且该第二开关晶体管的源极耦接于该感应电容的第一端；及一第三开关晶体管，所述第三开关晶体管的栅极耦接于一第二频率信号，所述第二频率信号与该第一频率信号的相位是彼此相反的，所述第三开关晶体管的漏极耦接于第二开关晶体管的源极，且该第三开关晶体管的源极耦接于感应电容的第二端与该接地端。

进一步，所述开关模块系包括：一第二比较器，所述第二比较器的一正输入端耦接于第四晶体管的漏极，且该第二比较器的一负输入端耦接于一第一参考电位；一第三比较器，所述第三比较器的一正输入端耦接于一第二参考电位，且该第三比较器的一负输入端耦接于第二比较器的该正输入端；及一D正反器，所述D正反器的设定端耦接于第二比较器的一输出端，且该D正反器的重置端耦接于第三比较器的一输出端；所述电容侦测模拟电路还包括：一第四开关晶体管，所述第四开关晶体管的栅极耦接于D正反器的一正输出端，且该第四开关晶体管的源极耦接于该接地端；及一电阻，所述电阻的第一端耦接于第四晶体管的漏极，且该电阻的第二端耦接于第四开关晶体管的漏极。

进一步，所述电容侦测数字电路系包括一控制电路和一脉冲宽度至数字转换模块，所述控制电路包括一第一计数器、一第二计数器和一时序控制单元，所述第一计数器与第二计数器连接，且所述第一计数器与第二计数器均与时序控制单元连接；所述脉冲宽度至数字转换模块包括：一第一及逻辑闸，所述第一及逻辑闸的一第一输入端耦接于时序控制单元，且该第一及逻辑闸的一第二输入端耦接于一输出信号；一累加单元，所述累加单元的一第一输入端耦接于第一及逻辑闸的输出端，且该累加单元的一第二输入端耦接于该频率信号；及一第二及逻辑闸，所述第二及逻辑闸的一第一输入端耦接于累加单元的一第一输出端，且该第二及逻辑闸的一第二输入端耦接于时序控制单元。

技术方案二

一种触控面板侦测电路，包括一侦测装置、一数字信号处理单元、还包括一电容侦测模拟电路和一电容侦测数字电路，所述侦测装置及电容侦测数字电路均与电容侦测模拟电路连接，所述电容侦测数字电路与数字信号处理单元连接，其中：

所述电容侦测模拟电路包括一第一电流镜、一第二电流镜、一第三电流镜、一用于产生第一输出信号的第一开关模块、一用于产生第二输出信号的第二开关模块、一第一等效电容、一第二等效电容和一校准单元，所述第一电流镜包括：一第一晶体管，所述第一晶体管的源极耦接于一直流电源，且该第一晶体管的漏极耦接于第一晶体管的栅极与一触控面板所包含的一感应电容；一第二晶体管，所述第二晶体管的栅极耦接于第一晶体管的栅极，且该第二晶体管的源极耦接于第一晶体管的源极；及一第三晶体管，所述第三晶体管的栅极耦接于第一晶体管的栅极，且该第三晶体管的源极耦接于第一晶体管的源极；所述第二电流镜包括：一第四晶体管，所述第四晶体管的漏极耦接于第二晶体管的漏极，且该第四晶体管的栅极耦接于该直流电源；一晶体管组，所述晶体管组包含复数个并联的晶体管，所述复数个晶体管的漏极均耦接于第四晶体管的漏极；及一第一运算放大器，所述第一运算放大器的输入端耦接于第四晶体管的源极，且该运算放大器的输出端耦接于该复数个晶体管的源极；所述第三电流镜包括：一第五晶体管，所述第五晶体管的漏极耦接于第三晶体管的漏极，且该第五晶体管的栅极耦接于该直流电源；一第六晶体管，所述第六晶体管的漏极耦接于第五晶体管的漏极，且该第六晶体管的栅极耦接于第五晶体管的栅极；及一第二运算放大器，所述第二运算放大器的输入端耦接于第五晶体管的源极，且该第二运算放大器的输出端耦接于第六晶体管的源极；所述第一开关模块耦接于第五晶体管的漏极；所述第二开关模块耦接于第四晶体管的漏极；所述第一等效电容的一第一端耦接于第五晶体管的源极，且该等效电容的一第二端耦接于一接地端；所述第二等效电容的一第一端耦接于第四晶体管的源极，且该等效电容饿一第二端耦接于该接地端；及一校准单元，所述校准单元耦接于复数个晶体管的栅极；所述晶体管组与第四晶体管之间的宽长比比率高于第六晶体管与第五晶体管之间的宽长比比率。

进一步，所述电容侦测模拟电路还包括：一第一开关晶体管，所述第一开关晶体管的漏极耦接于第一晶体管的漏极；一第一比较器，所述第一比较器的一正输入端耦接于一参考电压，该第一比较器的一负输入端耦接于第一开关晶体管的源极，且该第一比较器的输出端耦接于第一开关晶体管的栅极；一第二开关晶体管，所述第二开关晶体管的漏极耦接于第一开关晶体管的源极，该第二开关晶体管的栅极耦接于一第一频率信号，且该第二开关晶体管的源极系耦接于该感应电容的一第一端；及一第三开关晶体管，所述第三开关晶体管的栅极耦接于一第二频率信号，所述第二频率信号与第一频率信号的相位是彼此相反的，所述第三开关晶体管的漏极耦接于第二开关晶体管的源极，且该第三开关晶体管的源极耦接于感应电容的一第二端与该接地端。

进一步，所述第一开关模块包括：一第二比较器，所述第二比较器的一正输入端耦接于第五晶体管的漏极，且该第二比较器的一负输入端耦接于一第一参考电位；一第三比较器，所述第三比较器的一正输入端耦接于一第二参考电位，且该第三比较器的一负输入端耦接于第二比较器的该正输入端；及一第一D正反器，所述第一D正反器的设定端耦接于第二比较器的一输出端，该第一D正反器的重置端耦接于第三比较器的一输出端，且该第一D正反器的一负输出端耦接于校准单元；所述第二开关模块包括：一第四比较器，所述第四比较器的一正输入端耦接于第四晶体管的漏极，且该第四比较器的一负输入端耦接于该第一参考电位；一第五比较器，所述第五比较器的一正输入端耦接于第二参考电位，且该第五比较器的一负输入端耦接于第四比较器的该正输入端；及一第二D正反器，所述第二D正反器的设定端耦接于第四比较器的一输出端，该第二D正反器的重置端耦接于第五比较器的一输出端，且该第二D正反器的一负输出端耦接于校准单元；所述电容侦测模拟电路还包括：一第四开关晶体管，所述第四开关晶体管的栅极耦接于第一D正反器的一正输出端，且该第四开关晶体管的源极耦接于该接地端；一第一电阻，所述第一电阻的一第一端耦接于第五晶体管的漏极，且该第一电阻的一第二端耦接于第四开关晶体管的漏极；一第五开关晶体管，所述第五开关晶体管的栅极耦接于第二D正反器的一正输出端，且该第五开关晶体管的源极耦接于该接地端；及一第二电阻，所述第二电阻的一第一端耦接于第四晶体管的漏极，且该第二电阻的一第二端耦接于第五开关晶体管的漏极。

进一步，所述电容侦测数字电路包括一控制电路和一脉冲宽度至数字转换模块，所述控制电路包括一第一计数器、一第二计数器和一时序控制单元，所述第一计数器与第二计数器连接，且所述第一计数器与第二计数器均与时序控制单元连接；所述脉冲宽度至数字转换模块包括：一第一及逻辑闸，所述第一及逻辑闸的一第一输入端耦接于时序控制单元，且该第一及逻辑闸的一第二输入端耦接于第三输出信号；一累加单元，所述累加单元的一第一输入端耦接于第一及逻辑闸的输出端，该累加单元的一第二输入端耦接于该第一频率信号，且该累加单元的一第一输出端连接于电容侦测模拟电路；及一第二及逻辑闸，所述第二及逻辑闸的一第一输入端耦接于累加单元的一第二输出端，且该第二及逻辑闸的一第二输入端耦接于时序控制单元。

本发明触控面板侦测电路的有益效果在于：提供了一种触控面板侦测电路，以解决现有技术中触控面板侦测电路欲提高其侦测感应电容的分辨率时需加大其面板的面积或体积的问题。在本发明中，主要通过加大通过感应电容的电流强度来等效形成放大了复数倍电容值的感应电容，以使后端以脉冲宽度调变信号侦测放大的感应电容值时可以得到较高的精确度，另外，本发明还使用了一种具有自我校正机制的电容侦测模拟电路，由对电容侦测模拟电路中的输出信号滤除其线性误差及直流误差，可以有效的提高电容放大倍率精确度，从而减缓因受到噪声影响使电容放大倍率出现误差的现象。

【附图说明】

图1是一般触控面板侦测电路的示意图。

图2是图1所示的电容侦测电路的示意图。

图3是图2所示的电容侦测电路中部分节点的电位示意图。

图4是本发明实施例之一的触控面板侦测电路的示意图。

图5是图4中所示的电容侦测模拟电路的详细示意图。

图6是图5中所示的节点INT与输出信号PWM的电位与波形示意图。

图7是本发明实施例之一所揭露具有自我校正功能的电容侦测模拟电路的示意图。

图8是图7中所示电容侦测模拟电路包含的晶体管组M4b的详细示意图。

图9是图4中所示电容侦测数字电路的详细示意图。

图10是图7中所示校准单元的详细示意图。

图11是图9中所示电容侦测数字电路的感应周期与处理周期的简略时序示意图。

【具体实施方式】

请参阅第4图，本发明触控面板侦测电路300包括侦测装置110、一电容侦测模拟电路310、一电容侦测数字电路320、及一数字信号处理单元330，侦测装置110及电容侦测数字电路320均与电容侦测模拟电路310连接，且电容侦测数字电路320与数字信号处理单元330连接。电容侦测模拟电路310主要将由侦测装置110侦测到的感应电容值转换为模拟形式的脉冲宽度调变信号PWM，再由电容侦测数字电路320将脉冲宽度调变信号PWM转换为数字方式表示的感应电容值NBC；由于感应电容值NBC并非是线性码，因此需要由数字信号处理单元330将感应电容值NBC转换为线性码的电容值，以判别使用者在触控面板上触发的位置及对应的指令等数据。

请参阅图5，电容侦测模拟电路310包括电流镜410、420、一开关模块480、比较器430、一电阻R1、开关晶体管T3、MP1、MP2、T4，并用来侦测侦测装置110中所包含的感应电容Csense的电容值。电流镜410包含晶体管M1、M2，其中晶体管M1、M2的宽长比比例系为(K1∶1)。电流镜420包含晶体管M3、M4、及一运算放大器470，其中晶体管M3、M4的宽长比比例为(1∶K2)。K1与K2皆为大于1的正整数。开关模块480包含比较器440、450及一D正反器DFF，用来根据图5所示的节点INT的电位产生一输出信号PWM，其中输出信号PWM即为电容侦测模拟电路310的输出信号。

比较器430的一正输入端耦接于一参考电压VREF，其一输出端耦接于晶体管T3的栅极，且其一负输入端耦接于晶体管T3的源极。晶体管MP1的漏极耦接于晶体管T3的源极，其栅极耦接于一第一频率信号CK，且其源极透过感应装置110耦接于感应电容Csense的一第一端。晶体管MP2的漏极耦接于晶体管MP1的源极，其栅极耦接于与第一频率信号CK在电位及相位上相反的一第二频率信号CKB，且其源极耦接于感应电容Csense的一第二端与一接地端VSS。晶体管MP1、MP2根据第一频率信号CK及第二频率信号CKB来控制是否侦测感应电容Csense的电容值，举例来说，当第一频率信号CK处于高电位(亦即第二频率信号CKB处于低电位)时，晶体管MP1会被开启且晶体管MP2会被关闭，使得当感应电容Csense的电容值因为使用者对触控面板的触发而产生变化时，亦会产生有流经感应电容Csense并对其电容值变化有所反应的电流；反之，当第一频率信号CK处于低电位时(亦即第二频率信号CKB处于高电位)，晶体管MP1会被关闭且晶体管MP2会被开启，使得即使感应电容Csense的电容值因使用者的触发而变化，但会因为没有电流流经感应电容Csense而无法侦测到其电容值的变化。

晶体管M1的漏极耦接于晶体管T3的漏极及晶体管M1本身之的栅极，且其源极耦接于一直流电源VDD。晶体管M2的源极耦接于晶体管M1的源极，其栅极耦接于晶体管M1的栅极，且其漏极耦接于电流镜420。晶体管M3的漏极耦接于晶体管M2的漏极，其栅极耦接于晶体管M4的栅极与直流电源VDD，且其源极耦接于等效电容Cin的一第一端与运算放大器470的输入端。等效电容Cin的一第二端系耦接于接地端VSS。等效电容Cin可透过制程在电容侦测模拟电路310内部形成。晶体管M4的漏极耦接于晶体管M3的漏极，且其源极耦接于运算放大器470的输出端。在电流镜410中，当侦测到感应电容Csense的电容值变化时，会产生流经晶体管M1及T3的一电流IM1。透过电流镜410的作用，一电流IM2系流经晶体管M2与M3，且电流IM2的强度为电流IM1的1/K1。而在电流镜420的运作下，晶体管M4上亦有一电流IM4流经，且电流IM4强度为电流IM2的K2倍。由于电流镜420的输入电流为电流IM2，且经过电流镜420运作后整体的电流强度增加了K2倍，因此等效来说，等效电容Cin的电容值亦增加了K2倍，亦即等效电容值变成了(1+K2)*Cin。如此一来，即使在制程中只能够做到实体电容值为Cin的等效电容，但实际上可由图5所示的电流镜420将等效电容Cin的等效电容值放大，而得到更大的电容；如此一来，在将充电时间t_up转为感应电容Cesnse的数值时可得到较高的分辨率，从而解决了现有技术中欲提高感应电容Csense时需要大面积或大体积触控面板的缺点。

比较器440的正输入端与比较器450的负输入端耦接于晶体管M3与M4的漏极，亦即图5所示的节点INT。比较器440的负输入端耦接于一高参考电位VH，且比较器440的输出端耦接于D正反器DFF的设定端(Set)。比较器450的正输入端耦接于一低参考电位VL，且比较器450的输出端耦接于D正反器的重置端(Reset)。晶体管T4的栅极耦接于D正反器的正输出端Q，且晶体管T4的源极耦接于接地端VSS。电阻R1的一第一端耦接于晶体管M3、M4的漏极，且其第二端耦接于晶体管T4的漏极。在电流镜420运作的过程中，由于电流镜420形成的等效电容，节点INT的电位也会持续的提升。当节点INT的电位提升至高于高参考电位VH的电位时，D正反器DFF的设定端会被致能，且位于D正反器DFF输出端的输出信号PWM会开始处于高电位。接着，晶体管T4会被开启而使得电阻R1上产生电流IR1，且电流IR1会拉低节点INT的电位；当节点INT的电位被拉低至低于低参考电位VL时，D正反器DFF的重置端会被致能，位于D正反器DFF之输出端的输出信号PWM会由高电位转为低电位，且晶体管T4会被关闭而停止拉低节点INT的电位；如此一来，节点INT会再次被充电而重复上述之过程。在上述过程中，节点INT的电位会约略被钳制在高参考电位VH与低参考电位VL之间，且因为D正反器DFF的特性，输出信号PWM为一脉冲宽度调变信号；其中输出信号PWM的工作周期(Duty Cycle)即代表节点INT的电位上升时间，因此可用于计算被放大之后的等效电容Cin的电容值，且由于K2值在触控面板的制程中即为已知，则当后端电容侦测数字电路320计算出放大后的等效电容Cin的等效电容值后，即可根据K2值还原等效电容Cin的准确数值。

请参阅图6，节点INT的电位在被充电的电位上升时间t_up对应于输出信号PWM的工作周期(亦即高电位)，而输出信号PWM在被放电的电位下降时间t_down内对应于输出信号PWM的低电位期间。虽然根据图5所示的电容侦测模拟电路310已可达成电容放大以提高侦测感应电容Csense分辨率的目的，然而观察图6可发现，节点INT的电位在被充电而上升或被放电而下降的途中都会产生部分的锯齿状噪声，虽然对感应电容Csense的侦测不会造成明显的影响，但仍有些可供改进的空间，因此本发明还根据如下的实施例揭露了一种具有自我校正功能的电容侦测模拟电路310。

请参阅图7，图7中所示电容侦测模拟电路310包含了部分图5所示电容侦测模拟电路310的组件，且该部份组件亦具有重复的连接关系，故重复的组件及组件连接关系不再于此赘述。如图7所示，具自我校正功能的电容侦测模拟电路310包含电流镜510、520、570、晶体管T3、MP1、MP2、T5、T6、开关模块540及550、D正反器DFF1及DFF2、电阻R2及R3、等效电容Cin1及Cin2、及一校准单元560；其中等效电容Cin1及Cin2的电容值皆等于等效电容Cin的电容值。电流镜510除了包含图5所示电流镜410的所有组件以外，另包含一晶体管M2a，其中晶体管M1、M2、M2a的宽长比比例为K1∶1∶1，使得各自流经晶体管M2与M2a的电流IM2、IM2a的强度皆为流经晶体管M1的电流IM1的1/K1。晶体管M2a的栅极耦接于晶体管M1与M2的栅极，晶体管M2a的源极耦接于晶体管M1与M2的源极，且晶体管M2a的漏极耦接于电流镜570。电流镜570包含晶体管M6与M7、及一运算放大器580，其中晶体管M6与M7的宽长比比例为1∶K3。晶体管M6的漏极耦接于晶体管M2a的漏极，以接收流经晶体管M2a的一电流IM2a；晶体管M6的栅极耦接于直流电源VDD与晶体管M7的栅极，且晶体管M6的源极耦接于一等效电容Cin1的一第一端。晶体管M7的漏极耦接于晶体管M6的漏极，且晶体管M7的源极耦接于运算放大器470输出端。等效电容Cin1的一第二端耦接于接地端VSS。电流镜520包含晶体管M3、一晶体管组M4b、及运算放大器470。晶体管M3的源极耦接于等效电容Cin2的一第一端，且等效电容Cin2的一第二端耦接于接地端VSS。晶体管M3与晶体管组M4b之间的耦接方式稍后会于图8中另外介绍。

开关模块540包含比较器542及544，且开关模块550包含比较器552及554。比较器542、544、D正反器DFF1、电阻R2、晶体管T5之间的连接关系与图5中所示比较器440、450、D正反器DFF、电阻R1、晶体管T4之间的连接关系相同，且比较器552、554、D正反器DFF2、电阻R3、晶体管T6之间的连接关系亦与图5中所示比较器440、450、D正反器DFF、电阻R1、晶体管T45之间的连系相同，故此处不再就重复部分赘述。在图7所示的实施例中，脉冲宽度调变信号系由D正反器的负输出端

取得，而非图5所示由D正反器的正输出端Q取得，亦即D正反器DFF1的输出信号PWM1与D正反器DFF2的输出信号PWM2。输出信号PWM1对应于图7所示节点INT1的电位下降时间，且输出信号PWM2对应于图7所示节点INT2的电位下降时间。

电流镜570与电流镜520各自接收了强度相等的电流IM2与IM2a，并以不同的比例产生对应的放大电流；举例来说，电流镜570系由晶体管M6与M7之间的宽长比比例产生了流经晶体管M7的电流IM7，且电流镜520由晶体管M3与晶体管组M4b之间的宽长比比例产生了流经晶体管组M4b的电流IM4，如此一来，电流IM7与IM4的电流强度比系为K3∶K2；换言之，等效电容Cin1的电容值被放大了K3倍，且等效电容Cin2之电容值被放大了K2倍，使得等效电容Cin1被放大的电容值与等效电容Cin2的电容值之间的比亦为K3∶K2；在本发明之一较佳实施例中，K3与K2之值皆为2的次方，且K3系小于K2。图7所示电容侦测模拟电路310主要以电流镜570使用的电容放大倍率K3来当作校正电流镜520使用的电容放大倍率K2的基准放大倍率，以提高电容放大倍率K2之准确度；在本发明之一较佳实施例中，K3之值可为2²、2³等较小倍率的基准放大倍率，而K2之值系为2^s*K3，其中S之值系可为大于1的正整数。为了实现图7所示的电容侦测模拟电路310中自我校正的目的，在以电容放大倍率K3为基准来校正电容放大倍率K2的时候，需要动态的改变K2的值以完成等效电容Cin2所测得的电容值的校正。为了可动态的校正K2的值，晶体管组M4b以可动态改变宽长比的方式实施，且改变宽长比的比率系由校准单元560来控制。

请参阅图8，晶体管组M4b包含复数个并联的晶体管MS0、MS1、MS2、MS3、…、MS7、MS8、MS9等，且晶体管组M4b中每一并联的晶体管的漏极耦接于晶体管M3的漏极，每一并联晶体管的源极耦接于运算放大器470的输出端，且每一并联晶体管的栅极各自耦接于信号S0、S1、S2、S3、…、S7、S8、S9，其中信号S0、S1、S2、S3、…、S7、S8、S9由校准单元560所控制，且信号S0、S1、S2、S3、…、S7、S8、S9在处于高电位时的电位等于直流电源VDD的电位，而处于低电位时的电位等于接地端VSS的电位。再者，在本发明之一实施例中，如图8所示，晶体管M3与复数个并联的晶体管MS0、MS 1、MS2、MS3、…、MS7、MS8、MS9的宽长比系可为1∶2⁰∶2¹∶2²∶2³∶2⁴∶2⁵∶2⁶∶2⁷∶2⁸∶2⁹。由控制信号S0、S1、S2、S3、…、S7、S8、S9的电位变化，可以挑选复数个并联的晶体管MS0、MS1、MS2、MS3、…、MS7、MS8、MS9中特定的晶体管来开启或关闭，以控制电流镜520所能够放大电容值的倍率与电流IM4的强度。根据上述假设与图8中所图示的电流镜520，电容放大倍率K2可表示如下：

$K2=1+S0\·2^0+S1\·2^1+S2\·2^2+...+S8\·2^8+S9\·2^9=1+\underset{i=0}{\overset{9}{\mathrm{\Σ}}}{2}^i\·\mathrm{Si}---\left(4\right)$

由公式(4)，电流镜520可动态的改变电容放大倍率K2的值以完成校正。请注意，图8所示的晶体管组M4b包含的并联晶体管个数与对应的信号S0、…、S9的数量仅为本发明之一实施例所使用，将图8所示的晶体管组M4b中包含的并联晶体管个数与对应信号的数目加以改变所形成的其它实施例，仍应视为本发明的范畴。

结合图7与图8，图7所示电容侦测模拟电路310的自我校正及运作方式可描述如下：电流镜570将电流IM2a的电流强度放大了K3倍后产生了电流IM7并对节点INT1充电，而电流镜520将与电流IM2a强度相同的电流IM2放大了K2倍后产生了电流IM4并对节点INT2充电；由于节点INT2所对应之放大电容为节点INT1对应之放大电容的(K2/K3)倍，因此节点INT2由低参考电位VL至高参考电位VH的电位上升时间亦会是节点INT1由低参考电位VL至高参考电位VH的电位上升时间之(K2/K3)倍；那么图7所示电容侦测模拟电路310以D正反器DFF1、DFF2的负输入端来抽取输出信号PWM1、PWM2的情况之下，由D正反器DFF1的负输出端所产生的输出信号PWM2的工作周期长度应为由D正反器DFF2的负输出端所产生的输出信号PWM1的(K2/K3)倍。请注意，在电流镜570中对K3进行适当取值可使电流镜570对节点INT1的电位没有误差或带有一可忽略的误差，例如以上述2²、2³等较小倍率的基准放大倍率来取K3的值。校准单元560耦接于D正反器DFF1与DFF2的负输出端以接收输出信号PWM1与PWM2，并耦接于电流镜520以提供如图8所示的信号S0、S1、…、S9。当校准单元560比对过输出信号PWM1与PWM2之间的工作周期比率后，会产生输出信号PWM以表示目前感应电容Csense值，并根据该工作周期比率来产生一校准信号Cal并传输给电流镜520，其中校准信号Cal即包含如图8所示的信号S0、S1、S2…S9的值，以控制晶体管组M4b中被开启与关闭的晶体管数目，并进而据此校准电流镜520的电容放大倍率K2，以持续校正电容放大倍率K2并提高输出信号PWM表示感应电容Csense值的分辨率。

校准单元560主要由消去电容放大倍率K2中所带的线性误差来达成上述提高侦测感应电容Csense的电容值时的分辨率。校准单元560的运作需与电容侦测数字电路320合并进行，故此处先行揭示数字电路320与校准单元560的详细示意图。请参阅图9，为图4所示电容侦测数字电路320的详细示意图；并请参阅图10，为图7所示校准单元560的详细示意图。如图9所示，电容侦测数字电路320包含一控制电路610与一脉冲宽度至数字转换模块620。控制电路610包含计数器612及614、及一时序控制单元616。脉冲宽度至数字转换模块620包含一累加单元622与及逻辑闸(AND Gate)624与626。电容侦测数字电路320主要以一侦测周期来读取由电容侦测模拟电路310产生的输出信号PWM，并于一处理周期内将计算所得到的一电容放大倍率调整参数KA回授给电容侦测模拟电路310，使得电容侦测模拟电路310可据以校正电容放大倍率K2。

在该侦测周期中，计数器612用来对该侦测周期进行计数直到该侦测周期结束；此时时序控制单元616会发出一侦测起始信号SP来通知电容侦测模拟电路310传输输出信号PWM与第一频率信号CK至电容侦测数字电路320，并发出侦测起始信号SP至及逻辑闸624，使得输出信号PWM可通过及逻辑闸624到达累加单元622，使得累加单元622可在该侦测周期内根据输出信号PWM与第一频率信号CK来累计输出信号PWM的工作周期，以将输出信号PWM的工作周期转为一周期累加信号PWMD。接着，当该侦测周期结束时，时序控制单元616会停止发出侦测起始信号SP，并改为发出一处理起始信号PP至及逻辑闸626与一校正起始信号Scal至电容侦测模拟电路310，以进入电容侦测数字电路320的该处理周期。在该处理周期内，周期累加信号PWMD会被停止累加并通过及逻辑闸626而到达数字信号处理单元330，且电容侦测模拟电路310会根据所收到之校正起始信号Scal开启电容放大倍率K2的校正程序。

请参阅图11，为图9所示电容侦测数字电路320的感应周期与处理周期的简略时序示意图。观察图11可知，在感应周期中，输出信号PWM的工作周期(亦即输出信号PWM中持续有高电位的一段时间)会以第一频率信号CK作为单位，并由累加单元622对输出信号PWM的工作周期中出现的频率数目进行累计，且所产生之周期累加信号PWMD的数值即为单一感应周期中所出现过之所有频率数目的总和。而在处理周期中，累加单元622对输出信号PWM所进行之频率数目累加会完全停止。

周期累加信号PWMD并非为一线性信号，因此无法直接据以判读感应电容Csense的数值；数字信号处理单元330在收到周期累加信号PWMD后，会将周期累加信号PWMD进行线性化处理来产生一线性化信号CsenseL，使得周期累加信号PWMD转为可判读数值的格式，并据以判读感应电容Csense的数值。

校准单元560对电容放大倍率K2进行的校正程序根据1图所揭露校准单元560包含的组件及图9所示电容侦测数字电路320进行解说。校准单元560所进行的校正以固定值的电容放大倍率K3及二个连续被侦测到的电容放大倍率K2来进行；换言之，在进行电容放大倍率前，需要先行在电容侦测模拟电路310中进行至少两次电容放大倍率K2的侦测；在此系假设电容放大倍率K2的第一次被侦测到的值为K2_1、第二次被侦测到的值为K2_2，K2_1与K2_2会在电容侦测数字电路320的处理周期中被暂存于累加单元622，并由累加单元622以电容放大倍率调整参数KA的形式回授给电容侦测模拟电路310中所包含之校准单元560。如图10所示，校准单元560包含缓存器710、720、730、740、750、745、760、770、一位右移单元765、位左移单元785与775、及加法器725、735、745。缓存器710、720、730各自用来暂存K3、K2_1、K2_2等数值。请注意，由于图5中所示电容侦测模拟电路310并未接收来自电位侦测数字电路320所发出的电容放大倍率调整参数KA，因此图5所示电容侦测模拟电路310在应用于图4所示触控面板侦测电路300时，传递电容放大倍率调整参数KA的路径并不存在，且图9所示累加单元622传递给电容侦测模拟电路310的电容放大倍率调整参数KA及时序控制单元616传递校正起始信号Scal给电容侦测模拟电路310的二路径亦不使用。

校准单元560校正电容放大倍率K2的运作方式可以下列公式表示：

K2_1＝2^m·(1+δ)·K3+Δ          (5)

K2_2＝2^m+1·(1+δ)·K3+Δ        (6)

Δ＝2·K2_1-K2_2                 (7)

K2_1-Δ＝2^m·(1+δ)·K3          (8)

$(1+\mathrm{\δ})\·K3=\frac{K2\_1-\mathrm{\Δ}}{2^m}---\left(9\right)$

$\mathrm{\δ}\·K3=\frac{K2\_1-\mathrm{\Δ}}{2^m}-K3---\left(10\right)$

K2_original＝2^m·δ·K3          (11)

K2_final＝2^m·K3＝K2_original-2^m·δ·K3-Δ(12)

上列公式中，是以δ表示电容放大倍率K2中的线性误差，并以Δ表示电容放大倍率K2中的直流误差，因此可得到电容放大倍率K2的二次测试值K2_1、K2_2，如公式(5)、(6)。由公式(5)、(6)可得到直流误差Δ，如公式(7)。由于电容放大倍率K2为K3的倍数，因此K2可以2^m·K3的方式表示。将公式(7)进行，如公式(8)、(9)、(10)等代数变换，再加上制程中对电容放大倍率K2的一预设线性误差K2_original如公式(11)的设定，可得到最后K2的校正值K2_final。观察公式(12)可知，K2_final系已滤除了电容放大倍率K2中的线性误差与直流误差，故可有效的提高电容放大倍率K2的分辨率。10图中所示校准单元560中所包含的各组件与各组件之间的连接关系即根据上述公式(5)至(12)所得。直流误差Δ被暂存于缓存器740。线性误差δ中受K3影响的部分δ·K3系暂存于缓存器750。预设线性误差K2_original暂存于缓存器770中，且其目的用来将最后得到的K2_final所包含的线性误差缩减至比预设线性误差K2_original还小的范围。最后得到的校正值K2_final暂存于缓存器760，且在校准单元560传输校准信号Cal至晶体管组M4b以控制M4b的宽长比时，会根据K2_final来产生对应的校准信号Cal，以使得由电流镜520所产生出来电容放大倍率K2的值可以确实的减少线性误差与直流误差，而更佳的减缓了图6所示产生出误差的现象。

综上，本发明揭露了一种触控面板侦测电路，以解决现有技术中触控面板侦测电路欲提高其侦测感应电容的分辨率时需加大其面板的面积或体积以实体加大内部电容的问题。在本发明中，主要通过加大通过感应电容的电流强度来等效形成放大了复数倍电容值的感应电容，以使后端以脉冲宽度调变信号侦测放大的感应电容值时可以得到较高的精确度。本发明还使用了一种具有自我校正机制的电容侦测模拟电路，藉由对电容侦测模拟电路中的输出信号滤除其线性误差及直流误差，可以有效的提高电容放大倍率精确度，从而减缓因受到噪声影响使电容放大倍率出现误差的现象。

以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明所涵盖的范围。

Claims (8)

1.一种触控面板侦测电路，包括一侦测装置和一数字信号处理单元，其特征在于：还包括一电容侦测模拟电路和一电容侦测数字电路，所述侦测装置及电容侦测数字电路均与电容侦测模拟电路连接，所述电容侦测数字电路与数字信号处理单元连接，其中：

所述电容侦测模拟电路包括一第一电流镜、一第二电流镜、一开关模块和一等效电容，

所述第一电流镜包括：

一第一晶体管，所述第一晶体管的源极耦接于一直流电源，且该第一晶体管的漏极耦接于该第一晶体管的栅极与一触控面板所包含的一感应电容；及

一第二晶体管，所述第二晶体管的栅极耦接于第一晶体管的栅极，且该第二晶体管的源极系耦接于第一晶体管的源极；

所述第二电流镜包括：

一第三晶体管，所述第三晶体管的漏极耦接于第二晶体管的漏极，且该第三晶体管的栅极系耦接于该直流电源；

一第四晶体管，所述第四晶体管的栅极耦接于第三晶体管的栅极，且该第四晶体管的漏极耦接于第三晶体管的漏极，所述第四晶体管的宽长比是第三晶体管的宽长比的整数倍；及

一运算放大器，所述运算放大器的输入端耦接于第三晶体管的源极，且该运算放大器的输出端耦接于第四晶体管的源极；

所述开关模块耦接于第四晶体管的漏极；

所述等效电容的第一端耦接于第三晶体管的源极，且该等效电容的第二端耦接于一接地端。

2.如权利要求1所述的触控面板侦测电路，其特征在于：所述电容侦测模拟电路还包括：

一第一开关晶体管，所述第一开关晶体管的漏极耦接于第一晶体管的漏极；

一第一比较器，所述第一比较器的正输入端耦接于一参考电压，该第一比较器的负输入端耦接于第一开关晶体管的源极，且该第一比较器的输出端耦接于第一开关晶体管的栅极；

一第二开关晶体管，所述第二开关晶体管的漏极耦接于第一开关晶体管的源极，该第二开关晶体管的栅极耦接于一第一频率信号，且该第二开关晶体管的源极耦接于该感应电容的第一端；及

一第三开关晶体管，所述第三开关晶体管的栅极耦接于一第二频率信号，所述第二频率信号与该第一频率信号的相位是彼此相反的，所述第三开关晶体管的漏极耦接于第二开关晶体管的源极，且该第三开关晶体管的源极耦接于感应电容的第二端与该接地端。

3.如权利要求1所述的触控面板侦测电路，其特征在于：

所述开关模块系包括：

一第二比较器，所述第二比较器的一正输入端耦接于第四晶体管的漏极，且该第二比较器的一负输入端耦接于一第一参考电位；

一第三比较器，所述第三比较器的一正输入端耦接于一第二参考电位，且该第三比较器的一负输入端耦接于第二比较器的该正输入端；及

一D正反器，所述D正反器的设定端耦接于第二比较器的一输出端，且该D正反器的重置端耦接于第三比较器的一输出端；

所述电容侦测模拟电路还包括：

一第四开关晶体管，所述第四开关晶体管的栅极耦接于D正反器的一正输出端，且该第四开关晶体管的源极耦接于该接地端；及

一电阻，所述电阻的第一端耦接于第四晶体管的漏极，且该电阻的第二端耦接于第四开关晶体管的漏极。

4.如权利要求1所述的触控面板侦测电路，其特征在于：所述电容侦测数字电路系包括一控制电路和一脉冲宽度至数字转换模块，

所述控制电路包括一第一计数器、一第二计数器和一时序控制单元，所述第一计数器与第二计数器连接，且所述第一计数器与第二计数器均与时序控制单元连接；

所述脉冲宽度至数字转换模块包括：

一第一及逻辑闸，所述第一及逻辑闸的一第一输入端耦接于时序控制单元，且该第一及逻辑闸的一第二输入端耦接于一输出信号；

一累加单元，所述累加单元的一第一输入端耦接于第一及逻辑闸的输出端，且该累加单元的一第二输入端耦接于该第一频率信号；及

一第二及逻辑闸，所述第二及逻辑闸的一第一输入端耦接于累加单元的一第一输出端，且该第二及逻辑闸的一第二输入端耦接于时序控制单元。

5.一种触控面板侦测电路，包括一侦测装置和一数字信号处理单元，其特征在于：还包括一电容侦测模拟电路和一电容侦测数字电路，所述侦测装置及电容侦测数字电路均与电容侦测模拟电路连接，所述电容侦测数字电路与数字信号处理单元连接，其中：

所述电容侦测模拟电路包括一第一电流镜、一第二电流镜、一第三电流镜、一用于产生第一输出信号的第一开关模块、一用于产生第二输出信号的第二开关模块、一第一等效电容、一第二等效电容和一校准单元，

所述第一电流镜包括：

一第一晶体管，所述第一晶体管的源极耦接于一直流电源，且该第一晶体管的漏极耦接于第一晶体管的栅极与一触控面板所包含的一感应电容；

一第二晶体管，所述第二晶体管的栅极耦接于第一晶体管的栅极，且该第二晶体管的源极耦接于第一晶体管的源极；及

一第三晶体管，所述第三晶体管的栅极耦接于第一晶体管的栅极，且该第三晶体管的源极耦接于第一晶体管的源极；

所述第二电流镜包括：

一第四晶体管，所述第四晶体管的漏极耦接于第二晶体管的漏极，且该第四晶体管的栅极耦接于该直流电源；

一晶体管组，所述晶体管组包含复数个并联的晶体管，所述复数个晶体管的漏极均耦接于第四晶体管的漏极；及

一第一运算放大器，所述第一运算放大器的输入端耦接于第四晶体管的源极，且该运算放大器的输出端耦接于该复数个晶体管的源极；

所述第三电流镜包括：

一第五晶体管，所述第五晶体管的漏极耦接于第三晶体管的漏极，且该第五晶体管的栅极耦接于该直流电源；

一第六晶体管，所述第六晶体管的漏极耦接于第五晶体管的漏极，且该第六晶体管的栅极耦接于第五晶体管的栅极；及

一第二运算放大器，所述第二运算放大器的输入端耦接于第五晶体管的源极，且该第二运算放大器的输出端耦接于第六晶体管的源极；

所述第一开关模块耦接于第五晶体管的漏极；

所述第二开关模块耦接于第四晶体管的漏极；

所述第一等效电容的一第一端耦接于第五晶体管的源极，且该等效电容的一第二端耦接于一接地端；

所述第二等效电容的一第一端耦接于第四晶体管的源极，且该等效电容饿一第二端耦接于该接地端；及

所述校准单元耦接于复数个晶体管的栅极；

所述晶体管组与第四晶体管之间的宽长比比率高于第六晶体管与第五晶体管之间的宽长比比率。

6.如权利要求5所述的触控面板侦测电路，其特征在于：所述电容侦测模拟电路还包括：

一第一开关晶体管，所述第一开关晶体管的漏极耦接于第一晶体管的漏极；

一第一比较器，所述第一比较器的一正输入端耦接于一参考电压，该第一比较器的一负输入端耦接于第一开关晶体管的源极，且该第一比较器的输出端耦接于第一开关晶体管的栅极；

一第二开关晶体管，所述第二开关晶体管的漏极耦接于第一开关晶体管的源极，该第二开关晶体管的栅极耦接于一第一频率信号，且该第二开关晶体管的源极系耦接于该感应电容的一第一端；及

一第三开关晶体管，所述第三开关晶体管的栅极耦接于一第二频率信号，所述第二频率信号与第一频率信号的相位是彼此相反的，所述第三开关晶体管的漏极耦接于第二开关晶体管的源极，且该第三开关晶体管的源极耦接于感应电容的一第二端与该接地端。

7.如权利要求5所述的触控面板侦测电路，其特征在于：

所述第一开关模块包括：

一第二比较器，所述第二比较器的一正输入端耦接于第五晶体管的漏极，且该第二比较器的一负输入端耦接于一第一参考电位；

一第三比较器，所述第三比较器的一正输入端耦接于一第二参考电位，且该第三比较器的一负输入端耦接于第二比较器的该正输入端；及

一第一D正反器，所述第一D正反器的设定端耦接于第二比较器的一输出端，该第一D正反器的重置端耦接于第三比较器的一输出端，且该第一D正反器的一负输出端耦接于校准单元；

所述第二开关模块包括：

一第四比较器，所述第四比较器的一正输入端耦接于第四晶体管的漏极，且该第四比较器的一负输入端耦接于该第一参考电位；

一第五比较器，所述第五比较器的一正输入端耦接于第二参考电位，且该第五比较器的一负输入端耦接于第四比较器的该正输入端；及

一第二D正反器，所述第二D正反器的设定端耦接于第四比较器的一输出端，该第二D正反器的重置端耦接于第五比较器的一输出端，且该第二D正反器的一负输出端耦接于校准单元；

所述电容侦测模拟电路还包括：

一第四开关晶体管，所述第四开关晶体管的栅极耦接于第一D正反器的一正输出端，且该第四开关晶体管的源极耦接于该接地端；

一第一电阻，所述第一电阻的一第一端耦接于第五晶体管的漏极，且该第一电阻的一第二端耦接于第四开关晶体管的漏极；

一第五开关晶体管，所述第五开关晶体管的栅极耦接于第二D正反器的一正输出端，且该第五开关晶体管的源极耦接于该接地端；及

一第二电阻，所述第二电阻的一第一端耦接于第四晶体管的漏极，且该第二电阻的一第二端耦接于第五开关晶体管的漏极。

8.如权利要求5所述的触控面板侦测电路，其特征在于：所述电容侦测数字电路包括一控制电路和一脉冲宽度至数字转换模块，

所述控制电路包括一第一计数器、一第二计数器和一时序控制单元，所述第一计数器与第二计数器连接，且所述第一计数器与第二计数器均与时序控制单元连接；

所述脉冲宽度至数字转换模块包括：

一第一及逻辑闸，所述第一及逻辑闸的一第一输入端耦接于时序控制单元，且该第一及逻辑闸的一第二输入端耦接于第三输出信号；

一累加单元，所述累加单元的一第一输入端耦接于第一及逻辑闸的输出端，该累加单元的一第二输入端耦接于该第一频率信号，且该累加单元的一第一输出端连接于电容侦测模拟电路；及

一第二及逻辑闸，所述第二及逻辑闸的一第一输入端耦接于累加单元的一第二输出端，且该第二及逻辑闸的一第二输入端耦接于时序控制单元。

Images