CN101819816A - 相变存储器 - Google Patents
相变存储器 Download PDFInfo
- Publication number
- CN101819816A CN101819816A CN200910006775A CN200910006775A CN101819816A CN 101819816 A CN101819816 A CN 101819816A CN 200910006775 A CN200910006775 A CN 200910006775A CN 200910006775 A CN200910006775 A CN 200910006775A CN 101819816 A CN101819816 A CN 101819816A
- Authority
- CN
- China
- Prior art keywords
- discharge
- current
- circuit
- phase transition
- mentioned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dram (AREA)
Abstract
一种相变存储器，其中包括：一相变存储单元、一电流调节晶体管、以及一控制电路。电流调节晶体管具有一第一端耦接一电压源、一第二端耦接该相变存储单元、以及一控制端接收控制电路所输出的一控制信号。控制电路将以该控制信号操作该电流调节晶体管于一线性区间。
Description
技术领域
本发明涉及一种相变存储器(Phase Change Memory，PCM)。
背景技术
相变物质(Phase Change Material)包括两种相态：一为晶相(crystalline)、另一为非晶相(amorphous)。新兴存储器一相变存储器(PCM)一使用相变物质作为存储单元(以下称相变存储单元)，以其晶相状态代表位值‘0’、非晶相状态代表位值‘1’。
相变存储单元的相态切换与流经其中的一作用电流有关。以下以表格比较转换相变存储单元至晶相或非晶相所需的作用电流：
其中，又以晶相转换的作用电流最难以设计。不适当的作用电流将使得相变存储单元不完全结晶，无法完整转化成晶相。
发明内容
本发明披露一种相变存储器，其中包括：一相变存储单元、一电流调节晶体管、以及一控制电路。电流调节晶体管具有一第一端耦接一电压源、一第二端耦接该相变存储单元、以及一控制端接收控制电路所输出的一控制信号。控制电路将以该控制信号操作该电流调节晶体管于一线性区间。
为使本发明的上述和其它特征能更明显易懂，下文特举出较佳实施例，并结合附图详细说明如下。
附图说明
图1A图解本发明相变存储器的一种实施方式；
图1B图解本发明相变存储器的另一种实施方式；
图2A图解本发明相变存储器的另一种实施方式；
图2B以波形图图解切换信号WE、控制信号Vc与作用电流Iw之间的关系；
图3A图解本发明相变存储器的另一种实施方式；以及
图3B以波形图图解切换信号WE、控制信号Vc与作用电流Iw之间的关系；
图4图解本发明相变存储器的另一种实施方式；以及
图5图解本发明相变存储器的另一种实施方式。
附图符号说明
100～相变存储器； 102～相变存储单元；
104～开关； 106～字线信号；
108～电流供应电路； 110～电流调节晶体管；
112～控制电路； 202充放电电路；
204～充电电流镜； 206～放电电流镜；
208～充放电切换开关； 302～充放电电路；
304、306～第一、第二数字模拟转换器；
308～偏压电路； C～电容；
D1，D2，D3，D4～第一组数字信号；
D1’，D2’，D3’，D4’～第二组数字信号；
Ic～充电电流； Id～放电电流；
Iref～参考电流； Irc～充电参考电流；
Ird～放电参考电流； Iw～作用电流；
t1、t2～时序； VC～控制信号；
VDD～电压源； Vin～偏压电平；
VN～第一特定电平； VP～第二特定电平；以及
WE～切换信号。
具体实施方式
图1A图解本发明相变存储器的一种实施方式。相变存储器100包括一相变存储单元102，其不同相态(如：晶相、非晶相)将用来存储不同数据。开关104可由此相变存储器的一字线信号(word line)106控制，于导通时允许一作用电流Iw流经相变存储单元102进行读写动作。作用电流Iw由一电流供应电路108以及一电流调节晶体管110决定。电流供应电路108可有多种型式。图1A所示的电流供应电路108乃根据一参考电流Iref动作。电流供应电路108耦接于一电压源VDD与电流调节晶体管110之间，用以提供电流路径自电压源VDD至电流调节晶体管110。图1A所示的实施方式以P型金属氧化物半导体晶体管(PMOS)实现电流调节晶体管110，其源极、漏极以与栅极分别为电流调节晶体管110的第一端、第二端以及控制端。如图所示，电流调节晶体管110(PMOS)的第一端(源极)经电流供应电路108耦接电压源VDD、第二端(漏极)耦接相变存储单元102、控制端(栅极)由一控制电路112所输出的控制信号Vc控制。控制电路112的设计将令电流调节晶体管110操作在线性区间(linear region)而非饱和区间(saturation region)。随着控制信号Vc渐进下降，作用电流Iw将渐进上升；随着控制信号Vc渐进上升，作用电流Iw将渐进下降。
以相变存储单元102的晶相转换为例，渐进上升的作用电流Iw令相变存储单元102易于转换至晶相，有效限制作用电流Iw的振幅；渐进下降的作用电流Iw令相变存储单元102得以完整结晶，成功转换至晶相。
图1B图解上述电流供应电路的另一种实施方式。与图1A的电流供应电路108相较，图1B的电流供应电路108还包括一晶体管120。电流供应电路不限定于图1A与图1B所示的结构，还可由其它可提供电流的电路实现。
图2A为本发明相变存储器的一种实施方式，其中控制电路112包括一电容C、以及一充放电电路202。电容C耦接电流调节晶体管110的上述控制端，以其中存储电平作为控制信号Vc使用。充放电电路202负责充放电该电容C，令控制信号Vc在一第一特定电平VN与电压源VDD间变动，使电流调节晶体管110操作在线性区间：随着控制信号Vc渐进下降，作用电流Iw将渐进上升；随着控制信号Vc渐进上升，作用电流Iw将渐进下降。在图2A所示的实施方式中，第一特定电平VN高于一地线电平(GND)。
此段详述图2A的充放电电路202，其中包括一充电电流镜204、一放电电流镜206以及一充放电切换开关208。充电电流镜204具有一电源端耦接电压源VDD、一参考电流端供一充电参考电流Irc流通、以及一负载端输出一充电电流Ic。放电电流镜206具有一电源端偏压于第一特定电平VN、一参考电流端接收一放电参考电流Ird、以及一负载端提供一放电电流Id。偏压电平Vin将设定充电参考电流Irc与放电参考电流Ird的值，进而设定充电电流Ic与放电电流Id。充放电切换开关208由一切换信号WE控制，以耦接电容C至充电电流镜204或放电电流镜206。
图2B以波形图图解切换信号WE、控制信号Vc与作用电流Iw之间的关系。时序t1，切换信号WE切换至高电平，充放电切换开关208耦接电容C至放电电流镜206，放电电流Id放电电容C，控制信号Vc下降。时序t2，切换信号WE切换至低电平，充放电切换开关208改耦接电容C至充电电流镜204，充电电流Ic充电电容C，控制信号Vc上升。由于充电电流镜204与放电电流镜206的电源端分别由电压源VDD与第一特定电平VN偏压，故控制信号Vc被限制在电压源VDD与第一特定电平VN之间，将令电流调节晶体管110操作在线性区间。根据PMOS特性，控制信号Vc下降则作用电流Iw上升；控制信号Vc上升则作用电流Iw下降；因此得图2B的作用电流Iw的渐进上升、渐进下降波形。
图3A图解本发明相变存储器的另一种实施方式。与图2A的充放电电路202相较，图3A的充放电电路302还包括一第一数字模拟转换器304、以及一第二数字模拟转换器306。第一与第二数字模拟转换器304与306由偏压电路308根据偏压电平Vin偏压。第一组数字信号(D1，D2，D3，D4)将决定第一数字模拟转换器304所输出的充电参考电流Irc的大小，进而影响充电电流Ic，可用于设定控制信号Vc的上升速度。第二组数字信号(D1’，D2’，D3’，D4’)将决定第二数字模拟转换器306所输出的放电参考电流Ird的大小，进而影响放电电流Id，可用于设定控制信号Vc的下降速度。
图3B以波形图图解切换信号WE、控制信号Vc与作用电流Iw之间的关系。参阅时序t1处，第二组数字信号(D1’，D2’，D3’，D4’)提供多种速度调降控制信号Vc，作用电流Iw因而可有多种上升速度。参阅时序t2处，第一组数字信号(D1，D2，D3，D4)提供多种速度调升控制信号Vc，作用电流Iw因而可有多种下降速度。
上述第一与第二数字模拟转换器304与306可不同时存在。某些相变存储器实施方式仅具有第一数字模拟转换器304，故作用电流Iw仅上升速度可调。某些相变存储器实施方式仅仅具有第二数字模拟转换器306，故作用电流Iw仅下降速度可调。
此外，作用电流Iw的不同上升、或下降速度可用来实现多位(multi-level)相变存储单元-即单一个相变存储单元对应多个存储位。
本发明还披露其它实施方式，其中以N型金属氧化物半导体(NMOS)晶体管取代PMOS晶体管实现上述电流调节晶体管110。
图4为本发明相变存储器的另一种实施方式，其中电流调节晶体管110包括一NMOS晶体管。图4所示的实施方式令充电电流镜204的电源端耦接一第二特定电平VP(低于电压源VDD电平)、且放电电路206的电源端接地，以操作电流调节晶体管110所使用的NMOS晶体管于线性区间。
图5为本发明相变存储器的另一种实施方式，其中电流调节晶体管110包括一NMOS晶体管。图5所示的实施方式令充电电流镜204的电源端耦接一第二特定电平VP(低于电压源VDD电平)、且放电电路206的电源端接地，以操作电流调节晶体管110所使用的NMOS晶体管于线性区间。
此外，本说明书还披露本发明的其它变形。参考本申请各图，控制电路112所使用的电容C非必要元件。在控制电路112不存在电容C的实施方式中，充放电电路(202或302)将对电流调节晶体管110的控制端的寄生电容进行充放电，藉以调整电流调节晶体管110的控制端电压，操作电流调节晶体管110于线性区间。
在电流调节晶体管110为P型金属氧化物半导体晶体管的实施方式中，充放电电路(202或302)将对该P型金属氧化物半导体晶体管的栅极寄生电容充放电。
在电流调节晶体管110为N型金属氧化物半导体晶体管的实施方式中，充放电电路(202或302)将对该N型金属氧化物半导体晶体管的栅极寄生电容充放电。
上述各实施例并非用来限定本发明的范围。本领域技术人员对本发明内容所作的更改或修饰，皆属本说明书所欲保护的范围。本发明的专利保护范围当以本发明的权利要求为准。
Claims (19)
1.一种相变存储器，包括：
一相变存储单元；
一电流调节晶体管，具有一第一端耦接一电压源、一第二端耦接该相变存储单元、以及一控制端接收一控制信号；以及
一控制电路，产生上述控制信号操作该电流调节晶体管于一线性区间。
2.如权利要求1所述的相变存储器，其中上述电流调节晶体管为一P型金属氧化物半导体晶体管，该电流调节晶体管的上述第一端、第二端以及控制端分别为该P型金属氧化物半导体晶体管的源极、漏极以与栅极。
3.如权利要求2所述的相变存储器，其中上述控制电路包括：
一电容，耦接该电流调节晶体管的上述控制端；以及
一充放电电路，用以充放电该电容，令该控制信号在一第一特定电平与该电压源的电平间变动，
其中，该第一特定电平高于一地线电平。
4.如权利要求3所述的相变存储器，其中该充放电电路包括：
一充电电流镜，具有一电源端耦接该电压源、一参考电流端供一充电参考电流流通、以及一负载端输出一充电电流；
一放电电流镜，具有一电源端偏压于上述第一特定电平、一参考电流端接收一放电参考电流、以及一负载端提供一放电电流；以及
一充放电切换开关，用以耦接该电容至该充电电流镜的上述负载端、或该放电电流镜的上述负载端。
5.如权利要求4所述的相变存储器，其中该充放电电路还包括：
一偏压电路；以及
一第一数字模拟转换器，由该偏压电路偏压，并且接收第一组数字信号据以输出该充电参考电流。
6.如权利要求4所述的相变存储器，其中该充放电电路还包括：
一偏压电路；以及
一第二数字模拟转换器，由该偏压电路偏压，并且接收第二组数字信号据以输出该放电参考电流。
7.如权利要求2所述的相变存储器，其中上述控制电路包括：
一充放电电路，用以充放电该P型金属氧化物半导体晶体管的上述栅极的寄生电容，令该控制信号在一第一特定电平与该电压源的电平间变动，
其中，该第一特定电平高于一地线电平。
8.如权利要求7所述的相变存储器，其中该充放电电路包括：
一充电电流镜，具有一电源端耦接该电压源、一参考电流端供一充电参考电流流通、以及一负载端输出一充电电流；
一放电电流镜，具有一电源端偏压于上述第一特定电平、一参考电流端接收一放电参考电流、以及一负载端提供一放电电流；以及
一充放电切换开关，用以耦接该P型金属氧化物半导体晶体管的上述栅极的寄生电容至该充电电流镜的上述负载端、或该放电电流镜的上述负载端。
9.如权利要求8所述的相变存储器，其中该充放电电路还包括：
一偏压电路；以及
一第一数字模拟转换器，由该偏压电路偏压，并且接收第一组数字信号据以输出该充电参考电流。
10.如权利要求8所述的相变存储器，其中该充放电电路还包括：
一偏压电路；以及
一第二数字模拟转换器，由该偏压电路偏压，并且接收第二组数字信号据以输出该放电参考电流。
11.如权利要求1所述的相变存储器，其中上述电流调节晶体管为一N型金属氧化物半导体晶体管，该电流调节晶体管的上述第一端、第二端以及控制端分别为该N型金属氧化物半导体晶体管的漏极、源极以与栅极。
12.如权利要求11所述的相变存储器，其中上述控制电路包括：
一电容，耦接该电流调节晶体管的上述控制端；以及
一充放电电路，用以充放电该电容，令该控制信号在一地线电平与一第二特定电平间变动，
其中，该第二特定电平低于该电压源的电平。
13.如权利要求12所述的相变存储器，其中该充放电电路包括：
一充电电流镜，具有一电源端偏压于该第二特定电平、一参考电流端供一充电参考电流流通、以及一负载端输出一充电电流；
一放电电流镜，具有一电源端偏压于该地线电平、一参考电流端接收一放电参考电流、以及一负载端提供一放电电流；以及
一充放电切换开关，用以耦接该电容至该充电电流镜的上述负载端、或该放电电流镜的上述负载端。
14.如权利要求13所述的相变存储器，其中该充放电电路还包括：
一偏压电路；以及
一第一数字模拟转换器，由该偏压电路偏压，并且接收第一组数字信号据以输出该充电参考电流。
15.如权利要求13所述的相变存储器，其中该充放电电路还包括：
一偏压电路；以及
一第二数字模拟转换器，由该偏压电路偏压，并且接收第二组数字信号据以输出该放电参考电流。
16.如权利要求11所述的相变存储器，其中上述控制电路包括：
一充放电电路，用以充放电该N型金属氧化物半导体晶体管的上述栅极的寄生电容，令该控制信号在一地线电平与一第二特定电平间变动，
其中，该第二特定电平低于该电压源的电平。
17.如权利要求16所述的相变存储器，其中该充放电电路包括：
一充电电流镜，具有一电源端偏压于该第二特定电平、一参考电流端供一充电参考电流流通、以及一负载端输出一充电电流；
一放电电流镜，具有一电源端偏压于该地线电平、一参考电流端接收一放电参考电流、以及一负载端提供一放电电流；以及
一充放电切换开关，用以耦接该N型金属氧化物半导体晶体管的上述栅极的寄生电容至该充电电流镜的上述负载端、或该放电电流镜的上述负载端。
18.如权利要求17所述的相变存储器，其中该充放电电路还包括：
一偏压电路；以及
一第一数字模拟转换器，由该偏压电路偏压，并且接收第一组数字信号据以输出该充电参考电流。
19.如权利要求17所述的相变存储器，其中该充放电电路还包括：
一偏压电路；以及
一第二数字模拟转换器，由该偏压电路偏压，并且接收第二组数字信号据以输出该放电参考电流。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910006775 CN101819816B (zh) | 2009-02-27 | 2009-02-27 | 相变存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910006775 CN101819816B (zh) | 2009-02-27 | 2009-02-27 | 相变存储器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101819816A true CN101819816A (zh) | 2010-09-01 |
| CN101819816B CN101819816B (zh) | 2013-05-22 |
Family
ID=42654866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200910006775 Expired - Fee Related CN101819816B (zh) | 2009-02-27 | 2009-02-27 | 相变存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101819816B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8605493B2 (en) | 2008-12-31 | 2013-12-10 | Higgs Opl. Capital Llc | Phase change memory |
| USRE45035E1 (en) | 2008-12-30 | 2014-07-22 | Higgs Opl. Capital Llc | Verification circuits and methods for phase change memory array |
| USRE45189E1 (en) | 2007-11-08 | 2014-10-14 | Higgs Opl. Capital Llc | Writing system and method for phase change memory |
-
2009
- 2009-02-27 CN CN 200910006775 patent/CN101819816B/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE45189E1 (en) | 2007-11-08 | 2014-10-14 | Higgs Opl. Capital Llc | Writing system and method for phase change memory |
| USRE45035E1 (en) | 2008-12-30 | 2014-07-22 | Higgs Opl. Capital Llc | Verification circuits and methods for phase change memory array |
| US8605493B2 (en) | 2008-12-31 | 2013-12-10 | Higgs Opl. Capital Llc | Phase change memory |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101819816B (zh) | 2013-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2984743B1 (en) | Apparatus, systems, and methods for providing a hybrid voltage regulator | |
| KR930006841B1 (ko) | 반도체 집적회로 | |
| CN110045774A (zh) | 一种快速瞬态响应的数字ldo电路 | |
| TWI574353B (zh) | 非揮發性記憶胞結構及其裝置 | |
| CN102204107A (zh) | 逐次逼近型ad转换电路 | |
| KR20180031467A (ko) | 재구성 가능한 양극성 출력 차지 펌프 회로 및 이를 포함하는 집적 회로 | |
| KR100207911B1 (ko) | 레벨변환회로, 반도체집적회로 및 이들의 제어방법 | |
| CN101819816B (zh) | 相变存储器 | |
| CN101556825A (zh) | 一种集成电路 | |
| TWI412124B (zh) | 相變化記憶體 | |
| CN111245413A (zh) | 一种高速高线性度的栅压自举开关电路 | |
| CN103812332B (zh) | 一种电荷泵电路及存储器 | |
| CN103904698A (zh) | 一种电池单元、终端设备及电池单元配置方法 | |
| JPS59124092A (ja) | メモリ装置 | |
| CN103152051A (zh) | 一种低功耗逐次逼近型模数转换器 | |
| CN102044299B (zh) | 非易失性存储器及其读取电路 | |
| US6249174B1 (en) | Semiconductor integrated circuit device which shortens the transition time between operating and standby states | |
| CN108551252B (zh) | 共用输入电容的高压栅极驱动电路 | |
| CN100521478C (zh) | 电位移转电路与方法 | |
| KR101419645B1 (ko) | 스위치드 커패시터를 이용한 다중 출력 ｄｃ-ｄｃ 컨버터 | |
| CN115622548A (zh) | 一种高边nmos浮地驱动电路 | |
| CN106571827A (zh) | 差分sar adc和其开关电容结构、a/d转换方法、版图实现方法 | |
| US9831878B2 (en) | Semiconductor device and selector circuit | |
| Ding et al. | A step-up charge pump with high integration and full-coverage voltage conversion ratio | |
| US20060126377A1 (en) | Semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SIGGS EDUCATION CAPITALS CO., LTD. Free format text: FORMER OWNER: FINANCIAL GROUP LEGAL PERSON INDUSTRIAL TECHNOLOGY INST. Effective date: 20120223 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20120223 Address after: Delaware Applicant after: Ind Tech Res Inst Address before: Hsinchu County, Taiwan, China Applicant before: Industrial Technology Research Institute |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130522 Termination date: 20160227 |