CN101789379A - 封装结构的制造方法 - Google Patents

封装结构的制造方法 Download PDF

Info

Publication number
CN101789379A
CN101789379A CN 200910132828 CN200910132828A CN101789379A CN 101789379 A CN101789379 A CN 101789379A CN 200910132828 CN200910132828 CN 200910132828 CN 200910132828 A CN200910132828 A CN 200910132828A CN 101789379 A CN101789379 A CN 101789379A
Authority
CN
China
Prior art keywords
pull
packaging body
manufacture method
those
vacuum platform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200910132828
Other languages
English (en)
Inventor
刘千
庄文源
高崇尧
欧仓宏
张志煌
易维绮
范振铨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN101789379A publication Critical patent/CN101789379A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Packages (AREA)
  • Dicing (AREA)

Abstract

一种封装结构的制造方法。制造方法包括以下步骤。首先，提供一基板。接着，提供数个芯片。再来，电性连接芯片与基板。然后，以一封胶密封芯片，以使芯片与基板形成一封装体。然后，以一真空吸力吸附住封装体，以固定住封装体。然后，沿着相邻的二吸气道之间切割被吸附住的封装体，使其成为数个封装结构。

Description

封装结构的制造方法
技术领域
本发明是有关于一种封装结构的制造方法，且特别是有关于一种半导体组件的封装结构的制造方法。
背景技术
半导体的封装结构的工艺中，芯片在与基板电性连接后，以一封胶密封芯片与基板，以成为一封装体。然后再对该封装体进行切割动作，以将封装体切割成为多颗封装结构。
习知的切割方法中，是将封装体固定(mount)于胶带(tape)，例如是紫外光型的胶带上后，再切割封装体成为多颗封装结构。切割完成后，贴附于胶带上的封装结构须再照射紫外光，才能对封装结构进行抓取(pick)及收料(place)动作，以利后续的出货流程。
然而，上述习知的切割方法，具有多项缺点，以下举部分缺点进行说明。
第一、在将封装体贴附至胶带前，须以人工方式，手动地将胶带黏贴至一框架上，此相当耗时且衍生人力成本。
第二、由于需以人工方式手动地黏贴胶带至框架上，故此种切割方法会受到人为缓慢动作的限制而降低产能或限制产能的提升空间。
第三、封装结构在切割完成后，须再以紫外光照射封装体，因此衍生了紫外光设备的新购成本及维护成本，并且紫外光设备亦需额外占用场地空间。
第四、从黏贴胶带至框架、切割、照射紫外光到收料至少需要三台机台。分别是用以切割机台、紫外光照射机台及用以对封装结构进行抓取并收料的机台。诸多的机台相当占用场地空间且相当消耗成本。
发明内容
根据本发明的封装结构的制造方法，可快速地将封装体切割成多个封装结构。由于不需要习知技术中的胶带，所以省去人工手动贴附胶带的成本及工时，并且连同紫外光设备的成本也可省去，大幅降低了总体成本。
根据本发明的一方面，提出一种封装结构的制造方法。制造方法包括以下步骤。提供一基板。提供数个芯片。电性连接芯片与基板。以一封胶密封芯片，以使芯片与基板形成一封装体。设置封装体至一真空吸力平台，以使封装体受真空吸力平台的一真空吸力的吸附而固定于真空吸力平台上。其中真空吸力平台的内部具有数个吸气道，该些吸气道的位置对应至该些芯片的位置。以及，沿着一切割路径切割封装体，切割路径经过该些吸气道中相邻二者之间。
根据本发明的另一方面，提出一种封装结构的制造方法。制造方法包括以下步骤。提供一封装体。设置封装体至一真空吸力平台，以使封装体受真空吸力平台的一真空吸力的吸附而固定于真空吸力平台上。其中真空吸力平台的内部具有数个吸气道，该些吸气道的位置对应至该些芯片的位置。以及，沿着一切割路径切割封装体，切割路径经过该些吸气道中相邻二者之间。
为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下：
附图说明
图1绘示依照本发明较佳实施例的封装结构的制造方法流程图。
图2绘示图1的步骤S102中所提供的基板示意图。
图3绘示图2的基板及芯片的示意图。
图4绘示图3的芯片与基板电性连接的示意图。
图5绘示图4的芯片与第二导电部被密封的示意图。
图6绘示图5的基板上设置有第一导电部的示意图。
图7绘示固定图6的封装体的示意图。
图8绘示本发明的另一实施例的真空吸力平台示意图。
图9绘示本发明的再一实施例的真空吸力平台示意图。
图10绘示切割本发明的封装体的示意图。
图11绘示沿着图10的方向V1观看到的封装体示意图。
主要组件符号说明：
200：封装结构
202：基板
204：芯片
206：第一表面
208：第二导电部
210：封胶
212：封装体
214：第一导电部
216：第二表面
218、224、230：真空吸力平台
220、232：吸气道
222、236：开口
226：凹槽
228、234：机台表面
F1、F2：真空吸力
P1：第一切割路径
P2：第二切割路径
V1：方向
S：切割刀具
S102-S116：步骤
具体实施方式
本发明的封装结构的制造方法，利用真空吸力吸附住封装体后，再对封装体进行切割，以使封装体成为多个封装结构。相较于习知技术，由于本方法不需要胶带，所以省去人工手动贴附胶带的成本及工时，并且连同紫外光设备的成本也可省去，大幅降低了总体成本。
以下举出较佳实施例做详细说明，然此实施例仅为本发明的发明精神下的几种实施方式，其说明的文字与图标并不会对本发明的欲保护范围进行限缩。
请参照图1，其绘示依照本发明较佳实施例的封装结构的制造方法流程图。封装结构的制造方法包括以下流程。
首先，于步骤S102中，提供一基板202。请同时参照图2，其绘示图1的步骤S102中所提供的基板示意图。
接着，于步骤S104中，提供数个芯片204。请同时参照图3，其绘示图2的基板及芯片的示意图。芯片204为一覆晶式芯片，其上具有数个第二导电部208，例如是锡球(Solder ball)，用以电性连接芯片204与基板202。
再来，于步骤S106中，设置芯片204至基板202的一第一表面206上，并于步骤S108中，以芯片204上的第二导电部208来电性连接芯片204与基板202。如图4所示，其绘示图3的芯片与基板电性连接的示意图。
然后，于步骤S110中，以一封胶210密封芯片204与第二导电部208，以使基板202、芯片204及第二导电部208成为一封装体212。如图5所示，其绘示图4的芯片与第二导电部受密封的示意图。
然后，于步骤S112中，形成数个第一导电部214于基板202的一第二表面216上。如图6所示，其绘示图5的基板上设置有第一导电部的示意图。第一导电部214例如是锡球(Solder ball)。
然后，请同时参照图7，其绘示固定住图6的封装体的示意图。于步骤S114中，以一真空吸力F1吸附住封装体212，以固定住封装体212。在本步骤中，将封装体212设置于一真空吸力平台218，以使封装体212受真空吸力平台218的真空吸力F1的吸附而固定于真空吸力平台218上。如此，在后续的切割步骤中，被切割完成的封装体212才不会脱离真空吸力平台218。其中，真空吸力F1的负压值可为-70kpa或其它数值。然只要是能够稳固地吸附住封装体212的真空吸力F1，其负压值可为任意数值，并不受本实施例的限制。
较佳但非限定地，真空吸力平台218包括一软质组件(未绘示)，其材质例如是橡胶材料。软质组件用以当封装体212固定于真空吸力平台218上时，与封装体212接触。如此，可降低或避免真空吸力平台218上的封装体212因为封胶210与真空吸力平台218的接触所可能造成的磨损。
此外，在将封装体212设置于真空吸力平台218之前，可倒置(reverse)封装体212，使封装体212的封胶210面对真空吸力平台218。如此，真空吸力平台218吸附到的是封装体212的封胶210。封胶210的外表面并无其它功能性结构，故以吸附住封胶210的方式来固定位封装体212的方式并不会破坏封装体212上具有电子电路功能的结构，例如是第一导电部214。
此外，虽然本实施例以倒置封装体212为例作说明，然亦可在不用倒置封装体212的情况下将封装体212固定于真空吸力平台。举例来说，请参照图8，其绘示本发明的另一实施例的真空吸力平台示意图。该另一实施例的真空吸力平台224可在封装体212不倒置的情况下吸附住图6的封装体212的封胶210。更进一步地说，只要适当地改修真空吸力平台218(真空吸力平台218绘示于图7)，即可使其成为可将封装体212往真空吸力F2的方向吸附的真空吸力平台224。只需对封装体212进行简单的平移动作，就能将封装体212移动至真空吸力平台224，真空吸力平台224可直接从封装体212的上方吸附住封装体212。
此外，请参照图9，其绘示本发明的再一实施例的真空吸力平台示意图。真空吸力平台230的设计使仅需平移封装体212至真空吸力平台230，在不需要倒置封装体212的情况下，真空吸力平台230仍可吸附住封装体212。真空吸力平台230的内部可具有数个吸气道232。吸气道232与一真空源(未绘示)相通并于真空吸力平台230的机台表面234露出数个开口236。开口236的位置对应至芯片204的位置且开口236的面积大于对应的该些第一导电部214的排列范围，以将对应的该些第一导电部214容纳至吸气道232内。由于每个芯片204都对应至一个开口236，故确保切割后的封装体212，能稳固地被吸附在真空吸力平台230上，以待后续工艺的处理。
请同时参照图10，其绘示切割本发明的封装体的示意图。然后，于步骤S116中，对图7的封装体212，以一切割刀具S，例如是圆锯(saw)从相邻的二吸气道220之间切割封装体212为数个封装结构200。至此，完成本实施例的封装结构200。其中，封装结构200例如是半导体结构。
由于封装体212受到真空吸力平台218的真空吸力F1吸附的关系，在切割过程中，被切割完成的封装结构200并不会脱离真空吸力平台218或飞溅出去，而是紧紧地被吸附在真空吸力平台218上，以待后续工艺的处理。
此外，真空吸力平台218的内部可具有数个吸气道220。吸气道220与一真空源相通并于真空吸力平台218的机台表面228露出数个开口222。开口222的位置对应至芯片204的位置。也就是说，每个芯片204都对应至一个开口222，以确保每个封装结构200在被切割完成后，稳固地被吸附在真空吸力平台218上，以待后续工艺的处理。
如图10所示，真空吸力平台218更具有凹槽226。凹槽226设置于该些吸气道220中相邻二者之间，用以让切割刀具S通过，以让切割刀具S彻底地将两个封装结构200切割分离。
请参照图11，其绘示沿着图10的方向V1观看到的封装体示意图。在切割过程中，沿着第一切割路径P1及第二切割路径P2切割封装体212，第一切割路径P1及第二切割路径P2皆经过该些芯片204中相邻二者之间的位置。在切割步骤S116中，可只使用一把切割刀具，沿着第一切割路径P1及第二切割路径P2切割封装体212。或者，亦可使用多把切割刀具，分别沿着第一切割路径P1及第二切割路径P2切割封装体212。或者，亦可使用多把切割刀具，先一起沿着第一切割路径P1切割封装体212完成后，再一起沿着第二切割路径P2继续切割封装体212。本实施例并无限制用于切割封装体212的切割刀具S的数量、对封装体212的切割顺序及切割方式。可视对产能、工艺设备或其它要求，来决定切割刀具S的数量、对封装体212的切割顺序及切割方式。
本实施例的封装结构的制造方法，在切割步骤中并不需要如习知技术的胶带，因此省去人工手动贴附胶带工时。此外，由于采用真空吸力固定封装结构的设计，故除了省去习知技术中以胶带固定封装体的动作及以紫外光照射封装结构的动作外，还可把对封装体的切割动作、对封装结构200的抓取及收料动作整合至同一机台，该同一机台例如是一包含有真空吸力平台218或224的机台。如此，可便节省不少设备的新购及维护成本。此外，在切割封装体212的过程中并不需要人工的介入，此对于建置全自动化生产线具有相当大的帮助。因此，本实施例的封装结构200的制造方法可缩短作业工时及降低对人力的需求，相当适合量产且可使产能大幅地提高。
此外，虽然本实施例的芯片204以覆晶式芯片为例作说明，然于其它实施态样中，芯片204也可以是非覆晶式芯片。举例来说，芯片204可以具有数个焊垫(未绘示)，以数条焊线(未绘示)电性连接芯片204上的焊垫与基板202。当然，封胶210可对焊线加以密封，以使焊垫受到封胶210保护。
本发明上述实施例所揭露的封装结构的制造方法，具有多项优点，以下仅列举部分优点说明如下：
第一、封装结构的制造方法的切割步骤中并不需要如习知技术的胶带，因此省去人工手动贴附胶带的作业工时、人力成本及胶带成本。
第二、封装结构的切割步骤可以一台机台，例如是一包含有真空吸力平台218或224的机台来完成。且切割封装体的过程中不需要人工的介入，故具有建置全自动化生产线的优势。因此，本发明的封装结构的制造方法相当适合量产且可使产能大幅提高。
第三、上述实施例的封装结构的制造方法除了省去习知技术中以胶带固定封装体的动作及以紫外光照射封装结构的动作外，还可将对封装体的切割动作、对封装结构200的抓取及收料动作整合至同一机台，例如是一包含有真空吸力平台218或224的机台。如此，便节省不少设备的新购及维护成本。
综上所述，虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视后附的权利要求书所界定者为准。

Claims (10)

1.一种封装结构的制造方法，包括：
提供一基板；
提供数个芯片；
电性连接该些芯片与该基板；
以一封胶密封该些芯片，以使该些芯片与该基板形成一封装体；
设置该封装体至一真空吸力平台，以使该封装体受该真空吸力平台的一真空吸力的吸附而固定于该真空吸力平台上，其中该真空吸力平台的内部具有数个吸气道，该些吸气道的位置对应至该些芯片的位置；以及
沿着一切割路径切割该封装体，该切割路径经过该些吸气道中相邻二者之间。
2.如权利要求1所述的制造方法，其中该些吸气道中相邻二者之间具有一凹槽，用以让一切割刀具通过。
3.如权利要求1所述的制造方法，其中该真空吸力平台包括一软质组件，用以当该封装体固定于该真空吸力平台上时，与该封装体接触。
4.如权利要求1所述的制造方法，其中该真空吸力的负压值实质上为负70kpa(-70kpa)。
5.如权利要求1所述的制造方法，其中该切割步骤以一切割刀具完成。
6.如权利要求1所述的制造方法，其中该吸附步骤中吸附住该封装体中的该封胶。
7.如权利要求6所述的制造方法，其中于该吸附步骤之前，该制造方法更包括：
倒置(reverse)该封装体。
8.如权利要求1所述的制造方法，其中于该电性连接步骤之前，该制造方法更包括：
设置该些芯片至该基板的一第一表面上；以及于该电性连接步骤之后，该制造方法更包括：
形成数个第一导电部于该基板的一第二表面，该第一表面相对于该第二表面。
9.如权利要求8所述的制造方法，其中各该些芯片为一覆晶式芯片，该电性连接步骤更包括：
以数个第二导电部电性连接该覆晶式芯片与该基板；以及该密封步骤更包括：
以该封胶密封该些第二导电部。
10.如权利要求8所述的制造方法，其中各该些吸气道于该真空吸力平台的一机台表面露出一开口，该开口的面积大于与该开口相对应的该些第一导电部的排列范围。
CN 200910132828 2009-01-22 2009-04-17 封装结构的制造方法 Pending CN101789379A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14638409P 2009-01-22 2009-01-22
US61/146,384 2009-01-22

Publications (1)

Publication Number Publication Date
CN101789379A true CN101789379A (zh) 2010-07-28

Family

ID=42532535

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910132828 Pending CN101789379A (zh) 2009-01-22 2009-04-17 封装结构的制造方法

Country Status (2)

Country Link
CN (1) CN101789379A (zh)
TW (1) TW201029075A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102842517A (zh) * 2011-09-07 2012-12-26 日月光半导体制造股份有限公司 覆晶接合方法及装置
CN103325713A (zh) * 2012-03-23 2013-09-25 株式会社东芝 切割装置及切割方法
CN104425403A (zh) * 2013-09-02 2015-03-18 日月光半导体制造股份有限公司 半导体封装件、其制造方法及其使用的切割冶具
CN105321840A (zh) * 2014-07-14 2016-02-10 矽品精密工业股份有限公司 切割用载具及切割方法
CN109148309A (zh) * 2018-09-03 2019-01-04 苏州通富超威半导体有限公司 封装结构及其形成方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102842517A (zh) * 2011-09-07 2012-12-26 日月光半导体制造股份有限公司 覆晶接合方法及装置
CN102842517B (zh) * 2011-09-07 2015-10-28 日月光半导体制造股份有限公司 覆晶接合方法及装置
CN103325713A (zh) * 2012-03-23 2013-09-25 株式会社东芝 切割装置及切割方法
CN104425403A (zh) * 2013-09-02 2015-03-18 日月光半导体制造股份有限公司 半导体封装件、其制造方法及其使用的切割冶具
CN105321840A (zh) * 2014-07-14 2016-02-10 矽品精密工业股份有限公司 切割用载具及切割方法
CN109148309A (zh) * 2018-09-03 2019-01-04 苏州通富超威半导体有限公司 封装结构及其形成方法

Also Published As

Publication number Publication date
TW201029075A (en) 2010-08-01

Similar Documents

Publication Publication Date Title
KR101587561B1 (ko) 리드프레임 어레이를 구비하는 집적회로 패키지 시스템
CN101789379A (zh) 封装结构的制造方法
KR100415282B1 (ko) 반도체 소자용 듀얼 다이 접착 장치
TW200629509A (en) A semiconductor device and a method for manufacturing of the same
WO2000033379A1 (en) Semiconductor device, method of manufacture thereof, and electronic device
CN100565828C (zh) 传感器芯片的封胶方法
JP2004207719A (ja) 半導体パッケージの組立て方法及び半導体パッケージ工程の保護テープの除去装置
SG121813A1 (en) Method for manufacturing encapsulated electronic components, particularly integrated circuits
US7934306B2 (en) Method for packaging micro electromechanical systems microphone
CN102708399A (zh) 双界面智能卡的焊接封装方法
KR101085185B1 (ko) 회로 기판 구조, 패키징 구조 및 이들의 제조 방법
KR20170059227A (ko) 반도체패키지 스퍼터링 프레임
CN102270589A (zh) 半导体元件的制造方法和相应的半导体元件
KR102670383B1 (ko) 칩 본딩 장비, 본딩 툴 어셈블리 교체 시스템 및 칩 본딩 장비를 이용한 반도체 장치 제조 방법
CN111128918B (zh) 一种芯片封装方法及芯片
US6995033B2 (en) Method of fabricating an optical semiconductor package and optical semiconductor box
CN101226915B (zh) 封装基板及其制造方法
KR20070080324A (ko) 접착력이 있는 폴리이미드층을 이용한 반도체 칩의 접착 및적층 방법
CN216302871U (zh) 防尘网贴胶装置
JP2001077266A (ja) 樹脂封止型半導体装置の製造方法
WO2005117111B1 (en) Adhesive/spacer island structure for multiple die package
KR100400762B1 (ko) 반도체 웨이퍼의 다이본딩방법
US20110260340A1 (en) Circuit board structure, packaging structure and method for making the same
JP2542675B2 (ja) 半導体装置
CN115172355A (zh) 封装结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100728