CN101789213A - 移位寄存器电路以及栅极驱动电路 - Google Patents

Abstract

本发明公开一种移位寄存器电路及栅极驱动电路。该移位寄存电路包括：移位寄存器、第一开关电路及第二开关电路。移位寄存器具有启始脉冲信号输入端以及启始脉冲信号输出端。第一开关电路包括第一输入开关单元及第二输出开关单元，分别与启始脉冲信号输入端及启始脉冲信号输出端电性相接。第二开关电路包括第二输入开关单元及第一输出开关单元，分别与启始脉冲信号输入端及启始脉冲信号输出端电性相接。第一输入开关单元及第一输出开关单元的开关状态和第二输入开关单元及第二输出开关单元的开关状态相反。本发明提供的栅极驱动电路，采用上述移位寄存器以及开关电路。

Description

移位寄存器电路以及栅极驱动电路

技术领域

本发明涉及显示技术领域，且特别是有关于移位寄存器电路以及栅极驱动电路。

背景技术

目前，平面显示器例如液晶显示器因具有高画质、体积小、重量轻及应用范围广等优点而被广泛应用于移动电话、笔记本电脑、桌上型显示器以及电视等消费性电子产品，并已经逐渐取代传统的阴极射线管(CRT)显示器而成为显示器的主流。

为使显示器产品更加薄型化以及其成本更加具竞争力，现有技术中有提出采用阵列上栅极(Gate-On-Array，GOA)型栅极驱动电路来产生栅极脉冲信号，而GOA型栅极驱动电路通常包括级联耦接的多个移位寄存器以依序输出多个栅极脉冲信号，同时每一移位寄存器的输出还可作为下一级移位寄存器的启始脉冲信号(Start Pulse Signal)。

然而，现有技术中的GOA型栅极驱动电路只能做单一方向扫描，无法再做逆向扫描，使得栅极驱动电路缺乏应用弹性。

发明内容

本发明的目的就是在于提供一种移位寄存器电路，可弹性选择启始脉冲信号的输入输出路径。

本发明的再一目的是提供一种栅极驱动电路，可做顺向及逆向扫描。

本发明实施例提出的一种移位寄存器电路，包括移位寄存器、第一开关电路以及第二开关电路。其中，移位寄存器具有启始脉冲信号输入端以及启始脉冲信号输出端。第一开关电路包括第一输入开关单元以及第二输出开关单元，第一输入开关单元与启始脉冲信号输入端电性相接，第二输出开关单元与启始脉冲信号输出端电性相接。第二开关电路包括第二输入开关单元以及第一输出开关单元，第二输入开关单元与启始脉冲信号输入端电性相接，第一输出开关单元与启始脉冲信号输出端电性相接。再者，第一输入开关单元及第一输出开关单元的开关状态和第二输入开关单元及第二输出开关单元的开关状态相反。

在本发明的一实施例中，上述的第一输入开关单元与第一输出开关单元接受第一控制信号的控制，第二输入开关单元与第二输出开关单元接受第二控制信号的控制，第一控制信号与第二控制信号互为反相。

在本发明的一实施例中，上述的第一输入开关单元包括第一晶体管，其中第一晶体管接受第一控制信号的控制以决定是否允许外部启始脉冲信号通过第一晶体管输入至移位寄存器；上述的第二输出开关单元包括第二晶体管，第二晶体管接受第二控制信号的控制以决定是否允许移位寄存器产生的内部启始脉冲信号通过第二晶体管输出；第一晶体管与第二晶体管的导通/截止状态相反。

在本发明的一实施例中，上述的移位寄存器包括控制电路、输出电路以及下拉电路。控制电路与启始脉冲信号输入端电性相接以接收通过第一输入开关单元或第二输入开关单元输入的外部启始脉冲信号，并依据外部启始脉冲信号于控制电路的输出端输出致能信号；输出电路与控制电路的输出端电性相接并接受致能信号的控制以输出内部启始脉冲信号；下拉电路用以将控制电路的输出端的电位以及输出电路的用以输出内部启始脉冲信号的输出端的电位下拉至预设电位。

在本发明的一实施例中，上述的第一控制信号与第二控制信号的低电位小于预设电位。

在本发明的一实施例中，上述的移位寄存器更包括重置电路，用以重置控制电路的输出端的电位以及输出电路的用以输出内部启始脉冲信号的输出端的电位。

本发明实施例提出的一种栅极驱动电路包括多个开关电路以及级联耦接的多个移位寄存器。其中每一移位寄存器包括启始脉冲信号输入端以及启始脉冲信号输出端，上述的移位寄存器中的每相邻两个移位寄存器通过上述开关电路中的相应的开关电路电性相接，而此相应的开关电路包括第一开关单元以及第二开关单元。第一开关单元电性耦接于相邻两移位寄存器中的第一个的启始脉冲信号输出端与相邻两移位寄存器中的第二个的启始脉冲信号输入端之间；第二开关单元电性耦接于相邻两移位寄存器中的第一个的启始脉冲信号输入端与相邻两移位寄存器中的第二个的启始脉冲信号输出端之间。再者，第一开关单元与第二开关单元的开关状态相反。

在本发明的一实施例中，上述的第一开关单元接受第一控制信号的控制，第二开关单元接受第二控制信号的控制，第一控制信号与第二控制信号互为反相。

在本发明的一实施例中，上述第一开关单元包括第一晶体管，第一晶体管的漏/源极电性耦接至相邻两移位寄存器中的第一个的启始脉冲信号输出端，第一晶体管的源/漏极电性耦接至相邻两移位寄存器中的第二个的启始脉冲信号输入端，第一晶体管的栅极因电性耦接关系而接收第一控制信号；上述的第二开关单元包括第二晶体管，第二晶体管的漏/源极电性耦接至相邻两移位寄存器中的第一个的启始脉冲信号输入端，第二晶体管的源/漏极电性耦接至相邻两移位寄存器中的第二个的启始脉冲信号输出端，第二晶体管的栅极因电性耦接关系而接收第二控制信号。其中，第一晶体管与第二晶体管的导通/截止状态相反。

在本发明的一实施例中，上述的栅极驱动电路更包括第二开关电路，与级联耦接的多个移位寄存器中的第一级移位寄存器的启始脉冲信号输入端以及最后一级移位寄存器的启始脉冲信号输入端电性相接，用以将启始脉冲信号选择性地输入至第一级移位寄存器或最后一级移位寄存器中。

本发明实施例通过增设开关电路来决定启始脉冲信号在移位寄存器电路中的输入输出路径，从而可弹性选择启始脉冲信号的传送方向；当此种移位寄存器电路应用于栅极驱动电路，可满足使用者的顺向扫描及逆向扫描需求，使得栅极驱动电路的应用弹性得以增强。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1绘示为相关于本发明实施例的一种显示器的部分结构示意图；

图2绘示为相关于本发明实施例的一种移位寄存器电路的电路结构图。

其中，附图标记

10：显示器                         12：显示基板

121：薄膜晶体管阵列                14：栅极驱动电路

X-SW：开关电路                     SW：开关电路

SR(0)～SR(N+m)：移位寄存器         G₀～G_N+m：栅极驱动信号

A、B：控制信号                     CK、XCK：时钟脉冲信号

VSS：电源电位                      ST：启始脉冲信号

SW-a、SW-b：开关电路               141a、143a：输入开关单元

141b、143b：输出开关单元           Cb：储存电容

142：控制电路                      144：输出电路

145：启始脉冲信号输入端            146：下拉电路

147：启始脉冲信号输出端            148：重置电路

T1、T2、T3、T4、T5a、T5b、T6a、T6b：晶体管

具体实施方式

参见图1，其绘示出相关于本发明实施例的一种显示器的部分结构示意图。如图1所示，显示器10包括显示基板12以及设置在显示基板12上的栅极驱动电路14。在此，显示基板12上形成有薄膜晶体管阵列121，栅极驱动电路14用以依序产生多个栅极驱动信号以扫描薄膜晶体管阵列121。

具体地，栅极驱动电路14包括：多个开关电路SW、多个移位寄存器SR(0)～SR(N+m)以及另一开关电路X-SW，其中N及m皆为正整数，N大于1且m大于0。移位寄存器SR(0)～SR(N+m)以级联耦接方式电性相接，且每相邻两个移位寄存器通过开关电路SW中的相应的开关电路电性相接。开关电路X-SW的输入端因电性耦接关系而接收外部启始脉冲信号ST，开关电路X-SW的二个输出端分别电性耦接至移位寄存器SR(0)～SR(N+m)中的第一级移位寄存器SR(0)与最后一级移位寄存器SR(N+m)。

承上述，各个移位寄存器SR(0)～SR(N+m)与时钟脉冲信号CK及XCK中的相应者以及电源电位VSS电性相接，其中CK与XCK互为反相；在此，栅极驱动电路14采用两相时钟脉冲信号，但本发明并不以此为限。开关电路X-SW及开关电路SW接收控制信号A及B的控制，以决定各个移位寄存器SR(0)～SR(N+m)的启始脉冲信号的输入输出路径，在此，控制信号A与B互为反相。举例说明如下：当控制信号A为高电位时，控制信号B为低电位，外部启始脉冲信号ST将通过开关电路X-SW传递至移位寄存器SR(0)而非移位寄存器SR(N+m)，栅极驱动电路14将依序产生栅极驱动信号G₀～G_N+m以执行顺向扫描，反之当控制信号B为高电位时，控制信号A为低电位，外部启始脉冲信号ST将通过开关电路X-SW传递至移位寄存器SR(N+m)而非移位寄存器SR(0)，栅极驱动电路14将依序产生栅极驱动信号G_N+m～G₀以执行逆向扫描。换而言之，通过改变控制信号A及B的电位即可弹性切换栅极驱动电路14做顺向扫描或逆向扫描。

下面将结合图2举例说明各个开关电路SW及移位寄存器SR(0)～SR(N+m)的具体电路结构。由于本实施例中，各个开关电路SW的电路结构相同且各个移位寄存器SR(0)～SR(N+m)的电路结构亦相同，故图2中仅示出单个移位寄存器SR(N)以及两个开关电路SW的具体电路结构作为举例；另为方便说明，图2中的两个开关电路SW分别标示为SW-a及SW-b，并且将图2中示出的移位寄存器SR(N)以及开关电路SW-a及SW-b所构成的电路称之为移位寄存器电路。

如图2所示，移位寄存器SR(N)具有启始脉冲信号输入端145以及启始脉冲信号输出端147，且于本实施例中更包括控制电路142、输出电路144、下拉电路146及重置电路148。

控制电路142包括晶体管T1，晶体管T1的漏/源极电性耦接至启始脉冲信号输入端145，晶体管T1的源/漏极于晶体管T1导通时输出致能信号，晶体管T1的栅极与晶体管T1的漏/源极电性相接；换而言之，晶体管T1采用二极管电连接方式，但本发明并不以此为限，例如控制电路142包括多个晶体管，且这些晶体管以级联耦接方式电性相接。输出电路144包括晶体管T2以及储存电容Cb；晶体管T2的栅极电性耦接至晶体管T1的源/漏极以接受致能信号的控制，晶体管T2的漏/源极因电性耦接关系而接收时钟脉冲信号CK，晶体管T2的源/漏极作为栅极驱动信号G_N的输出端同时也作为启始脉冲信号输出端147，但本发明并不以此为限，例如于输出电路144中额外增设一个晶体管来输出启始脉冲信号。储存电容Cb电性耦接于晶体管T2的栅极与晶体管T2的源/漏极之间。下拉电路146与时钟脉冲信号CK及XCK以及VSS电性相接，并且电性耦接至晶体管T1的源/漏极以及晶体管T2的源/漏极，用以将晶体管T1的源/漏极的电位以及晶体管T2的源/漏极的电位下拉至预设电位，例如电源电位VSS。重置电路148包括晶体管T3及T4，但并不以此为限；晶体管T3的栅极与晶体管T4的栅极电性相接并接受下一级移位寄存器例如SR(N+1)产生的栅极驱动信号G_N+1的控制，晶体管T3的漏/源极电性耦接至晶体管T2的源/漏极，晶体管T4的漏/源极电性耦接至晶体管T1的源/漏极，且晶体管T3及T4的源/漏极皆电性耦接至预设电位，例如电源电位VSS。在此，重置电路148用以重置晶体管T1的源/漏极的电位以及晶体管T2的源/漏极的电位。

开关电路SW-a包括输入开关单元141a及输出开关单元143b，输入开关单元141a与输出开关单元143b的开关状态相反。其中，输入开关单元141a电性耦接于移位寄存器SR(N-1)的启始脉冲信号输出端与移位寄存器SR(N)的启始脉冲信号输入端145之间，亦即用以决定是否允许外部启始脉冲信号输入至移位寄存器SR(N)。输出开关单元143b电性耦接于移位寄存器SR(N-1)的启始脉冲信号输入端与移位寄存器SR(N)的启始脉冲信号输出端147之间，亦即用以决定是否允许移位寄存器SR(N)产生的内部启始脉冲信号输出至移位寄存器SR(N-1)。更具体地，输入开关单元141a包括晶体管T5a，晶体管T5a的栅极因电性耦接关系而接收控制信号A，在此，控制信号A的低电位小于电源电位VSS，晶体管T5a的漏/源极用以接收外部启始脉冲信号，且晶体管T5a的源/漏极电性耦接至移位寄存器SR(N)的启始脉冲信号输入端145。输出开关单元143b包括晶体管T6b，晶体管T6b的栅极因电性耦接关系而接收控制信号B，在此，控制信号B的低电位小于电源电位VSS，晶体管T6b的漏/源极于晶体管T6b导通时输出内部启始脉冲信号，且晶体管T6b的源/漏极电性耦接至移位寄存器SR(N)的启始脉冲信号输出端147。在此，晶体管T5a与晶体管T6b的导通/截止状态相反。

承上述，开关电路SW-b包括输出开关单元141b及输入开关单元143a，输出开关单元141b与输入开关单元143a的开关状态相反。其中，输出开关单元141b电性耦接于移位寄存器SR(N)的启始脉冲信号输出端147与移位寄存器SR(N+1)的启始脉冲信号输入端之间，亦即用以决定是否允许移位寄存器SR(N)产生的内部启始脉冲信号输出至移位寄存器SR(N+1)。输入开关单元143a电性耦接于移位寄存器SR(N)的启始脉冲信号输入端145与移位寄存器SR(N+1)的启始脉冲信号输出端之间，亦即用以决定是否允许外部启始脉冲信号输入至移位寄存器SR(N)。更具体地，输出开关单元141b包括晶体管T5b，晶体管T5b的栅极因电性耦接关系而接收控制信号A，晶体管T5b的漏/源极电性耦接至移位寄存器SR(N)的启始脉冲信号输出端147，且晶体管T5b的源/漏极于晶体管T5b导通时输出内部启始脉冲信号。输入开关单元143a包括晶体管T6a，晶体管T6a的栅极因电性耦接关系而接收控制信号B，晶体管T6a的漏/源极电性耦接至移位寄存器SR(N)的启始脉冲信号输入端145，且晶体管T6a的源/漏极用以接收外部启始脉冲信号。在此，晶体管T6a与晶体管T6b的导通/截止状态相反。

在本实施例中，输入开关单元141a与输出开关单元141b构成启始脉冲信号输入输出路径，输入开关单元143a与输出开关单元143b构成另一启始脉冲信号输入输出路径。此外，本实施例中的输入开关单元141a及143a以及输出开关单元141b及143b并不限于仅包括单个晶体管，亦可包括以适当方式电性相接的多个晶体管。

另外，对于开关电路X-SW，其具体电路结构可与各个开关电路SW的具体电路结构相同；不同之处在于，开关电路X-SW中的两个开关单元皆为输入开关单元，以选择性提供启始脉冲信号ST至移位寄存器SR(0)与移位寄存器SR(N+m)中的一个。

综上所述，本发明实施例通过增设开关电路来决定启始脉冲信号在移位寄存器电路中的输入及输出路径，从而可弹性选择启始脉冲信号的传送方向；当此种移位寄存器电路应用于栅极驱动电路，可满足使用者的顺向扫描及逆向扫描需求，使得栅极驱动电路的应用弹性得以增强。此外，本发明实施例的移位寄存器电路并不限于应用在栅极驱动电路，其还可应用于其他电路，例如显示器的源极驱动电路。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (10)

1.一种移位寄存器电路，其特征在于，包括：

一移位寄存器，该移位寄存器具有一启始脉冲信号输入端以及一启始脉冲信号输出端；

一第一开关电路，包括一第一输入开关单元以及一第二输出开关单元，该第一输入开关单元与该启始脉冲信号输入端电性相接，该第二输出开关单元与该启始脉冲信号输出端电性相接；以及

一第二开关电路，包括一第二输入开关单元以及一第一输出开关单元，该第二输入开关单元与该启始脉冲信号输入端电性相接，该第一输出开关单元与该启始脉冲信号输出端电性相接；

其中，该第一输入开关单元及该第一输出开关单元的开关状态和该第二输入开关单元及该第二输出开关单元的开关状态相反。

2.根据权利要求1所述的移位寄存器电路，其特征在于，该第一输入开关单元与该第一输出开关单元接受一第一控制信号的控制，该第二输入开关单元与该第二输出开关单元接受一第二控制信号的控制，该第一控制信号与该第二控制信号互为反相。

3.根据权利要求2所述的移位寄存器电路，其特征在于：

该第一输入开关单元包括一第一晶体管，该第一晶体管接受该第一控制信号的控制以决定是否允许一外部启始脉冲信号通过该第一晶体管输入至该移位寄存器；以及

该第二输出开关单元包括一第二晶体管，该第二晶体管接受该第二控制信号的控制以决定是否允许该移位寄存器产生的一内部启始脉冲信号通过该第二晶体管输出；

其中，该第一晶体管与该第二晶体管的导通/截止状态相反。

4.根据权利要求2所述的移位寄存器电路，其特征在于，该移位寄存器包括：

一控制电路，与该启始脉冲信号输入端电性相接以接收通过该第一输入开关单元或该第二输入开关单元输入的一外部启始脉冲信号，并依据该外部启始脉冲信号于该控制电路的一输出端输出一致能信号；

一输出电路，与该控制电路的该输出端电性相接并接受该致能信号的控制以输出一内部启始脉冲信号；以及

一下拉电路，用以将该控制电路的该输出端的电位以及该输出电路的用以输出该内部启始脉冲信号的一输出端的电位下拉至一预设电位。

5.根据权利要求4所述的移位寄存器电路，其特征在于，该第一控制信号与该第二控制信号的低电位小于该预设电位。

6.根据权利要求4所述的移位寄存器电路，其特征在于，该移位寄存器更包括：

一重置电路，用以重置该控制电路的该输出端的电位以及该输出电路的用以输出该内部启始脉冲信号的该输出端的电位。

7.一种栅极驱动电路，其特征在于，包括：

多个开关电路；以及

级联耦接的多个移位寄存器，每一这些移位寄存器包括一启始脉冲信号输入端以及一启始脉冲信号输出端，这些移位寄存器中的每相邻两移位寄存器通过这些开关电路中的一相应开关电路电性相接，这些开关电路中的该相应开关电路包括：

一第一开关单元，电性耦接于该相邻两移位寄存器中的一第一个移位寄存器的该启始脉冲信号输出端与该相邻两移位寄存器中的一第二个移位寄存器的该启始脉冲信号输入端之间；以及

一第二开关单元，电性耦接于该相邻两移位寄存器中的该第一个移位寄存器的该启始脉冲信号输入端与该相邻两移位寄存器中的该第二个移位寄存器的该启始脉冲信号输出端之间；

其中，该第一开关单元与该第二开关单元的开关状态相反。

8.根据权利要求7所述的栅极驱动电路，其特征在于，该第一开关单元接受一第一控制信号的控制，该第二开关单元接受一第二控制信号的控制，该第一控制信号与该第二控制信号互为反相。

9.根据权利要求8所述的栅极驱动电路，其特征在于：

该第一开关单元包括一第一晶体管，该第一晶体管的漏/源极电性耦接至该相邻两移位寄存器中的该第一个移位寄存器的该启始脉冲信号输出端，该第一晶体管的源/漏极电性耦接至该相邻两移位寄存器中的该第二个移位寄存器的该启始脉冲信号输入端，该第一晶体管的栅极因电性耦接关系而接收该第一控制信号；以及

该第二开关单元包括一第二晶体管，该第二晶体管的漏/源极电性耦接至该相邻两移位寄存器中的该第一个移位寄存器的该启始脉冲信号输入端，该第二晶体管的源/漏极电性耦接至该相邻两移位寄存器中的该第二个移位寄存器的该启始脉冲信号输出端，该第二晶体管的栅极因电性耦接关系而接收该第二控制信号；

其中，该第一晶体管与该第二晶体管的导通/截止状态相反。

10.根据权利要求7所述的栅极驱动电路，其特征在于，更包括一第二开关电路，与级联耦接的这些移位寄存器中的第一级移位寄存器的该启始脉冲信号输入端以及最后一级移位寄存器的该启始脉冲信号输入端电性相接，用以将一启始脉冲信号选择性地输入至该第一级移位寄存器与该最后一级移位寄存器中的一个。

Images