CN101785162A - 具有制造中可调的阈值电流的瞬变阻断单元 - Google Patents

具有制造中可调的阈值电流的瞬变阻断单元 Download PDF

Info

Publication number
CN101785162A
CN101785162A CN200880105198.2A CN200880105198A CN101785162A CN 101785162 A CN101785162 A CN 101785162A CN 200880105198 A CN200880105198 A CN 200880105198A CN 101785162 A CN101785162 A CN 101785162A
Authority
CN
China
Prior art keywords
tbu
transistor
resistance
depletion mode
manufacture process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200880105198.2A
Other languages
English (en)
Inventor
M·N·达尔维什
T·魏
S·蔻蒂斯
R·A·哈里斯
A·J·莫里什
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bourns Inc
Original Assignee
Bourns Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bourns Inc filed Critical Bourns Inc
Publication of CN101785162A publication Critical patent/CN101785162A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H02H9/025—Current limitation using field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/006—Calibration or setting of parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种瞬变阻断单元(TBU)是常开的晶体管电路，但当超出电流阈值时，它快速和自动地切换至高阻电流阻断状态，由此保护串联负载不受过电压或电流状态的影响。晶体管阈值电压和导通电阻的加工偏差可能导致TBU阈值电流和/或TBU电阻的不理想变化。通过在制造过程中修正TBU以提供阈值电流或电阻的一次性调整来提高对TBU阈值电流和/或电阻的控制。这种修正可通过与相关TBU电阻器的导通电阻串联设置的阻性修正电路来完成。作为代替，可采用一种分段式TBU晶体管，该晶体管具有在制造过程中可通过引线接合进行调整的导通电阻。

Description

具有制造中可调的阈值电流的瞬变阻断单元
发明领域
本发明涉及电气瞬变的抑制。
背景
瞬变阻断单元(TBU)是多个晶体管的配置，这些晶体管被连接以使TBU电阻通常较低，但是该电阻响应过电流状态而自动和快速地切换至高阻值。由于这种特征行为，TBU可应用于保护串联负载不处于过电流或过电压状态。
图1示出TBU的一个典型示例。在本示例中，Q1和Q2均为耗尽型晶体管(即常开)。随着ITBU增大，通过Q1、Q2的串联电阻的ITBU向Q1和Q2提供容易将电路切断的栅极电压。在低于明确定义的电流阈值时，这种趋势是可忽略的，而且TBU的串联电阻低。在高于该电流阈值时，正反馈开始，因为栅极电压容易随着晶体管开始截止而增大。结果，TBU快速切换至高阻的电流阻断状态，由此保护其串联的负载。图1的示例被称为单向TBU，由于该器件针对ITBU的一个极性而不针对ITBU的另一极性进行如上所述的工作。
图2示出双向TBU的典型示例。该例实质上可理解为串联的两个单向TBU。更具体地，图2的Q1和Q2形成图1的单向TBU，而图2的Q1和Q3形成具有相反极性的第二单向TBU。如此，可对任意极性的瞬变提供保护。更具体地说，Q1与Q2的结合定义了第一电流阈值T1，而Q1与Q3的结合定义了第二电流阈值T2，其中T1和T2具有相反符号。US 5,742,463提供对单向和双向瞬变阻断单元的又一描述。业内也已经开始考虑对基本TBU理念的精炼。例如，US2006/0098363记载了一种TBU方法，其中核心TBU与分立的高电压器件结合。
概述
如上所述，TBU的阈值电流取决于耗尽型晶体管处于导通状态时的串联电阻。该参数经常称为晶体管导通电阻。对于多数应用场合来说，希望使导通电阻减至最小，例如US 5,869,865所述那样。然而，由于基本TBU电路在具有零导通电阻的晶体管的情况下不起作用，因此TBU应用是不常见的。相反，对于TBU制造而言，非常希望导通电阻是受到良好控制的器件参数。
然而，在实践中证实器件导通电阻通常为受到相对不良控制的器件参数，并且这种器件导通电阻的控制缺乏对TBU产量具有显著的影响。具有不满足制造规范(例如150mA+/-20％)的阈值电流的TBU被丢弃，由此降低了产量。器件导通电阻变化是该产量问题的重要动因。
在实践中，晶体管阈值电压变化也是TBU电流阈值变化的重要动因。在这些情形下，提供导通电阻与阈值电压的匹配以使TBU阈值电流更为稳定是重要的。例如，图2的双向TBU的TBU阈值电流通常以Vt2/R导通1或Vt3/R导通给出，其中Vt2和Vt3分别为Q2和Q3的阈值电压，而R导通1是Q1的导通电阻。由于正常的加工偏差，阈值电压Vt2和Vt3也会显著不同。在这些情形下，重要的是使Q1的导通电阻匹配于Vt2(或Vt3)的测得值以提高TBU产量。
根据本发明的实施例，该TBU阈值电流产量问题是通过在制造过程中修正TBU以调整电流阈值来解决的。这里“修正”被理解为表示在TBU制造过程中调整TBU的一个或多个器件的参数。该修正通常结合器件和/或TBU特征而执行，其中来自所述特征的测得值用作修正的输入。实现在本发明实施例中的修正需要在制造过程中对器件参数作出一次性调整，这与提供具有可改变多次和或/在制造完成后改变的参数值的器件(例如可变电阻器等)相反。
在第一方法中，阻性电路被添加至与相关晶体管导通电阻串联的TBU。该附加阻性电路具有可在制造过程中调整的电阻，以补偿晶体管导通电阻和/或阈值电压的变化。在第二方法中，TBU晶体管被制造成分段器件，其导通电阻取决于在连接于最终引线接合中的端子的晶体管段数。
由于该TBU电阻的加工偏差在某些情况下可能成为显著问题，因此如上所述的修正也可用来调整TBU处于正常电流导通状态时的电阻。
附图简述
图1示出现有技术的单向瞬变阻断单元。
图2示出现有技术的双向瞬变阻断单元。
图3示出根据本发明一个实施例的单向瞬变阻断单元。
图4示出根据本发明一个实施例的双向瞬变阻断单元。
图5示出根据本发明另一实施例的双向瞬变阻断单元。
图6a-c示出适于结合本发明实施例使用的分段式晶体管。
详细说明
图3示出根据本发明一个实施例的单向瞬变阻断单元。在本例中，第一耗尽型晶体管Q1和第二耗尽型晶体管Q2彼此串联，以当ITBU超出第一电流阈值(T1)时，晶体管Q1和Q2自动切换至高阻抗阻断状态。在本示例中，在制造过程中为调整T1而对TBU的修正是通过与Q1、Q2串联的阻性修正电路来提供的，其中该阻性修正电路的电阻可在制造过程中选择。
更具体地，图3的阻性修正电路包括串联的电阻器R1和R2，每个电阻器还与相应的保险丝并联。这里保险丝F1和F2分别对应于电阻器R1和R2。
在本例中，可根据F1和F2在制造过程中处于开路还是短路状态而在制造过程中选择阻性电路的电阻，如下表所指示的那样。
  F1   F2   电阻
  开路   开路   R1+R2
  开路   短路   R1
  短路   开路   R2
  短路   短路   0
较佳地，R1和R2具有不同的值(例如R1＝1Ω且R2＝2Ω)，以当仅有R1或R2提供电阻时获得不同电阻值。在本例中，阻性电路电阻的可能值为0、1、2和3欧姆。
阻性修正电路的电阻与晶体管Q1的导通电阻串联。因此，它对Q2栅极电压起作用的方式与Q1导通电阻的作用相似。因此，可在制造过程中选择阻性修正电路的电阻以补偿晶体管导通电阻和/或Vt变化，由此提高TBU阈值电流的稳定性。
例如，假设制造过程中晶体管导通电阻(R导通)在2-6欧姆范围内变化。可在制造过程中(响应于R导通的测量值)选择标称总电阻R0(例如5Ω)并选择修正电路的电阻Rt以使R＝Rt+R导通尽可能地接近标称总电阻R0。在本例中，总电阻R可在5-6欧姆的范围内变化，由此使阈值电流的稳定性得以显著提高。本发明的实施例可包括具有一个或多个电阻器的阻性修正电路，这些电阻器与其对应的保险丝并联。
在一些情形下，相比使Q1的有效导通电阻更均一而言，提供Q1导通电阻与测得的Q2特征的适当匹配是更重要的。例如，假设TBU电流阈值是通过函数f(R导通、Q2parm)给出的，其中R导通是Q1的导通电阻而Q2parm是Q2的相关参数(例如阈值电压)，并假设Q2的参数随着器件不同而显著变化。在实践中，Q2一般为NMOS晶体管，而NMOS耗尽型晶体管的阈值电压是相对难以控制的器件参数。在这种情形下，较佳地基于Q2parm的测得值选择修正电阻Rt，以使电流阈值f(Rt+R导通、Q2parm)尽可能地均一。可利用通过修正提供的导通电阻的灵活性以提供这些函数中的任意一种(即，令有效R导通更为均一或直接使电流阈值更为均一)。
在图3的示例中，如图所示流过TBU的电流遇上Q2然后是Q1，再后面是阻性修正电路。还可将阻性修正电路设置于Q1和Q2之间，以使流过TBU的电流遇上Q2、修正电路然后是Q1。在任一情形下，由阻性修正电路提供的电阻与相关晶体管的导通电阻(即Q1的导通电阻)串联，因此电路的操作如上所述。换句话说，阻性修正电路X与Q1和Q2串联，而且Q2-Q1-X和Q2-X-Q1次序均可使用。
根据本发明原理的修正也适用于双向TBU。图4示出这种双向瞬变阻断单元的一个例子。图4的电路可理解为图2的双向TBU的改型，其中添加了上面结合图3描述的类型的阻性修正电路。图4的例子还示出偏压元件RB1和RB2，它们可以是设置成防止大量电流流向或流出Q1栅极的电阻器和/或二极管。这些偏压元件也已知为连接于TBU，并因此不需要在此作进一步说明。
在本例中，第一耗尽型晶体管Q1、第二耗尽型晶体管Q2和第三耗尽型晶体管Q3彼此串联，以当ITBU高过第一电流阈值(T1)时，使晶体管Q1和Q2自动切换至高阻阻断状态，并当ITBU高过第二电流阈值(T2)时，使晶体管Q1和Q3自动切换至高阻阻断状态，其中阈值T1和T2具有相反的极性。
可通过不烧断保险丝F1、F2、F3和F4或烧断其中的一些或全部而在制造过程中调整阈值T1和T2。例如，如果R2＝2R1、R3＝4R1且R4＝8R1，则阻性修正电路可提供根据制造完成后哪些熔丝被断路或短路而从集合{0、R1、2R1、3R1、4R1、5R1、6R1、7R1、8R1、9R1、10R1、11R1、12R1、13R1、14R1、15R1}中选择的任意电阻。由阻性修正电路提供的电阻与Q1的导通电阻串联，并因此如上所述地设置成补偿Q1导通电阻中的变化。
在本发明的一些较佳实施例中，使阻性修正电路相对于Q1对称(例如R1＝R4＝1Ω，R2＝R3＝2Ω)。此外，在这些实施例中，阻性修正电路的电阻在修正过程中被设置成尽可能相对Q1对称。这种配置是较佳的，因为这样容易减小TBU特征中的非对称性。在图4电路中的Q1任一侧具有不同的串联电阻值致使电路开始在不同电流值下切断，这取决于ITBU的极性。尽管这种非对称性对TBU阈值具有相对较小的影响，但由于Q2或Q3随着ITBU增大而容易在Q1之前就截止，因此使这种影响最小化往往仍然是较佳的。
然而，将Q1两侧的电阻修正至不同值的选择在某些情形下是有用的。例如，可用它来修正TBU的截止特性以在晶体管Q2和Q3不精确匹配的情形下确保TBU针对两种电流方向都能以相同的绝对电流水平截止。这是本发明的另一实施例。
前面的例子示出包含电阻器和保险丝的阻性修正电路。本发明也可通过其它类型的阻性修正电路来实现。例如，图5示出具有一种阻性修正电路的双向瞬变阻断单元，该阻性修正电路包括以交替串联方式连接的一个或多个电阻器和引线接触焊点。
更具体地，接触焊点502、504和506交替地串联于电阻器R3和R4。同样，接触焊点508、510和512交替地串联于电阻器R1和R2。在制造过程中，通过选择使接触焊点502、504和506中的哪些连接至引线520、并选择使接触焊点508、510和512中的哪些连接至引线530来选择本例中的阻性修正电路的电阻。这些引线至焊点的连接可通过诸如引线接合之类的传统技术来实现。
以这种方式提供的可调整性可通过示例来理解。假设电阻值如下：R1＝R4＝X，R2＝R3＝2X。那么通过各种焊接组合可获得的电阻如下表所示：
  引线520连接   引线530连接   总R
  502   508   3X
  502   510   5X
  502   512   6X
  504   508   X
  504   510   3X
  504   512   4X
  506   508   0
  506   510   2X
  506   512   3X
这里总R值是由主TBU电流路径(即通过串联的晶体管Q2、Q1和Q3)中的阻性修正电路提供的总阻值。即使从与晶体管Q2和Q3的栅极的连接看来R1、R2、R3和R4一直在电路中，它们仅在如果主TBU电流流过的情况下才会相关。例如，当引线520连接于焊点504或连接于焊点506，由于晶体管Q3的栅极电流可忽略，因此在R3上没有明显的电压降。因此，在这种情形中R3不对导通电阻具有什么影响，如前表所示。本例示出具有以交替次序出现的两个电阻器和三个焊点的修正电路。这种方法适用于交替串联于两个或多个接触焊点的一个或多个电阻器。
在本例中，电阻器R1、R2、R3和R4是低值电阻器，可通过将晶体管制造工艺的其中一个金属层图案化来方便地制造这些电阻器。也可采用其它种类的电阻器(例如多晶硅电阻器)。假设在一个数例中工艺偏差的一般水平，则在遵循图5方法的情况下，阈值电流标准偏差可从11.2％减小至4.9％。可通过在阻性修正电路中提供更多的电阻选择(例如通过增加串联的电阻数目)和/或通过选择修正电路中不同的电阻值来达成阈值电流标准偏差的进一步减小。
前面的例子示出基于提供适合对串联于有关晶体管(即图中的Q1)的导通电阻的阻值作出一次性电阻调整的阻性修正电路的修正方法。另一种方法是制造Q1以使其导通电阻可在制造的后级工序中被改变。例如，图6a-b示出适于结合本发明的实施例使用的分段式晶体管的俯视图。
在本例中，图6a的晶体管具有器件级(device-level)源极端604和器件级漏极端606。该晶体管还包括两个或多个段610，每个段具有相应的源极和漏极。分段的源极表示为612，而分段的漏极表示为614。因此每个段被认为是一个源极-漏极对。共用栅极602控制每个源极漏极对中的电流。这些段可具有相同的宽度或不同的宽度(图中示出不同宽度的情形)。
可通过选择连接于器件级端子604、606的源极漏极对中的一些或全部来调整最终器件的导通电阻。通过并联地添加更多和/或更大的段，即可调整导通电阻。例如，图6a的配置示出通过焊线608a-d将两个段连接于器件端子，而图6b的配置示出通过焊线608a-f将三个段连接于器件端子。该方法可认为是提供具有在制造的后级工序中可调整的宽度的晶体管。这种宽度调整有助于TBU制造，因为导通电阻取决于晶体管宽度。在修正TBU的过程中可执行或不执行各晶体管段的特征化，这取决于各段的参数受到控制的程度。
图6c示出另一种分段的晶体管方法，这种方法能减少选择晶体管导通电阻所需的引线数目。本例类似于图6b的示例，除了所有分段的漏极614通过器件级漏极端子620连接在一起。可采用分段的源极612与器件水平源极端子604的选择性引线接合以选择晶体管导通电阻。在这种情形下，如同图6a-b的例子，所得的器件具有并联于器件级源极端子和漏极端子的一个或多个分段，由此提供导通电阻的调整。在本例中，源极和漏极的角色可以颠倒(即所有分段的源极连接在一起，而分段的漏极有选择地经过引线接合)。
TBU的晶体管中的一个或多个可以是如同图6a-6b的分段式晶体管。在这类情形下，一般较佳地使双向TBU的中间那个晶体管被分段(例如图2、图4和图5上的Q1)。
本发明的一个方面是TBU制造方法，其包括在制造过程中修正TBU以调整TBU的电流阈值。本发明的另一方面是TBU电路，其包括在制造过程中修正TBU以调整TBU电流阈值的装置。一种上面提到的用于修正的装置例如为阻性修正电路。这样的阻性修正电路可以是提供与相关晶体管导通电阻串联的电阻R修正的任何电路，其中电阻R修正可在制造过程中通过一次性调整被设置为若干值中的一个。例如，图3和图4中的电阻器加保险丝方法以及图5中的选择性接合方法在这种理解中均为“用于修正的装置”。
同样在上文中例示出的另一用于修正的装置是具有制造中可调的导通电阻的TBU晶体管。例如，图6a-6b的分段式晶体管具有制造中可调的导通电阻。用于提供具有制造中可调的导通电阻的晶体管的其它方法也可采用“用于修正的装置”以实现本发明。
已通过示例而非限制地给出前面的说明，并且所图示和/或描述的这么多细节并非实现本发明所必须的。例如，图示的双向TBU具有作为N沟道MOSFET的Q2和Q3，并具有作为P沟道JFET的Q1。这种配置是较佳的，但非必须的，并且本发明的实施例可通过提供与上述内容相同的基本TBU功能的多种类型的晶体管的组合来实现。
前面的说明主要着重于执行TBU的修正以调整TBU阈值电流(即在该点截止的电流值)的情形。也可采用如上所述的修正技术或修正装置中的任意一种或其全部，以当TBU处于正常导通状态时调整由TBU提供的电阻。此后，该电阻被称为“TBU电阻”。

Claims (14)

1.一种制造用于保护串联负载的瞬变阻断单元(TBU)的方法，所述方法包括：
提供第一耗尽型晶体管；
提供第二耗尽型晶体管；
彼此串联地连接所述第一和第二耗尽型晶体管，以当流过所述第一和第二晶体管的TBU电流超过第一电流阈值时，使所述第一和第二晶体管自动切换至高阻抗阻断状态；以及
在制造过程中修正所述TBU以调整所述第一电流阈值或调整所述TBU的TBU电阻。
2.如权利要求1所述的方法，其特征在于，
所述第一和第二耗尽型晶体管中的至少一个是具有多个源极-漏极对并具有器件级源极端子和器件级漏极端子的多段器件；以及
在制造过程中修正所述TBU包括使所述源极-漏极对中的一个或多个与所述器件级源极和漏极端子建立并联电气连接，以在制造过程中选择所述多段器件的导通电阻。
3.如权利要求1所述的方法，其特征在于，在制造过程中修正所述TBU包括：
提供与所述第一耗尽型晶体管和所述第二耗尽型晶体管串联的阻性修正电路，以及
在制造过程中选择所述阻性修正电路的电阻。
4.如权利要求3所述的方法，其特征在于，所述阻性修正电路包括交替串联的一个或多个电阻器以及两个或更多个引线接触焊点。
5.如权利要求3所述的方法，其特征在于，所述阻性修正电路包括串联的一个或多个电阻器，每个所述电阻器并联于保险丝。
6.如权利要求1所述的方法，其特征在于，所述第一电流阈值具有第一极性，并进一步包括：
提供第三耗尽型晶体管；
将所述第三耗尽型晶体管与所述第一和第二耗尽型晶体管串联，以使所述TBU电流可流过所述第一、第二和第三晶体管，并且当所述TBU电流超过具有与所述第一极性相反的第二极性的第二电流阈值时，使所述第一和第三晶体管自动切换至高阻抗阻断状态。
7.如权利要求6所述的方法，其特征在于，还包括：
在制造过程中修正所述TBU以调整所述第二电流阈值。
8.一种用于保护串联负载的瞬变阻断单元(TBU)，所述TBU包括：
第一耗尽型晶体管；
第二耗尽型晶体管，其中所述第一和第二耗尽型晶体管彼此串联，以当流过所述第一和第二晶体管的TBU电流超过第一电流阈值时，使所述第一和第二晶体管自动切换至高阻抗阻断状态；以及
在制造过程中修正所述TBU以调整所述第一电流阈值或调整所述TBU的TBU电阻的装置。
9.如权利要求8所述的瞬变阻断单元，其特征在于，
所述第一和第二耗尽型晶体管中的至少一个是具有多个源极-漏极对并具有器件级源极端子和器件级漏极端子的多段器件；以及
所述用于修正的装置包括所述源极-漏极对中的一个或多个与所述器件级源极和漏极端子所建立的并联电气连接，籍此在制造过程中选择所述多段器件的导通电阻。
10.如权利要求8所述的瞬变阻断单元，其特征在于，
所述用于修正的装置包括与所述第一耗尽型晶体管和所述第二耗尽型晶体管串联的阻性修正电路；并且
在制造过程中能选择所述阻性修正电路的电阻。
11.如权利要求10所述的瞬变阻断单元，其特征在于，所述阻性修正电路包括交替串联的一个或多个电阻器以及两个或更多个引线接触焊点。
12.如权利要求10所述的瞬变阻断单元，其特征在于，所述阻性修正电路包括串联的一个或多个电阻器，每个所述电阻器并联于保险丝。
13.如权利要求8所述的瞬变阻断单元，其特征在于，还包括与所述第一和第二耗尽型晶体管串联的第三耗尽型晶体管，籍此所述TBU电流可流过所述第一、第二和第三晶体管；
其中所述第一电流阈值具有第一极性；以及
所述第三晶体管连接至所述第一晶体管，以当所述TBU电流超过具有与所述第一极性相反的第二极性的第二电流阈值时，使所述第一和第三晶体管自动切换至高阻抗阻断状态。
14.如权利要求13所述的瞬变阻断单元，其特征在于，还包括在制造过程中修正所述TBU以调整所述第二电流阈值的装置。
CN200880105198.2A 2007-07-26 2008-07-25 具有制造中可调的阈值电流的瞬变阻断单元 Pending CN101785162A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US96222107P 2007-07-26 2007-07-26
US60/962,221 2007-07-26
PCT/US2008/009131 WO2009014765A1 (en) 2007-07-26 2008-07-25 Transient blocking unit having a fab-adjustable threshold current

Publications (1)

Publication Number Publication Date
CN101785162A true CN101785162A (zh) 2010-07-21

Family

ID=40092083

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880105198.2A Pending CN101785162A (zh) 2007-07-26 2008-07-25 具有制造中可调的阈值电流的瞬变阻断单元

Country Status (4)

Country Link
US (1) US20090027822A1 (zh)
CN (1) CN101785162A (zh)
GB (1) GB2463626A (zh)
WO (1) WO2009014765A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097776A (zh) * 2010-12-17 2011-06-15 盛况 全自动固态断路器
CN117118393A (zh) * 2023-08-24 2023-11-24 合芯科技(苏州)有限公司 赝电阻电路及放大器电路

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102163604B (zh) * 2010-02-23 2012-05-23 上海贝岭股份有限公司 一种电阻修正电路
FR2988239A1 (fr) * 2012-03-16 2013-09-20 Converteam Technology Ltd Procede de compensation des tolerances de fabrication d'au moins un parametre electrique d'un transistor de puissance et systeme associe
WO2017128113A1 (zh) * 2016-01-27 2017-08-03 深圳市大疆创新科技有限公司 电源控制电路、电子调速器、无人飞行器及控制方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4412241A (en) * 1980-11-21 1983-10-25 National Semiconductor Corporation Multiple trim structure
US4439739A (en) * 1981-08-17 1984-03-27 U.S. Philips Corporation Circuit arrangement with electronically controllable transfer characteristic
US4734751A (en) * 1985-05-20 1988-03-29 General Electric Company Signal scaling MESFET of a segmented dual gate design
US4875023A (en) * 1988-05-10 1989-10-17 Grumman Aerospace Corporation Variable attenuator having voltage variable FET resistor with chosen resistance-voltage relationship
US5157573A (en) * 1989-05-12 1992-10-20 Western Digital Corporation ESD protection circuit with segmented buffer transistor
US5191279A (en) * 1990-03-15 1993-03-02 Ixys Corporation Current limiting method and apparatus
US5339067A (en) * 1993-05-07 1994-08-16 Crystal Semiconductor Corporation Integrated voltage divider and circuit employing an integrated voltage divider
US5742463A (en) * 1993-07-01 1998-04-21 The University Of Queensland Protection device using field effect transistors
JP3275569B2 (ja) * 1994-10-03 2002-04-15 富士電機株式会社 横型高耐圧電界効果トランジスタおよびその製造方法
JP3714696B2 (ja) * 1994-10-21 2005-11-09 富士通株式会社 半導体記憶装置
US5721144A (en) * 1995-04-27 1998-02-24 International Business Machines Corporation Method of making trimmable modular MOSFETs for high aspect ratio applications
JP3237523B2 (ja) * 1996-06-24 2001-12-10 関西日本電気株式会社 横型電界効果トランジスタ及びその設計方法
US6218884B1 (en) * 2000-03-02 2001-04-17 National Semiconductor Corp. Cancellation of Ron resistance for switching transistor in LVDS driver output
US6331768B1 (en) * 2000-06-13 2001-12-18 Xicor, Inc. High-resolution, high-precision solid-state potentiometer
US6952112B2 (en) * 2000-11-30 2005-10-04 Renesas Technology Corporation Output buffer circuit with control circuit for modifying supply voltage and transistor size
JP3787591B2 (ja) * 2002-02-14 2006-06-21 セイコーインスツル株式会社 抵抗回路
US20060098373A1 (en) * 2004-11-09 2006-05-11 Fultec Semiconductors, Inc. Intelligent transient blocking unit
US20060098363A1 (en) * 2004-11-09 2006-05-11 Fultec Semiconductors, Inc. Integrated transient blocking unit compatible with very high voltages
US20060158812A1 (en) * 2005-01-14 2006-07-20 Harris Richard A Transient blocking unit having shunt for over-voltage protection
US20070035906A1 (en) * 2005-08-11 2007-02-15 Harris Richard A Transient blocking unit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097776A (zh) * 2010-12-17 2011-06-15 盛况 全自动固态断路器
CN117118393A (zh) * 2023-08-24 2023-11-24 合芯科技(苏州)有限公司 赝电阻电路及放大器电路
CN117118393B (zh) * 2023-08-24 2024-03-26 合芯科技(苏州)有限公司 赝电阻电路及放大器电路

Also Published As

Publication number Publication date
GB201001564D0 (en) 2010-03-17
US20090027822A1 (en) 2009-01-29
GB2463626A (en) 2010-03-24
WO2009014765A1 (en) 2009-01-29

Similar Documents

Publication Publication Date Title
JP6506133B2 (ja) ボルテージレギュレータ
JP5580608B2 (ja) ボルテージレギュレータ
CN101785162A (zh) 具有制造中可调的阈值电流的瞬变阻断单元
US7482790B2 (en) Voltage regulator output stage with low voltage MOS devices
TWI411904B (zh) Voltage regulator
EP2784934B1 (en) Electronic biasing circuit for constant transconductance
US8450986B2 (en) Voltage regulator
US7923978B2 (en) Regulator circuit having over-current protection
WO1992019062A1 (en) Current limited circuit for subscriber interface
US9071047B2 (en) Voltage regulator
JP6498503B2 (ja) 電流検出回路
US10168725B2 (en) Current clamp circuit
CN104035473A (zh) 恒压电路
US20060022701A1 (en) Termination circuit
US6424200B1 (en) Termination impedance trimming circuit
CN115494903B (zh) 电压电流转换器
JP2005251130A (ja) 短絡保護回路付きボルテージレギュレータ回路
KR101374848B1 (ko) 전류검출회로
JP4186846B2 (ja) 過電流保護回路
US11114981B2 (en) Differential amplifier
US20230251677A1 (en) Current limit protection
US6873202B1 (en) Adaptive MOSFET resistor
JP2014063288A (ja) 電流生成回路
JP2018026784A (ja) 半導体装置およびその特性評価方法
KR20170061952A (ko) 보호회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100721