CN101777492A - 等离子体蚀刻加工方法 - Google Patents

等离子体蚀刻加工方法 Download PDF

Info

Publication number
CN101777492A
CN101777492A CN200910222707A CN200910222707A CN101777492A CN 101777492 A CN101777492 A CN 101777492A CN 200910222707 A CN200910222707 A CN 200910222707A CN 200910222707 A CN200910222707 A CN 200910222707A CN 101777492 A CN101777492 A CN 101777492A
Authority
CN
China
Prior art keywords
gas
etching
plasma
film
plasma processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910222707A
Other languages
English (en)
Inventor
本田昌伸
中村昌洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Zeon Corp
Original Assignee
Tokyo Electron Ltd
Nippon Zeon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd, Nippon Zeon Co Ltd filed Critical Tokyo Electron Ltd
Publication of CN101777492A publication Critical patent/CN101777492A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明公开一种等离子体加工方法,其通过使用含碳氟化合物的加工气体的等离子体加工目标对象。使用的碳氟化合物在分子内具有至少一个三键和至少一个以单键结合到与相邻碳原子形成三键的碳原子上的CF3基团,例如1,1,1,4,4,4-六氟-2-丁炔或1,1,1,4,4,5,5,5-八氟-2-戊炔。

Description

等离子体蚀刻加工方法
本案是申请日为2005年11月3日、申请号为200510117383.1、发明名称为 离子体加工方法的专利申请的分案申请。
技术领域
本发明涉及一种等离子体加工方法,特别涉及一种可以应用于半导体设备制造工艺中所包括的蚀刻加工和成膜加工的等离子体加工方法。
背景技术
当通过等离子体蚀刻加工用感光耐蚀膜作为掩膜(mask),将待加工的目标基板上形成的例如SiO2膜的硅氧化物膜除去时,通常采用碳氟化合物的气体(CF系列气体),例如八氟环戊烯(c-C5F8)或六氟-1,3-丁二烯(1,3-C4F6),例如日本专利公开(特开)No.2002-134479和日本专利公开(特开)No.2001-267294中所公开。
但是,对应于在感光耐蚀掩膜厚度降低方面的进展,近年来人们要求对于感光耐蚀膜选择比高的蚀刻。更为具体地说,如今非常重要的是增加硅氧化物膜相对于感光耐蚀膜的蚀刻选择比,即硅氧化物膜的蚀刻速率与感光耐蚀膜的蚀刻速率之比。但是,日本专利公开(特开)No.2002-134479所述的c-C5F8蚀刻气体和日本专利公开(特开)No.2001-267294中所述的1,3-C4F6蚀刻气体,在硅氧化物膜相对于感光耐蚀膜的蚀刻选择比方面不足以令人满意。
在使用c-C5F8或1,3-C4F6作为蚀刻气体的情况下带来了一个严重问题。具体地说,如果增加蚀刻气体的流速以试图增加蚀刻速度,蚀刻孔内则有副产品沉积,由此逐渐降低了蚀刻速度,最终导致蚀刻停止。
另一方面,通过CVD(化学气相沉积),使用例如c-C5F8的CF系列气体,在硅基板或例如SiO2膜的绝缘膜上,形成低介电常数的无定形CF膜(α-CF膜)的技术是已知的。但是,在使用传统CF系列气体的情况下,沉积速度并不够高,不足以满足以足够高的沉积速度形成膜这一技术的需求。
发明内容
本发明的第一个目的是提供一种蚀刻方法,通过使用CF系列气体,以相对于感光耐蚀膜的高蚀刻选择比蚀刻硅氧化物膜。此外,本发明的第二个目的是提供一种以高沉积速度形成α-CF膜的CVD成膜方法。
为了实现上述目的,本发明根据第一个方面提供了一种等离子体加工方法,包括:
通过使用含碳氟化合物的加工气体产生的等离子体,加工目标对象,其中所述的碳氟化合物在分子内具有至少一个三键,和至少一个以单键结合到与相邻碳原子形成三键的碳原子上的CF3基团。
根据本发明第一个方面的等离子体加工方法中,要求将等离子体加工应用于目标对象上形成的含硅氧化物膜的选择性蚀刻,通过使用含硅氧化物膜上形成的图案化感光耐蚀膜作为蚀刻掩膜,进行选择性蚀刻。在这种情况下,要求含硅氧化物膜相对于感光耐蚀膜的蚀刻选择比落入4.8-6的范围以内。而且,要求加工气体在蚀刻处理中的停留时间落入0.01-0.1秒的范围以内。此外,要求所采用的碳氟化合物由1,1,1,4,4,4-六氟-2-丁炔组成。还要求加工气体进一步包含一种或多种选自He、Ne、Ar和Xe的稀有气体。此外,要求加工气体进一步含有O2
根据本发明第一个方面的等离子体加工方法中,要求实施等离子体加工以便在目标对象上形成α-CF膜。在这种情况下,要求碳氟化合物由1,1,1,4,4,4-六氟-2-丁炔或1,1,1,4,4,5,5,5-八氟-2-戊炔组成。
根据本发明的第二个方面,提供一种控制程序,执行该程序时,使得计算机来控制使用等离子体加工方法的等离子体加工设备,所述方法包括:
通过使用含碳氟化合物的加工气体产生的等离子体,加工目标对象,其中所述的碳氟化合物在分子内具有至少一个三键,和至少一个以单键结合到与相邻碳原子形成三键的碳原子上的CF3基团。
根据本发明的第三个方面,提供了含有软件的计算机可读存储介质,当执行所述软件时,使得计算机来控制使用等离子体加工方法的等离子体加工设备,所述方法包括:
通过使用含碳氟化合物的加工气体产生的等离子体,加工目标对象,其中所述的碳氟化合物在分子内具有至少一个三键,和至少一个以单键结合到与相邻碳原子形成三键的碳原子上的CF3基团。
根据本发明的等离子体加工方法,通过使用具有三键和至少一个以单键结合到与相邻碳原子形成三键的碳原子上的CF3基团的碳氟化合物的气体,有可能以相对于用作蚀刻掩膜的感光耐蚀膜的高蚀刻选择比,实现硅氧化物膜的选择性蚀刻,或者以高沉积速度形成CF膜。
通过使用1,1,1,4,4,4-六氟-2-丁炔代替例如c-C5F8和1,3-C4F6的传统碳氟化合物,有可能以相对于感光耐蚀膜的高蚀刻选择性来蚀刻例如SiO2膜的硅氧化物膜。此外,在使用1,1,1,4,4,4-六氟-2-丁炔的蚀刻处理的情况下,有可能得到硅氧化物膜相对于感光耐蚀膜的高蚀刻选择比,即约4.8-6的蚀刻选择比,同时通过将蚀刻气体的停留时间设定在0.01-0.1秒,防止了蚀刻的停止。由此得出结论,本发明的等离子体加工方法可适用于以下蚀刻加工,即在形成诸如半导体设备中含有的栅电极的工艺当中,在例如SiO2膜或SiOF膜的氧化物膜上形成孔或槽。
而且,通过使用1,1,1,4,4,4-六氟-2-丁炔或1,1,1,4,4,5,5,5-八氟-2-戊炔作为碳氟化合物,有可能以高沉积速度有效形成CF膜。由此得出结论,本发明的等离子体加工方法可适用于以下CVD成膜加工,即在形成诸如半导体设备中含有的栅电极的步骤当中,在硅基板上或者在由诸如SiO2形成的层间介电薄膜上,沉积用作低介电值膜的CF膜。
附图说明
图1A和1B是横截面视图,其示意性显示了用以描述本发明第一个实施方式的晶片结构;
图2示意性地显示了用于本发明的等离子体加工设备的要点部分;
图3A和3B是横截面视图,其示意性显示了用以描述本发明第二个实施方式的晶片结构;
图4中的图表显示了C4F6气体的流速与蚀刻速度之间的关系,以及C4F6气体的流速与硅氧化物膜相对于感光耐蚀膜的蚀刻选择比之间的关系,其涉及形成直径0.1μm的孔的情况;
图5中的图表显示了C4F6气体的流速与蚀刻速度之间的关系,以及C4F6气体的流速与硅氧化物膜相对于感光耐蚀膜的蚀刻选择比之间的关系,其涉及形成直径0.15μm的孔的情况;
图6中的图表显示了C4F6气体的流速与蚀刻速度之间的关系,以及C4F6气体的流速与硅氧化物膜相对于感光耐蚀膜的蚀刻选择比之间的关系,其涉及形成直径0.3μm的孔的情况;
图7中的图表显示了孔径与硅氧化物膜相对于感光耐蚀膜的蚀刻选择比之间的关系,其涉及使用不同种类C4F6气体的情况;
图8中的图表显示了蚀刻速度与硅氧化物膜相对于感光耐蚀膜的蚀刻选择比之间的关系,其涉及使用不同种类CxFy气体;以及
图9中的图表显示了气体流速与沉积速度之间的关系,其涉及使用不同种类CxFy气体。
具体实施方式
本发明的等离子体加工方法中,使用含碳氟化合物的气体作为加工气体。加工气体中所含的碳氟化合物在分子内具有至少一个三键和至少一个以单键结合到与相邻碳原子形成三键的碳原子上的CF3基团。例如,本发明所用的碳氟化合物用以下通式(I)表示:
Figure G2009102227076D00041
其中,R代表例如CF3或C2F5的有机残基或无机残基。
通式(I)表示的化合物当中,尤其希望使用通式(I)所表示的以下化合物,其中取代基R代表C2F5,即1,1,1,4,4,5,5,5-八氟-2-戊炔,其也可用2-C5F8来表示,以及通式(I)所表示的以下化合物,其中取代基R代表CF3,即1,1,1,4,4,4-六氟-2-丁炔,其也可用2-C4F6来表示。
从以上给出的通式(I)可明显看出,本发明所用的碳氟化合物在分子内具有至少一个三键和至少一个以单键结合到与相邻碳原子形成三键的碳原子上的CF3基团。应当注意到三键倾向于在等离子体中容易断裂,使得位于邻近断裂部分的CF3基团游离出来。游离CF3基团是高度不稳定的,并且倾向于容易地聚合。因此,在蚀刻加工过程中,形成的聚合物沉积在感光耐蚀膜的表面上,以便发挥抗蚀保护膜的作用。此外,在成膜加工中,形成的聚合物以高的沉积速度沉积在目标对象上,在例如硅基板或硅氧化物膜的目标对象上形成薄膜,以便形成CF膜。
在将本发明的等离子体加工方法应用于蚀刻加工的情况下,待蚀刻的目标对象包括例如SiO2膜或SiOF膜,以及SiOC膜和SiOCH膜的硅氧化物膜。
在将本发明的等离子体加工方法应用于CVD成膜加工的情况下,应用本发明的等离子体加工方法的目标对象包括例如硅基板、形成栅电极的多晶硅薄层、形成层间介电膜或栅绝缘膜的硅氧化物膜,例如SiO2膜或SiOF膜。
现在参考附图对本发明的优选实施方式加以描述。
图1A和1B使横截面视图,其示意性显示了半导体晶片(此后简称为晶片)W的要点部分的放大图,用以描述根据本发明一个实施方式的蚀刻加工法的实施例。如图1A所示,在构成晶片W的硅基板101上,形成例如SiO2膜的硅氧化物膜102作为绝缘膜,在硅氧化物膜102上形成用作蚀刻掩膜的感光耐蚀膜103。举例来说,感光耐蚀膜103由聚羟基苯乙烯(polyhydroxy styrene)形成以抵抗Kr-F腐蚀,或由聚甲基丙烯酸甲酯(PMMA)形成以抵抗Ar-F腐蚀,并且以指定的形状图案化。如图所示,硅氧化物膜102暴露于开口部分110的底部,形成对应于槽或孔的图案。
如图1B所示,通过使用图2所示的等离子体加工设备1进行蚀刻,以便选择性地除去位于感光抗蚀膜103的开口部分110内的硅氧化物膜102。用于选择性地除去硅氧化物膜102的蚀刻气体,要求由含有例如2-C4F6气体的碳氟化合物气体和例如He、Ne、Ar或Xe的稀有气体的混合气体形成。更要求蚀刻气体进一步包含O2。更具体地说,通过使用含有例如2-C4F6、Ar和O2的气体来进行等离子体蚀刻。举例来说,蚀刻有可能在开口部分110(槽或孔)的深度达到指定水平的同时完成。要求蚀刻在这样的条件下进行,使得允许以至少450nm/min的蚀刻速度选择性地蚀刻硅氧化物膜102。此外要求硅氧化物膜102相对于感光耐蚀膜103的蚀刻选择比,即硅氧化物膜102相对于感光耐蚀膜103的蚀刻速度之比,落入4.8-6的范围以内。
图2示意性地显示了适用于根据本发明第一个实施方式的等离子体蚀刻加工的等离子体加工设备1的结构。等离子体加工设备1可以用作电容耦合型并联板蚀刻装置,其中上电极板和下电极板以互相面对的方式平行排列,上和下电极板各自均与高频电源相连。
等离子体加工设备1包括筒形腔2,其由例如表面经受阳极化处理(阳极氧化处理)的铝形成,并接地。将发挥下电极作用,并由感受器台4支撑的感受器5安置在腔2内部。举例来说,由硅形成并在其上形成指定薄膜的晶片W,水平地支撑在感受器5上,以便在等离子体加工设备1中经受蚀刻处理。高通滤波器(HPF)6与感受器5相连。
感受器台4内形成控温介质腔7。将控温介质通过引入管8引入到控温介质腔7中,使其在感受器台4中循环,从而将感受器5控制在指定的温度下。
形成类似于凸圆板的感受器5上表面上的中央部分,并且将形状与晶片W基本相同的静电卡盘11安置在形状类似于凸圆板的感受器5的上表面上。制造静电卡盘11以使电极12于绝缘材料内形成。从与电极12相连的DC电源13施加例如1.5kV的DC电压,以使静电卡盘11通过库仑力来静电吸引晶片W。
以沿着绝缘板3、感受器台4、感受器5和静电卡盘11延伸的方式形成气体通路14,以向待加工晶片W的后表面供应例如指定压力(背压力)的例如He气体的传热介质。感受器5与晶片W之间的热传导通过传热介质进行,以便将晶片W保持在指定的温度下。
环形聚焦环15以环绕处于静电卡盘11上的晶片W的方式,安置在感受器5的上部外围部分。聚焦环15由例如陶瓷材料或石英的绝缘材料制成,起到提高蚀刻均一性的作用。
上电极21安置在感受器5上面,使其以平行并面对感受器5的方式定位。上电极21以面对感受器5的方式通过绝缘材料22支撑于腔2的上部,上电极21包括电极板24和支撑电极板24的电极支撑元件25。电极板24提供有大量的喷射端口23,举例来说,电极板24由石英制成。另一方面,电极支撑元件25由导电材料制成,例如表面经受例如阳极化处理的铝。顺便提及,有可能控制感受器5与上电极21之间的间隙。
在上电极21所包括的电极支撑元件25的中央,形成气体引入端口26。气体供给管27与气体引入端口26相连。此外,加工气体供给源30通过阀门28和质量流量控制器29与气体供给管27相连。由于这种特殊结构,将用于等离子蚀刻的蚀刻气体从加工气体供给源30供给到腔2中。顺便提及,图2仅仅显示了单加工气体供给源30作为代表。但是,等离子体加工设备1中包括了多个加工气体供给源30,使得在含有碳氟化合物气体、稀有气体和O2气的加工气体供给到腔2中时,可以对例如2-C4F6气体的碳氟化合物气体、例如Ar气的稀有气体和O2气的流速独立地加以控制。
排气管31与腔2的底部相连,排气装置35与排气管31相连。排气装置35装有例如涡轮分子泵的真空泵,以将腔2的内部区域抽空,从而在腔2中建立起指定的减压气氛。例如,将腔2的内部区域抽空到不高于1Pa的指定压力。腔2的侧壁中形成闸门阀32。在闸门阀32开启的状态下,晶片W在腔2与相邻的真空交换舱(load lock chamber,未显示)之间转移。
第一高频电源40与上电极21相连,匹配装置41装配在一端与上电极21相连并且另一端与第一高频电源40相连的电源线上。另外,低通滤波器(LPF)42与上电极21相连。第一高频电源40的频率落入50-150MHz的范围以内。通过施加如此高频的高频电源,有可能在腔2内形成所需的解离状态下的高密度等离子体,使得有可能在低压条件下进行等离子体加工。进一步,要求第一高频电源40的频率落入50-80MHz的范围以内。典型地,如图2所示,使用60MHz的频率或其附近的条件。
第二高频电源50与作为下电极的感受器5相连,匹配装置51与从第二高频电源50通向感受器5的电源线相连。第二高频电源50的频率落入几百kHz到几十MHz的范围以内。通过施加上述范围内频率的高频电源,有可能在不损坏晶片W的情况下给予晶片W适当的离子功能。如图2所示,使用诸如13.56MHz的频率或800kHz的条件作为第二高频电源50的频率。
等离子体加工设备1的各构成部分与装有CPU的加工控制器60相连,以便受加工控制器60的控制。用户界面61与加工控制器60相连。用户界面61包括由加工管理人员操作的键盘,以便进行管理等离子体加工设备1所需的指令输入操作,以及用于可视化显示等离子体加工设备1的工作状态的显示设备。
存储部分62也与加工控制器60相连。存储部分62中存有控制程序(软件),用于实现等离子体加工设备1在加工控制器60的控制下执行的各种加工过程,以及记录诸如加工条件数据的处方。
如果需要的话,一经收到来自用户界面61的指令,便从存储部分62中读取任选的处方,使加工控制器60执行读自存储部分62的处方,在等离子体加工设备1中在加工控制器60的控制下实现所要求的加工过程。还可能使用记录有诸如控制程序和加工条件数据的处方,所述处方存储于计算机可读的存储介质中,例如CD-ROM、硬盘、软盘或非易失性存储器。另外可选地,如果需要的话,还可能通过专用电路转移处方,使其用于在线基础上。
现在说明关于硅基板101上形成的硅氧化物膜102的蚀刻加工,其通过上述结构的等离子体加工设备1来进行。
第一步,通过开启闸门阀32,将具有硅氧化物膜102和其上形成的图案化感光耐蚀膜103的晶片W,从真空交换舱(未显示)转移到腔2中。这样引入到腔2中的晶片W处于静电卡盘11上。接下来,从DC电源13向静电卡盘11施加DC电压,以使静电卡盘11静电吸引晶片W。
下一步,关闭闸门阀32,通过排气装置35将腔2的内部区域抽空到指定的真空度。接下来,开启阀门28,使得蚀刻气体从加工气体供给源30经由质量流量控制器29、加工气体供给管27和气体引入端口26引入到上电极21的中空部分,该蚀刻气体包括例如2-C4F6的碳氟化合物CxFy气体、Ar气和O2气,其中x和y代表任意整数。通过质量流量控制器29将氟碳化合物气体、Ar气和O2气控制在指定的流速比。接下来,将蚀刻气体透过电极板24的喷射孔23均匀地喷射在晶片W上,如图2中的箭头所指示。要求对加工气体的流速加以控制,使得2-C4F6气体的流速设为10-50mL/min,Ar气的流速设为0-1,500mL/min,O2气的流速设为10-50mL/min。更为理想地,2-C4F6/Ar/O2的流速应为大约18-20/300/20mL/min。
要求蚀刻在不低于450nm/min的蚀刻速度下进行。另外,为了增加蚀刻阶段中硅氧化物膜102相对于感光耐蚀膜103的蚀刻选择比,要求加工气体的停留时间落入约0.01-0.1秒的范围以内,理想地为0.01-0.03秒。停留时间是蚀刻气体在腔2中进行蚀刻的时间平均长度,表达如下:
τ=V/S=pV/Q
其中τ(秒)是停留时间,V(m3)是用晶片W和聚焦环15的面积乘以电极间距离得到的有效腔体积,即蚀刻气体在其中变为等离子体的空间的体积,S(m3/sec)是排放速度,p(Pa)是腔2中的压力,Q(Pa·M3/sec)是总流速。
腔2内部的压力保持在指定的压力下,例如1-8Pa,理想地为大约2.0Pa。在该条件下,将500-3,000W的高频电,理想地为大约2,200W,从第一高频电源40提供给上电极21,并将1,000-3,000W的高频电,理想地为大约1,800W,从第二高频电源50提供给作为下电极的感受器5,以将蚀刻气体转化为等离子体,从而选择性地蚀刻硅氧化物膜102。顺便提及,要求将背压力在晶片W的中央部分和边缘部分分别设为约666.5Pa和约3332.5Pa。此外,至于加工温度,要求将上电极21的温度设为60℃,腔2侧壁的温度设为50℃,感受器5的温度设为-10℃。
图3A和3B示意性地举例说明了根据本发明第二个实施方式的CVD成膜加工。如图3A所示,晶片W上形成了构成诸如栅电极的多晶硅层105和用作层间绝缘膜的硅氧化物膜106。
如图3A和3B所示,通过使用结构如图2所示的等离子体加工设备1,CVD成膜倾向于在硅氧化物膜106上形成起低介电值膜作用的CF膜107。在CF膜107的形成中,要求使用含碳氟化合物气体和例如He、Ne、Ar、Kr或Xe的稀有气体的混合气体作为成膜气体。更要求成膜气体进一步包含O2。举例来说,通过使用含2-C4F6和/或2-C5F8、Ar和O2的混合气体来进行等离子体CVD。举例来说,CF膜107生长至达到指定的厚度时,CVD即告完成。
根据本发明第二个实施方式的CVD成膜加工中,图2所示的等离子体加工设备1可以适宜地用作CVD设备,如上述第一个实施方式中所使用的。因此,以下的描述主要涉及第一个实施方式与第二个实施方式之间的不同点。
等离子体加工设备1用作等离子体蚀刻设备时,从第二高频电源50向用作下电极的感受器5供给高频电。但是,等离子体加工设备1用作CVD设备时,指定的高频电仅提供给上电极21,在不对感受器5提供高频电的情况下进行等离子体加工。
在CVD成膜工艺中,开启闸门阀32,将具有多晶硅膜105和其上形成的硅氧化物膜106的晶片W从真空交换舱(未显示)转移到腔2中,然后使晶片W放置于静电卡盘11上。在该条件下,从DC电源13向静电卡盘11施加DC电压,以使静电卡盘11静电吸引晶片W。
下一步,关闭闸门阀32,通过排气装置35将腔2的内部区域抽空到指定的真空度。接下来,开启阀门28,使得成膜气体经由加工气体供给管27和气体引入端口26引入到上电极21的中空部分,该成膜气体包括例如2-C4F6或2-C5F8的碳氟化合物(CxFy)、Ar和O2。在这种情况下,通过质量流量控制器29将氟碳化合物气体、Ar气和O2气的流量控制在指定的流速比下。接下来,将成膜气体经过电极板24的喷射孔23均匀地喷射到晶片W上,如图2中的箭头所指示。要求对加工气体的流速加以控制,使得CxFy气体的流速设为10-50mL/min,Ar气的流速设为0-1,500mL/min,O2气的流速设为10-50mL/min。更为理想地,CxFy/Ar/O2的流速应为大约40/300/20mL/min。另外,要求加工气体的停留时间落入约0.01-0.1秒的范围以内,更为理想地为0.01-0.03秒。停留时间是成膜气体在腔2中进行沉积的时间平均长度,表达如下:
τ=V/S=pV/Q
其中τ(秒)是停留时间,V(m3)是用晶片W和聚焦环15的面积乘以电极间距离得到的有效腔体积,即成膜气体在其中变为等离子体的空间的体积,S(m3/sec)是排放速度,p(Pa)是腔2中的压力,Q(Pa·M3/sec)是总流速。
腔2的内压力保持在指定的压力下,例如1-8Pa,理想地为大约2.0Pa。在该条件下,将500-3,000W的高频电,理想地为大约2,200W,从第一高频电源40提供给上电极21,并将0-1,000W的高频电,理想地为0W,从第二高频电源50提供给作为下电极的感受器5,以将加工气体转化为等离子体,从而在硅氧化物膜106上形成CF膜107。至于加工温度,要求将上电极21的温度设为60℃,腔2侧壁的温度设为50℃,感受器5的温度设为20℃。
现在说明为确认本发明的效果而进行的实验。该实验所用的碳氟化合物(CxFy)的结构分子式如下:
通过热氧化在硅基板101上形成厚度为2,000nm的SiO2膜作为硅氧化物膜102,然后在硅氧化物膜102上形成厚度为660nm的感光耐蚀膜103,制备结构如图1A所示的样品晶片。感光耐蚀膜103包括直径对应于孔的敞开部分110。顺便提及,使用由聚甲基丙烯酸甲酯(PMMA)形成的X-射线掩膜感光耐蚀膜作为感光耐蚀膜103。
使用与图2所示结构相同的等离子体加工设备1,选择性地蚀刻样品晶片,只不过腔2的内部体积为70L,以便在硅氧化物膜102上形成直径各为0.1μm、0.15μm或0.3μm的孔。蚀刻速度在形成每一个这些孔的情况下测量,以便计算硅氧化物膜相对于感光耐蚀膜的蚀刻选择比。顺便提及,对于每一个平坦部分和小平面部分,分别计算硅氧化物膜相对于感光耐蚀膜的蚀刻选择比。顺便提及,上述的平坦部分代表在感光耐蚀膜103平坦部分的厚度(即感光耐蚀膜103的整体厚度)的基础上进行的蚀刻速度测量的结果。另一方面,在感光耐蚀膜103的拐角部分通过离子喷射作用削去的情况下,上述的小平面部分代表在感光耐蚀膜103的整体厚度减去削肩部分的厚度得到的膜厚度的基础上进行的蚀刻速度计算的结果。
使用2-C4F6作为蚀刻气体中所含的碳氟化合物,其分子内具有至少一个三键和至少一个以单键结合到与相邻碳原子形成三键的碳原子上的CF3基团。还使用了1,3-C4F6进行对比,其为上述碳氟化合物的结构异构体。
Ar和O2的流速是固定的,C4F6的流速是变化的,以将C4F6/Ar/O2的流速设为18-24/300/20mL/min(sccm)。另外,腔2的内压力设为约2.0Pa(15mTorr)。在该条件下,将2,200W的高频电提供给上电极21,将1,800W的高频电提供给起下电极作用的感受器5,以便将蚀刻气体转化为等离子体,以进行要求的等离子体蚀刻。顺便提及,晶片W中央部分的背压力设为约666.5Pa(5Torr),晶片W边缘部分的背压力设为约3332.5Pa(25Torr)。至于加工温度,将上电极21的温度设为60℃,腔2侧壁的温度设为50℃,感受器5的温度设为-10℃。另外,蚀刻时间设为3分钟。
图4中的图表显示了蚀刻速度与硅氧化物膜相对于感光耐蚀膜的蚀刻选择比,其涉及形成的孔直径为0.1μm的情况,图5中的图表显示了蚀刻速度与硅氧化物膜相对于感光耐蚀膜的蚀刻选择比,其涉及形成的孔直径为0.15μm的情况,图6中的图表显示了蚀刻速度与硅氧化物膜相对于感光耐蚀膜的蚀刻选择比,其涉及形成的孔直径为0.3μm的情况。图4-6中给出的实验数据涉及平坦部分的测量结果。
另外,图7中的图表显示了在C4F6的流速设为20mL/min的情况下,涉及每一孔径时,每一平坦部分和小平面部分中硅氧化物膜相对于感光耐蚀膜的蚀刻选择比。
从图4-7中可明显看出,发现碳氟化合物2-C4F6在硅氧化物膜相对于感光耐蚀膜的蚀刻选择比方面优于其上述结构异构体1,3-C4F6,2-C4F6在分子内具有至少一个三键和至少一个以单键结合到与相邻碳原子形成三键的碳原子上的CF3基团。尤其是在平坦部分,这两种碳氟化合物之间在硅氧化物膜相对于感光耐蚀膜的蚀刻选择比上的差别随着孔径的增加而显著增加。至于蚀刻速度,2-C4F6与1,3-C4F6之间没有观察到可察觉的差别。
以上指出的实验数据证明,2-C4F6使得人们可能以硅氧化物膜相对于感光耐蚀膜的高蚀刻选择比进行蚀刻处理,同时保持与1,3-C4F6基本相等的蚀刻速度。
此外,通过使用等离子体蚀刻设备1,将选择性蚀刻应用于样品晶片。在这种情况下,使用2-C5F8、2-C4F6及其结构异构体,即c-C5F8、1,3-C5F8(八氟-1,3-戊二烯)和1,3-C4F6作为分子内具有至少一个三键和至少一个以单键结合到与相邻碳原子形成三键的碳原子上的CF3基团的碳氟化合物(CxFy)。通过选择性蚀刻形成直径为0.15μm的孔,以便测量蚀刻速度以及硅氧化物膜相对于感光耐蚀膜的蚀刻选择比。
Ar和O2的流速是固定的,CxFy的流速是变化的,以将CxFy/Ar/O2的流速设为14-24/300/20mL/min(sccm)。另外,腔2的内压力设为约2.0Pa(15mTorr)。在该条件下,将2,200W的高频电提供给上电极21,将1,800W的高频电提供给起下电极作用的感受器5,以便将蚀刻气体转化为等离子体,以进行要求的等离子体蚀刻。顺便提及,晶片W中央部分的背压力设为约666.5Pa(5Torr),晶片W边缘部分的背压力设为约3332.5Pa(25Torr)。至于加工温度,将上电极21的温度设为60℃,腔2侧壁的温度设为50℃,感受器5的温度设为-10℃。另外,蚀刻时间设为3分钟。
图8中的图表显示了实验数据。图中的标记○表示蚀刻性能是令人满意的,标记△表示蚀刻性能有所降低,标记x表示在孔形成之前实施蚀刻是不可能的,从而蚀刻中止。实验数据证明,分子内具有至少一个三键和至少一个以单键结合到与相邻碳原子形成三键的碳原子上的CF3基团的2-C4F6,表现出硅氧化物膜相对于感光耐蚀膜的高蚀刻选择比。它还指出,在使用2-C4F6碳氟化合物的情况下,即使提高特定碳氟化合物的流速,也不可能发生蚀刻的中止。
图8中给出的实验数据还证明,在使用2-C4F6碳氟化合物的情况下,由于在腔2的内部体积为70L并且工作压力为约2.0Pa(15mTorr)这一条件下得到了硅氧化物膜相对于感光耐蚀膜的高蚀刻选择比,如果加工气体的停留时间落入约0.01-0.1秒的范围以内,可能得到硅氧化物膜相对于感光耐蚀膜的高蚀刻选择比。
另一方面,在使用其它碳氟化合物的情况下,总体上确实有可能得到高的蚀刻速度。但是,硅氧化物膜相对于感光耐蚀膜的蚀刻选择比低,表明在使用薄的感光耐蚀膜的情况下,使用其它的碳氟化合物是困难的。
为了探讨等离子体加工设备1在CVD成膜加工中的应用,将CVD成膜测试应用于层压结构,其构造如图3A所示,即将SiO2膜作为硅氧化物膜106层压在多晶硅层105上。
作为通过CVD成膜的实施例,使用构造与图2所示相同的等离子体加工设备1,在硅氧化物膜106上形成起低介电值膜作用的CF膜。使用含有碳氟化合物(CxFy)、Ar和O2的气体混合物作为成膜气体。
在CVD成膜方法中,Ar和O2的流速是固定的,碳氟化合物(CxFy)的流速是变化的,以便将CxFy/Ar/O2的流速设为10-50/300/20mL/min(sccm)。腔2的内压力设为约2.0Pa(15mTorr),将2,200W的高频电提供给上电极21,而对起下电极作用的感受器5则不提供高频电。顺便提及,加工温度设定如下,将上电极21的温度设为60℃,腔2侧壁的温度设为50℃,感受器5的温度设为20℃。
图9中的图表显示了实验数据。
从图9中可明显看出,气体流速在10-50mL/min(sccm)的范围以内时,在使用分子内具有至少一个三键和至少一个以单键结合到与相邻碳原子形成三键的碳原子上的CF3基团的碳氟化合物2-C5F8的情况下,得到最高的沉积速度。在使用结构分子式与2-C5F8类似的2-C4F6的情况下,得到第二高的沉积速度。使用上述两种碳氟化合物的情况下的沉积速度高于使用c-C5F8和1,3-C4F6的情况下的沉积速度,c-C5F8和1,3-C4F6分别是上述碳氟化合物2-C5F8和2-C4F6的结构异构体。发现在使用其它碳氟化合物c-C4F8(八氟环丁烷)和C3F8(八氟丙烷)的情况下,沉积速度较次。
该实施方式意图阐明本发明的技术内容,其不应视为限于特定的实施例,而是可以在本发明的精神之内并且在所附权利要求的范围之内以各种其它形式产生效果。
例如,每一个上述的实施方式中,使用电容耦合型并联板蚀刻设备。但是,只要有可能通过使用本发明中定义的加工气体形成等离子体,便可能使用任何类型的设备。例如,有可能使用任何类型的等离子体加工设备,例如感应耦合型等离子体加工设备。

Claims (6)

1.一种等离子体蚀刻加工方法,包括:
通过使用由含碳氟化合物的加工气体所产生的等离子体,加工目标对象,其中所述的碳氟化合物在分子内具有至少一个三键,和至少一个以单键结合到与相邻碳原子形成三键的碳原子上的CF3基团,
其中所述的等离子体是通过施加频率落入50-150MHz的范围以内的高频电力而形成的,
其中所述的等离子体蚀刻加工是应用于在目标对象上形成的含硅氧化物膜的蚀刻工艺,所述的蚀刻工艺是通过使用在含硅氧化物膜上形成的图案化感光耐蚀膜作为蚀刻掩膜而进行的,
其中所述的加工气体在蚀刻加工中的停留时间落入0.01-0.1秒的范围以内。
2.根据权利要求1所述的等离子体蚀刻加工方法,其中含硅氧化物膜相对于感光耐蚀膜的蚀刻选择比落入4.8-6的范围以内。
3.根据权利要求1所述的等离子体蚀刻加工方法,其中所述的碳氟化合物是1,1,1,4,4,4-六氟-2-丁炔。
4.根据权利要求3所述的等离子体蚀刻加工方法,其中所述的加工气体进一步包含一种或多种选自He、Ne、Ar和Xe的稀有气体。
5.根据权利要求4所述的等离子体蚀刻加工方法,其中所述的加工气体进一步含有O2
6.根据权利要求1所述的等离子体蚀刻加工方法,其中所述的高频电力的频率落入50-80MHz的范围以内。
CN200910222707A 2004-11-05 2005-11-03 等离子体蚀刻加工方法 Pending CN101777492A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004321872 2004-11-05
JP2004-321872 2004-11-05

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN 200510117383 Division CN1790613A (zh) 2004-11-05 2005-11-03 等离子体加工方法

Publications (1)

Publication Number Publication Date
CN101777492A true CN101777492A (zh) 2010-07-14

Family

ID=36788350

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200910222707A Pending CN101777492A (zh) 2004-11-05 2005-11-03 等离子体蚀刻加工方法
CN 200510117383 Pending CN1790613A (zh) 2004-11-05 2005-11-03 等离子体加工方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN 200510117383 Pending CN1790613A (zh) 2004-11-05 2005-11-03 等离子体加工方法

Country Status (1)

Country Link
CN (2) CN101777492A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702572A (zh) * 2014-12-11 2016-06-22 东京毅力科创株式会社 等离子体蚀刻方法
CN107567650A (zh) * 2015-04-02 2018-01-09 东京毅力科创株式会社 使用双频电容耦合等离子体(ccp)以euv抗蚀剂进行的沟槽和孔图案化
TWI703206B (zh) * 2013-12-30 2020-09-01 美商杜邦股份有限公司 腔室清潔及半導體蝕刻氣體

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI703206B (zh) * 2013-12-30 2020-09-01 美商杜邦股份有限公司 腔室清潔及半導體蝕刻氣體
CN105702572A (zh) * 2014-12-11 2016-06-22 东京毅力科创株式会社 等离子体蚀刻方法
CN107567650A (zh) * 2015-04-02 2018-01-09 东京毅力科创株式会社 使用双频电容耦合等离子体(ccp)以euv抗蚀剂进行的沟槽和孔图案化

Also Published As

Publication number Publication date
CN1790613A (zh) 2006-06-21

Similar Documents

Publication Publication Date Title
CN105762073B (zh) 用于各向异性钨蚀刻的方法和装置
CN101521158B (zh) 等离子体蚀刻方法和等离子体蚀刻装置
US6168726B1 (en) Etching an oxidized organo-silane film
JP4454148B2 (ja) 改良式の酸化層エッチング方法
CN100521111C (zh) 等离子体蚀刻方法
CN102655086B (zh) 半导体器件的制造方法
KR101160102B1 (ko) 가스 화학물 및 탄화 수소 첨가의 주기적 조절을 이용하는 플라즈마 스트리핑 방법
KR101029947B1 (ko) 플라즈마 에칭 성능 강화를 위한 방법
CN100541734C (zh) 等离子体蚀刻方法
CN1921072B (zh) 一种蚀刻高介电常数材料的方法
US20060240661A1 (en) Method of preventing damage to porous low-K materials during resist stripping
US7981699B2 (en) Method for tunably repairing low-k dielectric damage
US20110097904A1 (en) Method for repairing low-k dielectric damage
KR20200018897A (ko) 플라즈마 식각 방법
US20130029493A1 (en) Plasma etching method, control program and computer storage medium
US7351665B2 (en) Plasma etching method, plasma etching apparatus, control program, computer recording medium and recording medium having processing recipe recorded thereon
JP2019204815A (ja) 基板処理方法及び基板処理装置
CN100474527C (zh) 等离子体蚀刻方法
CN100474524C (zh) 等离子体蚀刻方法及计算机可读取的存储介质
CN101777492A (zh) 等离子体蚀刻加工方法
EP1835529A1 (en) Method for manufacturing semiconductor device
WO2019169009A1 (en) Systems and methods to form airgaps
US7501350B2 (en) Plasma processing method
JP5089871B2 (ja) 半導体装置の製造方法
WO2005071722A1 (en) Selective etch of films with high dielectric constant

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20100714