CN101771074A - 闪存结构 - Google Patents

Abstract

本发明提供一种闪存结构，包括：半导体基底，其内设有多个离子掺杂区域，各区域分别作为源极或漏极；隧穿氧化层，形成在所述基底表面上；浮栅，位于源极和漏极之间并叠加在所述隧穿氧化层上方；绝缘层，位于所述浮栅上表面；控制栅，叠加在所述绝缘层上表面；氧化层，沉积在所述浮栅、绝缘层及控制栅叠加而成的侧壁和所述控制栅上表面；氮化物，沉积在所述氧化层的侧壁上。与现有技术相比，本发明提供的闪存结构采用ON的介质结构代替了现有技术中ONO的介质结构，使得加厚的氮化物不仅增大了其绝缘性能，而且有效克服了后续蚀刻工艺中去除介质结构而引起介质结构变薄的问题，大大提高了存储在浮栅内电荷的保持时间，避免了数据的遗失。

Description

闪存结构

技术领域

本发明涉及导体器件结构，尤其涉及一种非易失性半导体存储结构。

背景技术

存储器用于存储大量数字信息，据调查显示，世界范围内，存储器交易约占半导体交易的30％。多年来，工艺技术的进步和市场需求的增加催生越来越多高密度的各种类型存储器，如RAM(随机存储器)、DRAM(动态随机存储器)、ROM(只读存储器)、EPROM(可擦除可编程只读存储器)、FLASH(闪存)和FRAM(铁电存储器)等。其中，闪存存储器即FLASH已经成为非易失性半导体存储技术的主流。FLASH不但可以用电气方法为数据编程、擦去和读取数据，而且可以在电源中断过程中保留数据，并兼具存取速度快，质轻容量大及存取装置体积小等优点，被广泛应用在各类诸如智能卡、SIM卡(用户身份识别卡)、微控制器和手机等电子产品中。

FLASH器件基本分为两种类型：叠栅器件和分栅器件。叠栅器件通常包括浮栅与控制栅，其中，浮栅位于控制栅和基底之间，且处于浮置状态，没有和电路连接，用于存储数据；控制栅则与字线相接，用于控制浮栅。此外，浮栅和基底之间还包括隧穿氧化层，浮栅和控制栅之间还包括有隔离的介电层等。

请参考图1为现有典型的叠栅结构闪存单元的截面示意图，该类叠栅结构闪存单元包括沉积在基底1上的隧穿氧化层2，浮栅3位于所述隧穿氧化层2正上方，控制栅5堆叠在所述浮栅3上面，在所述控制栅5和所述浮栅3之间设有ONO(氧化物-氮化物-氧化物)介质层4，在所述浮栅3和所述控制栅5外面沉积有第一氧化物6，然后再在所述第一氧化物6上沉积一层氮化物7，并在所述氮化物7上沉积第二氧化物8。所述第一氧化物6、氮化物7和所述第二氧化物8形成一个ONO绝缘的介质结构。

由于现有这种ONO绝缘介质结构在进行后续蚀刻制程的时候，会蚀刻掉部分所述第二氧化层8，且该被蚀刻的厚度难以控制，使得ONO绝缘的介质结构厚度减小，因此保持在所述浮栅3内的电荷容易逃逸出去，导致保存在闪存内的数据丢失。

发明内容

本发明要解决的技术问题是：提供一种新型的闪存单元结构，有效提高存储在浮栅内的电荷的保持能力。

为解决上述技术问题，本发明提供的一种闪存结构，包括：

半导体基底，其内设有多个离子掺杂区域，各区域分别作为源极或漏极；

隧穿氧化层，形成在所述基底表面上；

浮栅，位于源极和漏极之间并叠加在所述隧穿氧化层上方；

绝缘层，位于所述浮栅上表面；

控制栅，叠加在所述绝缘层上表面；

氧化层，沉积在所述浮栅、绝缘层及控制栅叠加而成的侧壁和所述控制栅上表面；

氮化物，沉积在所述氧化层的侧壁上。

进一步的，所述氮化物厚度范围为800埃～1200埃。

进一步的，所述氮化物厚度为1000埃。

进一步的，所述氮化物为氮化硅。

进一步的，所述氧化层厚度范围为135埃～165埃。

进一步的，所述氧化层厚度为150埃。

进一步的，所述绝缘层为包含氧化物-氮化物-氧化物(ONO)或包含氧化物-氮化物(ON)的介质结构。

进一步的，所述绝缘层为氧化物与氮化物的组合物、氧化物或氮化物。

与现有闪存结构相比，本发明提供的闪存结构采用ON的介质结构代替了现有技术中ONO的介质结构，使得加厚的氮化物不仅增大了其绝缘性能，而且有效克服了后续蚀刻工艺中去除介质结构而引起介质结构变薄的问题，大大提高了存储在浮栅内电荷的保持能力，避免了数据的遗失。

附图说明

以下结合附图和具体实施例对本发明的闪存结构作进一步详细的描述。

图1是现有典型的叠栅结构闪存单元的截面示意图；

图2是本发明实施例提供的闪存结构截面示意图；

图3是本发明实施例ON结构在不同厚度下老化试验的失效率趋势图。

具体实施方式

本实施例提供的闪存结构请参阅图2，该闪存结构包括：半导体基底1，其内设有多离子掺杂区域，以分别作为源极(未标示)和漏极(未标示)，在所述基底1表面形成有一层隧穿氧化层2，所述隧穿氧化层2上方设置有浮栅3，所述浮栅3位于源极和漏极之间，所述浮栅3上表面上连接有绝缘层4，该绝缘层4可以为氧化物与氮化物的组合物、氧化物或氮化物，比如ONO(氧化物-氮化物-氧化物)的介质结构或者ON(氧化物-氮化物)的介质结构，本实施例中，所述绝缘层4为氧化硅40、氮化硅41及氧化硅42叠加的介质结构。在绝缘层4上方堆叠有控制栅5。所述浮栅3、绝缘层4以及控制栅5堆叠而成的侧壁与所述控制栅5上表面共同形成的外表面包覆有一层氧化层6，所述氧化层6侧壁设有一层氮化物7，本实施例中所述氮化物7为氮化硅，所述氧化层6的厚度范围为135埃～165埃，优选其厚度为150埃，由于所述氮化物厚度加厚，代替了图一所示结构中所述氮化物7与氧化层8叠加组成的绝缘层，因而可以有效避免了在后续制程中由于蚀刻去除部分位于氮化物外侧的氧化层的问题，同时由于氮化物的介电常数大于氧化物，氮化物的绝缘性能优于氧化层的绝缘性能，因而进一步增强了位于浮栅内电荷的保持能力。

为了进一步体现本发明的技术优点，针对本发明ON介质结构与现有技术的ONO结构进行数据失效率的老化试验，两者厚度均为1000埃，其中，ONO SPA为ONO spacer(ONO结构)，ON SPA为ON spacer(ON结构)，Data Retention为数据保持，24hrs-DRB fail rate为数据保持在本发明闪存结构内持续烘烤24小时后失效的比率，24hrs to 168hrs new added fail rate为数据保持在本发明闪存结构内自24小时后继续增加烘烤时间到168小时后失效的比率，其对比数据结果如下表一所示，表一为3组相同厚度的ONO结构与ON结构老化试验的失效率对比表。

表一

从表一所列对比数据可知，ON结构与ONO结构在相同条件下，ON结构对存储在所述浮栅3内的电荷的保持能力明显优于ON结构，从表一所示从24小时之后到168小时之间，ON结构的FLASH其失效率大大低于同等厚度的ONO结构的失效率。

为了更好的提高存储在所述浮栅内电荷的保持能力，可以加厚所述氮化物7的厚度，表二为ON结构在不同厚度下老化试验的失效率对比表，如表二所示为不同厚度所述氮化物7在相同条件下的老化试验失效率的数据对比结果，其中，SIN为氮化硅，THK(thickness)为厚度，厚度单位为埃(A)，DRB(dataretention bake)为烘烤保持的数据。

表二

32M Flashexperiment	ON SPA SIN THK 1150A	ON SPA SIN THK1000A	ON SPA SIN THK 300A
				24hrs-DRB failrate	0.71％	1.04％	1.50％
24hrs to 168hfsnew added failrate	0.29％	0.39％	0.45％

其老化试验失效趋势图如图3所示：

从表二以及图三所示可知，随着所述氮化物7厚度的增加，其电荷保持能力保持的时间加长，如果加厚过多，虽然可以达到保持电荷的目的，但将增大器件的尺寸，甚至影响到所述氮化物7外侧的其它介质的进一步加工和制造，本实施例中，所述氮化物7其厚度范围为800埃～1200埃即可满足要求，优选其厚度为1000埃即可达到保持电荷遗失的理想效果。

以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等同物界定。

Claims (8)

1.一种闪存结构，其特征在于，包括：

半导体基底，其内设有多个离子掺杂区域，各区域分别作为源极或漏极；

隧穿氧化层，形成在所述基底表面上；

浮栅，位于源极和漏极之间并叠加在所述隧穿氧化层上方；

绝缘层，位于所述浮栅上表面；

控制栅，叠加在所述绝缘层上表面；

氧化层，沉积在所述浮栅、绝缘层及控制栅叠加而成的侧壁和所述控制栅上表面；

氮化物，沉积在所述氧化层的侧壁上。

2.如权利要求1所述的闪存结构，其特征在于：所述氮化物厚度范围为800埃～1200埃。

3.如权利要求1所述的闪存结构，其特征在于：所述氮化物厚度为1000埃。

4.如权利要求1所述的闪存结构，其特征在于：所述氮化物为氮化硅。

5.如权利要求1所述的闪存结构，其特征在于：所述氧化层厚度范围为135埃～165埃。

6.如权利要求1所述的闪存结构，其特征在于：所述氧化层厚度为150埃。

7.如权利要求1所述的闪存结构，其特征在于：所述绝缘层为包含氧化物-氮化物-氧化物(ONO)或包含氧化物-氮化物(ON)的介质结构。

8.如权利要求1所述的闪存结构，其特征在于：所述绝缘层为氧化物与氮化物的组合物、氧化物或氮化物。

Images