CN101770812A - 一种存储器在板测试方法 - Google Patents
一种存储器在板测试方法 Download PDFInfo
- Publication number
- CN101770812A CN101770812A CN200810236587A CN200810236587A CN101770812A CN 101770812 A CN101770812 A CN 101770812A CN 200810236587 A CN200810236587 A CN 200810236587A CN 200810236587 A CN200810236587 A CN 200810236587A CN 101770812 A CN101770812 A CN 101770812A
- Authority
- CN
- China
- Prior art keywords
- test
- address
- storer
- fault
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
一种存储器测试方法，包括依次进行的先测试控制线、花码数据输入法测试、01步进法测试以及March算法测试步骤。本发明要求首先应具有高时效性，其次应对线路故障有高故障覆盖率，再次应兼顾存储器芯片自身故障的检测；同时覆盖了存储器芯片自身故障和电路板线路故障，在测试需求和测试耗费间取得了较好的平衡，有较好的故障覆盖率和时效性。适合用于各种存储器的在板测试。
Description
技术领域
本发明涉及一种存储器测试方法，尤其涉及一种存储器在板测试方法。
背景技术
目前对于存储器芯片的测试，已经有一些成熟的算法在设计测试方法时被广泛使用，如March、Walk、Gallop、Damier、Movi等算法。但是因为以上算法都是基于一定的顺序对全地址空间进行遍历，随着对测试要求的充分性和存储器空间的不断增加，测试步骤随之成倍的增加，测试所需的时间和资源也成倍的增加。然而对于在板测试，通常在模块生产下线后对单模块的测试时间和效率都有严格要求，存储器芯片测试算法的高时间消耗显然不能与实际的测试需要相适应。另外对于在板存储器的测试，还必须考虑到PCB板和板上其它器件对被测存储器的影响。由于在板测试在时间和效率上的严格要求，对单片存储器芯片的测试方法并不适用于存储器的在板测试，因此许多经典的测试算法并不完全适用于嵌入式存储器在板测试。
发明内容
本发明的目的为提供一种存储器在板测试方法，其具有高时效性，解决了现有存储器芯片测试所带来的高时间消耗的技术问题。
本发明的技术解决方案为：
一种存储器在板测试方法，其特殊之处在于，包括以下步骤：
1)先测试控制线，如果不通过故障信息显示和处理，测试结果输出到测试报告管理程序，测试结束；
2)如果通过进行花码数据输入法测试，对数据线和地址线进行初测，其故障的规律可以为故障芯片定位提供帮助；
3)再利用01步进法将测试故障定位到具体那根数据线和地址线，还测试部分覆盖的存储单元，如果不通过故障信息显示和处理，测试结果输出到测试报告管理程序，测试结束；
4)如果通过再通过March算法测试对存储器的全地址空间进行全面测试，无论通过还是不通过均故障信息显示和处理，测试结果输出到测试报告管理程序，测试结束。
上述花码数据输入法具体是：对于测试输入的数据，根据距离效应选取两组差异最大的花码数据作为输入数据；在选择测试地址时，由于线路传输具有电容效应，在每写完一组后，再按写时的顺序读出，选取的地址为与数据输入相同的花码。
上述01步进法是指改进Movi算法：在输入数据为全0或全1的背景下，寻址顺序为使地址线的每一位顺序逐次变高或变低的地址序列，它用地址线遍历代替全地址空间遍历，地址移位序列中仅包含log2N+1个选择的地址单元，即表1所示码字所表示的地址单元，其测试时间降为(log2N+1)×T；
该测试算法先写单元，后读单元，先按照地址位从低到高移位的顺序写入，再按照地址位从高到低移位的顺序读出作比对；
上述读写操作共进行两次，地址移位序列先选取在全0的背景下移位1，再选取在全1的背景下移位0。
上述March算法具体是：对一个单元进行完写0、读0写1的操作后，再顺次向下一个单元进发，它对存储器的单个单元静态故障、单个单元动态故障、静态耦合故障都有较强的诊断能力。
上述距离效应即两个测试向量的海明距离是指两个测试向量相应位不同的个数越大，它们能检测到的不同故障数越多。
上述电容效应具体是指写入数据并立即读出，即使线路开路故障也不一定能检测出。
上述选取的地址为与数据输入相同的花码具体实现是如果地址线比数据线位数多，则补1，直到选取的地址为与数据输入相同的花码。
上述测试控制线是用程控万用表测试控制线。
上述存储器可以是嵌入式存储器。
上述01步进法的测试算法共使用了存储器地址空间的(log2N+1)×2个单元。
本发明的优点为：
1、具有高时效性。本发明要求首先应具有高时效性，其次应对线路故障有高故障覆盖率，再次应兼顾存储器芯片自身故障的检测。
2、具有较好的故障覆盖率。本发明同时覆盖了存储器芯片自身故障和电路板线路故障，在测试需求和测试耗费间取得了较好的平衡，有较好的故障覆盖率和时效性。
附图说明
图1为本发明测试程序流程图。
具体实施方式
参见图1，本发明的测试方法按顺序主要分为三步测试：第一步花码数据输入法测试，第二步01步进法测试数据线和地址线，第三步March算法测试。第一步基本只测数据线和地址线，初测，如果不是存储器故障则其故障的规律可以故障芯片定位提供帮助；第二步故障定位到具体那根数据/地址线，还可测试部分存储单元；第三步存储器测试。
1.用花码数据输入法测试
对于测试输入的数据，根据距离效应(两个测试向量的海明距离-两个测试向量相应位不同的个数越大，它们能检测到的不同故障数越多)选取两组差异最大的花码数据作为数据输入，设数据总线为16位，两组数据输入为0000和FFFF，5555和AAAA(即花码)。在选择测试地址时，由于线路传输具有电容效应(写入数据并立即读出，即使线路开路故障也不一定能检测出)，在每写完一组后，再按写时的顺序读出，选取的地址为与数据输入相同的花码，如果地址线比数据线位数多，则补1，直到补到选取的地址为与数据输入相同的花码位数相同。地址与数据码字相同，为了便于比对，如果地址上的数据不是地址码字，则该码字对应的数据/地址线故障。
2.用01步进法测试
现有的移动倒转法Movi的基本思想是在输入数据为全0或全1的背景下，以某种特定的寻址顺序使每个单元的内容倒转为1，再倒转为0，如此反复进行地址空间遍历完终止。但是它的时间消耗较大，对于一个N单元的存储器来说，地址线为log2N条，按照现有Movi算法地址遍历的操作就要进行log2N轮，设T为单地址单元操作时间，则测试时间＝log2N×N×T。例如一个64k的存储器，就要对全地址空间遍历16次，即时间消耗是1M×T，可见这种算法的时效性无法满足存储器在板测试的要求。
但如果对移位的地址空间进行精简压缩，使其只需遍历较少的地址序列就可以接近Movi算法原有的诊断能力，那么这种改进型的Movi算法将可以在较少的时间消耗下，满足故障覆盖率的要求。
本发明的改进Movi算法是在输入数据为全0或全1的背景下，寻址顺序为这样的地址序列：使地址线的每一位顺序逐次变高或变低，如表1所示，可以看出1或0好像从地址线低位向高位一步一步前进，所以将其称之为01步进法。这种改进可以有效的提高测试的时效性：它用地址线遍历代替全地址空间遍历，地址移位序列中仅包含log2N+1个特殊的地址单元，即选择的地址单元，表1所示码字所表示的地址单元。其实质是用遍历特殊的地址单元来代替遍历全地址空间，可快速定位故障到具体那根数据/地址线，还可测试部分存储单元，测试时间降为：(log2N+1)×T，由于移位地址空间的压缩而大大缩短了测试时间，而且其测试时间几乎不受存储器空间大小的影响。
| 步进1 | 步进0 |
| 0000000000000000000000000000000100000000000000100000000000000100..................01000000000000001000000000000000 | 1111111111111111111111111111111011111111111111011111111111111011..................10111111111111110111111111111111 |
表1逐次01步进产生的地址序列
对于输入的数据，为了便于程序读出比对并且兼顾数据线测试，采用与花码数据输入法类似的方法，即把需测试的地址作为数据写入该地址单元。
在实际应用中，测试程序先写单元，后读单元。先按照地址位从低到高移位的顺序写入，再按照地址位从高到低移位的顺序读出作比对。上述读写操作共进行两次：地址移位序列先选取在全0的背景下移位1，再选取在全1的背景下移位0。程序共使用了存储器地址空间的(log2N+1)×2个单元。
虽然这种算法对地址空间的压缩方法比较粗糙，但由于主要测试目的是为了检测出地址线的故障，并不需要精确定位到地址单元。这种方法对地址线逐位进行测试，可以将故障定位到某条地址线，其时效性和故障侦测能力均满足了测试需求。显然这种方法同时也可以测试数据线并对芯片自身故障有一定覆盖，所以这是一种行之有效的方法。
3.用March算法测试存储器全地址空间
前述方法只是对可快速检测的故障进行迅速定位，故障定位具体是：数据按上述方法输入后，再将数据读出，数据读出与期望不符即发生故障，并未全面测试嵌入式存储器。实践中虽然很少遇到存储器芯片自身故障的情况，但仍存在此类测试需求。在高时效、低耗费的要求下，在板测试不可能像芯片厂商那样采用完整测试的方法。最简单的办法是选用一种诊断能力较强、测试时间相对较短的算法。March算法是存储器芯片测试应用最广的算法之一。其基本思想是对一个单元进行完写0、读0写1的操作后，再顺次向下一个单元进发，因而得名“March(行进)”算法。它对存储器的单个单元静态故障、单个单元动态故障、静态耦合故障都有较强的诊断能力。另外，March算法的复杂度与被测存储空间呈线性关系，测试时间相对较短。由于它的这些特点，我们采用March算法对存储器全地址空间进行在板测试。这一步耗时最长，在实际应用中，如果前两步测试没有通过，则不进行这项测试以减少时间消耗。由于时间开销太大，第三步是个可选择的步骤，如无此需求，可以不进行。
Claims (10)
1.一种存储器在板测试方法，其特征在于，包括以下步骤：
1)先测试控制线，如果不通过故障信息显示和处理，测试结果输出到测试报告管理程序，测试结束；
2)如果通过进行花码数据输入法测试，对数据线和地址线进行初测，其故障的规律可以为故障芯片定位提供帮助；
3)再利用01步进法将测试故障定位到具体那根数据线和地址线，还测试部分覆盖的存储单元，如果不通过故障信息显示和处理，测试结果输出到测试报告管理程序，测试结束；
4)如果通过再通过March算法测试对存储器的全地址空间进行全面测试，无论通过还是不通过均故障信息显示和处理，测试结果输出到测试报告管理程序，测试结束。
2.根据权利要求1所述存储器在板测试方法，其特征在于：所述花码数据输入法具体是：对于测试输入的数据，根据距离效应选取两组差异最大的花码数据作为输入数据；在选择测试地址时，由于线路传输具有电容效应，在每写完一组后，再按写时的顺序读出，选取的地址为与数据输入相同的花码。
3.根据权利要求1所述存储器在板测试方法，其特征在于，所述01步进法是指改进Movi算法：在输入数据为全0或全1的背景下，寻址顺序为使地址线的每一位顺序逐次变高或变低的地址序列，它用地址线遍历代替全地址空间遍历，地址移位序列中仅包含log2N+1个选择的地址单元，即表1所示码字所表示的地址单元，其测试时间降为(log2N+1)×T；
该测试算法先写单元，后读单元，先按照地址位从低到高移位的顺序写入，再按照地址位从高到低移位的顺序读出作比对；
上述读写操作共进行两次，地址移位序列先选取在全0的背景下移位1，再选取在全1的背景下移位0。
4.根据权利要求1所述存储器在板测试方法，其特征在于，所述March算法具体是：对一个单元进行完写0、读0写1的操作后，再顺次向下一个单元进发，它对存储器的单个单元静态故障、单个单元动态故障、静态耦合故障都有较强的诊断能力。
5.根据权利要求2所述存储器在板测试方法，其特征在于：所述距离效应即两个测试向量的海明距离是指两个测试向量相应位不同的个数越大，它们能检测到的不同故障数越多。
6.根据权利要求2所述存储器在板测试方法，其特征在于：所述电容效应具体是指写入数据并立即读出，即使线路开路故障也不一定能检测出。
7.根据权利要求2所述存储器在板测试方法，其特征在于：所述选取的地址为与数据输入相同的花码具体实现是如果地址线比数据线位数多，则补1，直到选取的地址为与数据输入相同的花码。
8.根据权利要求1～7任一所述存储器在板测试方法，其特征在于：所述测试控制线是用程控万用表测试控制线。
9.根据权利要求8所述存储器在板测试方法，其特征在于：所述存储器是嵌入式存储器。
10.根据权利要求9所述存储器在板测试方法，其特征在于：所述01步进法的测试算法共使用了存储器地址空间的(log2N+1)×2个单元。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810236587A CN101770812A (zh) | 2008-12-31 | 2008-12-31 | 一种存储器在板测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810236587A CN101770812A (zh) | 2008-12-31 | 2008-12-31 | 一种存储器在板测试方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101770812A true CN101770812A (zh) | 2010-07-07 |
Family
ID=42503623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200810236587A Pending CN101770812A (zh) | 2008-12-31 | 2008-12-31 | 一种存储器在板测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101770812A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105338147A (zh) * | 2014-06-30 | 2016-02-17 | 展讯通信（上海）有限公司 | 一种手机测试站点出错追踪的方法及系统 |
| CN106098104A (zh) * | 2016-06-11 | 2016-11-09 | 复旦大学 | Fpga芯片内嵌bram核的测试系统及方法 |
| CN106128509A (zh) * | 2016-06-17 | 2016-11-16 | 凌美芯（北京）科技有限责任公司 | 一种新型的碳纳米晶体管存储器的测试方法 |
| CN106646191A (zh) * | 2016-11-25 | 2017-05-10 | 天津津航计算技术研究所 | 针对SiP内嵌存储器的功能测试方法 |
| CN108447524A (zh) * | 2018-03-21 | 2018-08-24 | 清能德创电气技术（北京）有限公司 | 一种用于检测外部存储器接口故障的方法 |
| CN112053739A (zh) * | 2020-09-04 | 2020-12-08 | 上海国微思尔芯技术股份有限公司 | 一种存储器检测方法和装置 |
| CN112151103A (zh) * | 2020-09-17 | 2020-12-29 | 深圳市宏旺微电子有限公司 | 基于March算法的DRAM故障检测方法和装置 |
-
2008
- 2008-12-31 CN CN200810236587A patent/CN101770812A/zh active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105338147A (zh) * | 2014-06-30 | 2016-02-17 | 展讯通信（上海）有限公司 | 一种手机测试站点出错追踪的方法及系统 |
| CN105338147B (zh) * | 2014-06-30 | 2019-12-27 | 展讯通信（上海）有限公司 | 一种手机测试站点出错追踪的方法及系统 |
| CN106098104A (zh) * | 2016-06-11 | 2016-11-09 | 复旦大学 | Fpga芯片内嵌bram核的测试系统及方法 |
| CN106128509A (zh) * | 2016-06-17 | 2016-11-16 | 凌美芯（北京）科技有限责任公司 | 一种新型的碳纳米晶体管存储器的测试方法 |
| CN106646191A (zh) * | 2016-11-25 | 2017-05-10 | 天津津航计算技术研究所 | 针对SiP内嵌存储器的功能测试方法 |
| CN108447524A (zh) * | 2018-03-21 | 2018-08-24 | 清能德创电气技术（北京）有限公司 | 一种用于检测外部存储器接口故障的方法 |
| CN112053739A (zh) * | 2020-09-04 | 2020-12-08 | 上海国微思尔芯技术股份有限公司 | 一种存储器检测方法和装置 |
| CN112053739B (zh) * | 2020-09-04 | 2023-04-11 | 上海思尔芯技术股份有限公司 | 一种存储器检测方法和装置 |
| CN112151103A (zh) * | 2020-09-17 | 2020-12-29 | 深圳市宏旺微电子有限公司 | 基于March算法的DRAM故障检测方法和装置 |
| CN112151103B (zh) * | 2020-09-17 | 2024-03-29 | 深圳市宏旺微电子有限公司 | 基于March算法的DRAM故障检测方法和装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101770812A (zh) | 一种存储器在板测试方法 | |
| CN100590745C (zh) | 一种存储器检测方法 | |
| CN112331253A (zh) | 一种芯片的测试方法、终端和存储介质 | |
| CN106294222A (zh) | 一种确定pcie设备与插槽对应关系的方法及装置 | |
| US20130250709A1 (en) | Testing system and testing method thereof | |
| CN102236600A (zh) | 获得代码覆盖率的方法及装置 | |
| CN104425040A (zh) | 用于测试存储器的方法和系统 | |
| CN202978940U (zh) | 一种光模块自动测试系统 | |
| CN105741883A (zh) | 测试方法和装置 | |
| CN105068909A (zh) | 一种内嵌式存储器的模拟测试开发平台 | |
| CN102893263B (zh) | 内存检测方法和内存检测装置 | |
| CN102522123A (zh) | 利用数据产生器模块来提高存储设备读写测试效率的方法 | |
| CN112542199A (zh) | 检测flash存储出错的方法、电路、存储介质和终端 | |
| CN104239173A (zh) | Cpu的总线测试装置及其方法 | |
| CN100517254C (zh) | 数据线测试方法 | |
| CN103208314A (zh) | 嵌入式系统的内存测试方法及嵌入式系统 | |
| CN103165194B (zh) | 快速检测大容量NOR Flash的方法及装置 | |
| CN101576838A (zh) | 一种检测内存的方法和装置 | |
| CN101853198B (zh) | 地址总线的检测方法、设备和系统 | |
| CN103995765B (zh) | 一种led控制卡自动测试系统及方法 | |
| CN101770813B (zh) | 用于检测非易失式存储器的相邻区块干扰现象的检测方法 | |
| CN101354673B (zh) | 内存之spd芯片错误信息仿真装置 | |
| CN103345944A (zh) | 存储器及通过测试机台对存储器进行测试的方法 | |
| CN103000226A (zh) | 通过随机存取存储器芯片地址引脚检测缺陷的测试方法 | |
| CN102799523B (zh) | 动态探测程序执行路径的方法、装置和计算机系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20100707 |