CN101740518B - 在栅极最后工艺中用于去除伪多晶硅的新方法 - Google Patents

在栅极最后工艺中用于去除伪多晶硅的新方法 Download PDF

Info

Publication number
CN101740518B
CN101740518B CN200910226221XA CN200910226221A CN101740518B CN 101740518 B CN101740518 B CN 101740518B CN 200910226221X A CN200910226221X A CN 200910226221XA CN 200910226221 A CN200910226221 A CN 200910226221A CN 101740518 B CN101740518 B CN 101740518B
Authority
CN
China
Prior art keywords
substrate
rotation
etch process
speed
circulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910226221XA
Other languages
English (en)
Other versions
CN101740518A (zh
Inventor
叶明熙
徐帆毅
林舜武
古淑瑗
欧阳晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101740518A publication Critical patent/CN101740518A/zh
Application granted granted Critical
Publication of CN101740518B publication Critical patent/CN101740518B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/66583—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with initial gate mask or masking layer complementary to the prospective gate location, e.g. with dummy source and drain contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)

Abstract

本发明提供一种半导体器件的制造方法。该方法包括通过一个循环从位于衬底上的栅极结构去除硅材料，该循环包括：蚀刻硅材料以去除其一部分，其中，衬底以旋转速率旋转，将清洁剂施加至衬底，并干燥衬底；以及重复该循环，其中，随后循环包括用于使衬底在蚀刻期间旋转的随后旋转速率，并且随后旋转速率不超出先前循环的旋转速率。

Description

在栅极最后工艺中用于去除伪多晶硅的新方法
技术领域
本发明通常涉及半导体器件领域，更具体地，涉及一种在栅极最后工艺中去除伪多晶硅的方法。
背景技术
半导体集成电路(IC)工业已经经历了快速的发展。IC材料和设计的技术进步已经产生了几代IC，其中，每代具有比先前代更小且更复杂的电路。然而，这些进步增加了处理和制造IC的复杂性，且为了实现这些进步，需要IC处理和制造的类似开发。在集成电路发展期间，功能密度(即，每芯片区的互连器件的数目)通常增加了，而几何尺寸(即，可以使用制造工艺生产的最小组件(或线))减少了。此按比例缩小工艺通常通过增加生产效率和降低相关成本而提供好处。此按比例缩小还产生相对高的功率耗散值，此可以通过使用诸如互补金属氧化物半导体(CMOS)器件的低功率耗散器件来处理。
在按比例缩小趋势期间，可以将多种材料实施用于CMOS器件的栅电极和栅极电介质。金属氧化物半导体(MOS)晶体管通常由多晶硅栅电极形成。多晶硅材料由于其在高温处理期间的热阻性而被使用，这使得其能够连同源极/漏极结构一起高温退火。此外，因为多晶硅能够在栅极图案化完成之后易于形成自对准源极/漏极结构，所以多晶硅的阻挡掺杂原子离子注入到通道区域中的能力是有利的。
然而，期望以用于栅电极的金属材料和用于栅极电介质的高k介电层制造这些器件。用金属栅电极替代多晶硅栅电极以在部件尺寸继续减小时改进器件性能可以是有利的。用于形成金属栅极的一个工艺称为“栅极最后”工艺，其中“最后”制造最终金属栅极，此使得金属栅极上包括高温处理的后续工艺的数目减少。在栅极最后工艺中，首先形成伪多晶硅(dummypoly)栅，且可以继续处理直到沉积层间电介质(ILD)。通常在ILD层上执行化学机械抛光(CMP)以露出伪多晶硅栅。随后可以去除伪多晶硅栅且以真实金属栅来替代。然而，用于去除伪多晶硅栅的传统方法耗时、昂贵且效率低。因此，所需要的是栅极最后工艺中用于去除伪多晶硅栅的新方法。
发明内容
考虑到上述问题而做出本发明，为此，根据本发明的实施例，提供了一种制造半导体器件的方法，其包括：通过一个循环从位于衬底上的栅极结构中去除硅材料，包括：蚀刻硅材料以去除其一部分，其中衬底以旋转速率旋转；将清洁剂施加至衬底；以及干燥衬底；以及重复循环，其中，随后循环包括用于使衬底在蚀刻期间旋转的随后旋转速率，且随后旋转速率不超过先前循环的旋转速率。
在该方法中，蚀刻硅材料包括使用第一蚀刻剂的第一蚀刻工艺和使用第二蚀刻剂的第二蚀刻工艺。第一蚀刻剂包括氟化合物。第一蚀刻剂包括具有约1∶500比例的稀释氢氟酸(DHF)。以约23℃的温度执行第一蚀刻工艺且执行约10秒的周期。
此外，在该方法中，第二蚀刻剂包括胺衍生物，胺衍生物包括NH4OH、NH3(CH3)OH、NH2(CH3)2OH、NH(CH3)3OH、N(CH3)4OH及其组合中的一个。第二蚀刻剂包括具有约1∶100比例的NH4OH。以约50℃的温度执行第二蚀刻工艺并且执行约20秒的周期。
此外，将清洁剂施加至衬底包括以下步骤之一：将多个受压去离子水(DIW)滴喷射至衬底；将包括CO2和DIW的混合物施加至衬底；以及它们的组合。
根据本发明的另一实施例，提供了一种制造半导体器件的方法，包括：通过一个循环去除位于衬底上的伪栅结构的多晶硅材料，包括：使用第一蚀刻剂执行第一蚀刻工艺，其中衬底以第一旋转速率旋转；将清洁剂施加至衬底；使用第二蚀刻剂执行第二蚀刻工艺，其中衬底以第二旋转速率旋转；以及干燥衬底；以及重复循环，其中，随后循环包括降低或维持先前循环的第一旋转速率，且降低或维持先前周期的第二旋转速率。
在该方法中，第一蚀刻剂包括氟化合物。第二蚀刻剂包括胺衍生物。
此外，将清洁剂施加至衬底包括以下步骤之一：将多个受压去离子水(DIW)滴喷射至衬底；将包括CO2和DIW的混合物施加至衬底；以及它们的组合。
在该方法中，用于第一蚀刻工艺的蚀刻工艺时间比用于第二蚀刻工艺的蚀刻工艺时间少。
根据本发明的又一实施例，提供了一种制造半导体器件的方法，包括：通过一个循环去除位于衬底上的伪栅结构的多晶硅材料，包括：使用第一蚀刻剂执行第一蚀刻工艺；将多个受压去离子水(DIW)滴喷射至衬底；将包括CO2和DIW的混合物施加至衬底；干燥衬底；以及使用第二蚀刻剂执行第二蚀刻工艺；以及重复循环直至基本上去除全部多晶硅材料。
在该方法中，喷射包括使用从约20L/min至约100L/min的范围内的惰性气体流动速率的DIW纳米喷射工艺以汽化DIW。第一蚀刻剂包括氟化合物。第二蚀刻剂包括胺衍生物。重复循环包括降低用于第一蚀刻工艺的第一旋转速率和降低用于第二蚀刻工艺的第二旋转速率。
此外，在该方法中，在执行第二蚀刻工艺之后，循环进一步包括：将包括CO2和DIW的另一混合物施加至衬底；以及再次干燥衬底。
通过上述本发明的制造半导体器件的方法，降低了工艺成本并且提高了效率。
附图说明
当与附图一起阅读时，根据以下的详细描述将最好理解本发明的各个方面。应该强调的是，根据工业中的标准实施，各种部件并不是按比例绘制的。实际上，为了便于清楚讨论，可以任意增加或减少各种部件的尺寸。
图1是根据本发明各个方面的在栅极最后工艺中用于去除伪多晶硅栅的新方法的流程图；以及
图2A至2H是处于根据图1的方法的各个制造阶段的半导体器件的横截面图。
具体实施方式
应了解，以下公开提供用于实施本发明的不同部件的许多不同实施例或实例。以下描述组件和装置的特定实例以简化本发明。当然，其仅为实例且并非意味着进行限制。此外，在说明书中，第一部件在第二部件上或上方形成可以包括其中第一部件和第二部件形成为直接接触的实施例，且也可以包括其中介于第一部件和第二部件而形成的额外部件以使得第一部件和第二部件不可以直接接触的实施例。为了简单和清楚，可以以不同比例任意绘制多个部件。
图1中示出的是根据本发明各个方面的在栅极最后工艺中用于制造半导体器件的方法100的流程图。图2A至2H示出了在根据图1的方法100的多个制造阶段的半导体器件200的一个实施例的横截面图。应了解，为了更好理解本发明的发明概念，已经简化图2A至2H。半导体器件200可以是集成电路或其一部分，其可以包括静态随机存取存储器(SRAM)和/或其他逻辑电路、诸如电阻器、电容器和感应器的无源组件以及诸如P通道场效应晶体管(pFET)、N通道场效应晶体管(nFET)、金属氧化物场效应晶体管(MOSFET)或互补金属氧化物半导体(CMOS)晶体管。应注意，半导体器件200的一些部件可以通过CMOS工艺流程来制造。因此，应该了解，可以在图1的方法100之前、期间和之后提供额外工艺，且在本文中仅简要描述一些其他工艺。
参考图1，方法100从块110开始，其中，将从位于衬底上的伪栅中去除多晶硅材料。同样参考图2A，半导体器件200可以包括衬底202。在本实施例中，衬底202包括晶体结构的硅衬底(例如，晶片)。衬底202可以根据本领域已知的设计要求包括多个掺杂配置(例如，p型衬底或n型衬底)。此外，衬底202可以包括诸如p型阱(p阱)或n型阱(n阱)的多个掺杂区域。衬底202也可以包括诸如锗和金刚石的其他基本半导体。或者，衬底202可以包括化合物半导体，诸如碳化硅、砷化镓、砷化铟、或磷化铟。另外，衬底202可以选择性包括外延层(epi层)，可以形变以用于增强性能，且可以包括绝缘硅(SOI)结构。
半导体器件200还可以包括诸如形成在衬底202中以将一个或多个器件彼此隔离的浅沟槽隔离(STI)部件的隔离结构。STI部件可以包括本领域中已知的二氧化硅、氮化硅、氧氮化硅、掺杂氟化物的硅酸盐(FSG)和/或低k绝缘材料。代替STI或除STI之外的其他隔离方法和/或部件也是可能的。可以使用诸如衬底202的反应离子蚀刻(RIE)以形成随后被绝缘材料充填的沟槽的工艺(该工艺使用沉积工艺随后使用化学机械抛光(CMP)工艺)来形成STI部件。
同样应了解，可以在将多晶硅从伪栅去除之前执行额外处理步骤。例如，可以通过适合的技术在衬底202上形成界面层(例如，热氧化物或化学氧化物)。同样，可以在界面层氧化物上方形成高k介电层。高k介电层可以包括二氧化铪(HfO2)。或者，高k介电层可以选择性包括其他高k介电材料，诸如氧化铪硅(HfSiO)、氧氮化铪硅(HfSiON)、氧化铪钽(HfTaO)、氧化铪钛(HfTiO)、氧化铪锆(HfZrO)及其组合。高k介电层可以通过原子层沉积(ALD)、化学汽相沉积(CVD)或其他适合的技术来形成。另外，可以将金属-1膜形成作为高k介电层上的湿式蚀刻阻止层或势垒层。金属-1膜可以由CVD、PVD、ALD或其他适合的技术形成。用于金属-1膜层的材料可以包括TaN、TaSiN、W、TaC、TaCN、TiAlN、Al、TiN和Ti。
此外，可以执行额外的处理步骤，包括沉积多晶硅层(poly层)，沉积硬掩模层，栅极图案化，使SiGe部件生长，形成多个轻掺杂的源极和漏极区域(LDD区域)，形成侧壁隔离件，形成多个源极和漏极区域，形成硅化物部件(例如，NiSi)及形成层间电介质(ILD)204。在栅极最后工艺中，可以在ILD 204上执行化学机械抛光(CMP)以露出伪多晶硅栅来去除。
仍参考图2A，可以在衬底202上形成每个具有伪栅结构210的多个栅极结构205。栅极结构205的形成可以包括形成上述多个材料层及图案化(例如，栅极蚀刻)多个材料层以形成栅极结构205(例如，其可以是NMOS或PMOS器件的一部分)。伪栅结构210可以由多晶硅层形成。伪多晶硅栅210可以包括从约400至约1000埃(A)的范围内的厚度。在本实施例中，伪多晶硅栅210具有约700埃的厚度。在栅极最后工艺中，可以去除伪多晶硅栅210，从而可以形成真实金属栅来取代伪多晶硅栅210。然而，可以使伪多晶硅栅210中的一些或所有氧化，且同样可以造成去除的困难。另外，明显地，多晶硅去除的当前方法引起的问题为，诸如，多晶硅残余在栅极沟槽中，化学品残余在栅极沟槽中、衬底上的污染/颗粒、长处理时间和低晶片产量。本发明的本实施例提供用于伪多晶硅栅210的有效且高效去除的新方法100。方法100实施用于去除伪多晶硅栅210的多循环蚀刻工艺。每个循环均包括以下详细描述的多个工艺。
方法100继续块120，其中可以执行具有相关蚀刻剂以及相关旋转速率的第一蚀刻工艺。现在参考图2B，在衬底202上执行蚀刻工艺220以去除伪多晶硅栅210。蚀刻工艺220使用具有氟化合物的溶液作为蚀刻剂。此类型的蚀刻剂(即，含有氟化合物的溶液)在去除氧化硅材料时有效。二氧化硅可以通过氧化形成在伪多晶硅栅210上方，且可以称为本征氧化物。本征氧化物的厚度可以根据几个因素(诸如，温度、环境和曝光量)变化。
此外，可以在栅极图案化之前在多晶硅层上方形成硬掩模层(例如，二氧化硅)。在ILD 204上用于露出伪多晶硅栅210的CMP工艺之后，硬掩模层的一部分可以留在伪多晶硅栅的一些上。因此，硬掩模层的二氧化硅也可以通过蚀刻工艺220来去除。在本实施例中，用于蚀刻工艺220的蚀刻剂包括具有约1∶500的比例的稀释氢氟酸(DHF)溶液。可以在指定温度下执行蚀刻工艺220且将其执行特定时间周期。温度和时间周期可以经调整以控制待蚀刻材料的量且可以由任何适合的方法来确定。在蚀刻工艺220期间，衬底202也可以经旋转222。在本实施例中，在约23℃的温度执行蚀刻工艺220且将其执行约10秒的周期，而衬底202以约每分钟1000旋转(rpm)的速率旋转222。应了解，指定旋转速率仅为实例，且可以根据多个因素(诸如，蚀刻剂浓度、蚀刻剂流动速率和分配位置)使用其他旋转速率。
方法100继续块130，其中可以将多个受压去离子水滴喷射至衬底上。现在参考图2C，喷射工艺230可以应用于衬底202以通过蚀刻工艺220去除剩余在伪多晶硅栅210上方或衬底202的其他区域上方的残余物和/或颗粒(例如，二氧化硅颗粒或硅颗粒)。这些剩余残余物和/或残余物可以称为“缺陷”。在此，喷射工艺230通过对汽化去离子水(DIW)滴加压并将这些滴喷射至包括伪多晶硅栅210的衬底202的表面上而洗掉残余物和/或颗粒来去除这些残余物和/或颗粒。在本实施例中，可以使用“雾化喷射”或“纳米喷射”工艺。“纳米喷射”工艺使用具有高流动速率(例如，受高压)的惰性气体以将DIW汽化为非常小的去离子滴，其随后可以用以物理去除残余物和/或颗粒。DIW滴受压的程度由惰性气体的流动速率确定。气体流动速率越高，残余物和/或颗粒去除变得越有效。高气体流动速率的缺点在于其导致衬底202的图案损坏。因此，可以执行综合分析以确定气体流动速率。在本实施例中，所用的惰性气体是N2。N2气体的流动速率是每分钟约20升(L/min)至约100L/min。应了解，可以使用其他惰性气体或不活泼气体来取代N2。
方法100继续块140，其中将包括CO2和DIW的混合物施加至衬底。现在参考图2D，对衬底202应用清洗工艺240以去除剩余在衬底上的化学残余物。在清洗工艺240中，将CO2气体注入去离子水(DIW)中以形成弱酸性溶液。酸性溶液对于去除可以包括碱性残余物的化学残余物是有效的。残余物可以是通过先前工艺而累积的。在本实施例中，具有CO2-DIW混合物的溶液具有约1ppm至约100ppm的浓度。
方法100继续块150，其中使衬底干燥。现在参考图2E，可以在衬底202上执行干燥工艺250。可以使用诸如N2的惰性气体或本领域已知的其他不活泼气体来旋干衬底202。在本实施例中，尽管可以使用其他旋转速率，但是衬底202以约2500rpm的速率旋转252。
方法100继续块160，其中执行具有相关蚀刻剂以及相关旋转速率的第二蚀刻工艺以去除多晶硅。现在参考图2F，在衬底202上执行蚀刻工艺260以去除多晶硅210。蚀刻工艺260使用具有胺衍生物的溶液作为蚀刻剂。胺衍生物可以包括NH4OH、NH3(CH3)OH、NH2(CH3)2OH、NH(CH3)3OH、N(CH3)4OH或其任何组合中的一个。本实施例使用具有1∶100比例的NH4OH溶液作为用于蚀刻工艺260的蚀刻剂。同样在指定温度下执行蚀刻工艺260，且其持续指定时间周期。温度和时间周期可以经调节以控制待蚀刻材料的量且可以由任何适合的方法来确定。在蚀刻工艺260期间，衬底202也可以经旋转222。在本实施例中，在约50℃的温度执行蚀刻工艺260且将其执行约20秒的周期，而衬底202以约1000rpm的速率旋转262。应了解，指定旋转速率仅为实例，且可以根据多个因素(诸如，蚀刻剂浓度、蚀刻剂流动速率和分配位置)使用其他旋转速率。
方法100继续块170，其中将包括CO2和DIW的混合物施加至衬底。现在参考图2G，对衬底202应用清洗工艺270以去除化学残余物。在清洗工艺270中，将CO2气体注入DIW中以形成弱酸性溶液。此酸性溶液对于去除可以包括碱性残余物的化学残余物是有效的。残余物可以是通过先前工艺260或其他工艺而累积的。在本实施例中，具有CO2-DIW混合物的溶液具有约1ppm至约100ppm的浓度。在本实施例中可以去除的残余物包括NH4OH或TMAH残余物。
方法100继续块180，其中使衬底干燥。现在参考图2H，可以在衬底202上执行干燥工艺280。可以使用诸如N2的惰性气体或本领域已知的其他不活泼气体来旋干衬底202。在本实施例中，尽管可以使用其他旋转速率，但是衬底202以约2500rpm的速率旋转282。应注意，块120至180中所讨论的工艺执行用于蚀刻伪多晶硅栅210的一部分的一个循环。明显地，通过执行多个循环取代单一循环蚀刻工艺以去除全部伪多晶硅栅，可以显著减少总工艺时间，从而增加产量，并可以防止产生诸如多晶硅残余物、化学残余物和其他颗粒的缺陷的风险。
方法100继续块190，其中决定是否基本上去除多晶硅。如果否，那么方法100继续块192，其中可以维持或减少第一蚀刻工艺220(块120)和第二蚀刻260工艺(块160)的旋转速率，且随后循环可以从块120开始至180。由于沟槽可以开始在栅极结构205中形成，所以对于随后循环以较低旋转速率来旋转衬底202是有利的。因此，较低旋转速率可以更易于蚀刻剂以基本上充填沟槽以蚀刻多晶硅或本征氧化物。在一些其他实施例中，根据需要可以将随后循环的旋转速率维持为与先前循环的相同。另外，可以同样调节干燥工艺250(块150)和280(块180)的旋转速率。
在本实施例中，明显地，方法100可以包括四个(4)循环以从栅极衬底205去除伪多晶硅栅210。用于蚀刻工艺220和260的旋转速率为对于第一循环约1000rpm、对于第二循环约800rpm、对于第三循环约500rpm且对于第四循环约500rpm。应了解，循环的数目可以根据多晶硅的厚度以及栅极结构的尺寸而变化。同样，对于本发明而言，用于干燥工艺250和280的旋转速率对于所有四个循环而言均是约2500rpm。本实施例的一个优点在于每个循环可以去除多晶硅的一部分，且蚀刻、清洁和干燥工艺的组合可以有效去除多晶硅的部分。明显地，通过多个循环可以完全去除伪多晶硅栅210且与常规单一循环蚀刻工艺相比减少总工艺时间。另外，多个循环有效去除在多晶硅氧化时形成的本征氧化物层和去除在蚀刻工艺或其他工艺之后剩余的化学残余物和/或颗粒。此外，用于蚀刻工艺的梯度旋转速率(从高速到低速)在解决每个循环之后形成的沟槽地形(trenchtopography)方面有效。
返回至块190，如果是(从栅极结构基本上去除多晶硅)，那么方法100继续块195，其中可以完成半导体器件200的制造。例如，半导体器件200可以经进一步处理，诸如形成用于栅极结构205的栅电极的金属层、形成第一接触件/通孔、形成互连结构(例如，向包括形成的金属栅极的器件提供电互连的线和通孔、金属层和层间电介质)、形成钝化层等。例如，多层互连件包括垂直互连件(诸如常规通孔或触点)和水平互连件(诸如金属线)。多个互连部件可以实施包括铜、钨和硅化物的多个导电材料。在一个实例中，使用镶嵌工艺以形成与铜有关的多层互连结构。
总之，可以实施栅极最后工艺以形成金属栅极结构。在此工艺中，可以从伪栅去除多晶硅材料，从而可以形成真实金属栅。然而，去除多晶硅的传统方法是无效、低效且耗时的。本文揭示的新方法提供用于去除伪栅中的多晶硅材料的方法。新方法利用均包括蚀刻、清洁和干燥工艺的两个或两个以上循环。这些工艺的组合有效是在于每个循环期间去除多晶硅的一部分。根据多晶硅的厚度、栅极结构的尺寸以及工艺参数，在两个或两个以上循环中基本上去除多晶硅。因此，本文所揭示的方法允许多晶硅的有效去除同时实现工艺时间的总减少。同样，本文所揭示的方法与当前CMOS工艺流程相匹配，且容易与当前处理设备和器件技术结合。
因此，提供一种半导体器件的制造方法，包括通过一个循环从位于衬底上的栅极结构中去除硅材料，该循环包括：蚀刻硅材料以去除其一部分，其中以一旋转速率旋转衬底；将清洁剂施加到衬底；及干燥衬底，且重复该循环，其中随后循环包括在蚀刻期间旋转衬底的随后旋转速率，且随后旋转速率不超出先前循环的旋转速率。
还提供一种半导体器件的制造方法，包括通过一个循环去除位于衬底上的伪栅结构的多晶硅材料，该循环包括：使用第一蚀刻剂执行第一蚀刻工艺(其中以第一旋转速率旋转衬底)，将清洁剂施加至衬底，使用第二蚀刻剂执行第二蚀刻工艺(其中以第二旋转速率旋转衬底)，及干燥晶片，且重复该循环，其中随后循环包括降低或维持先前循环的第一旋转速率和降低或维持先前循环的第二旋转速率。
还提供一种半导体器件的制造方法，包括通过一个循环去除位于衬底上的伪栅结构的多晶硅材料，该循环包括：使用第一蚀刻剂执行第一蚀刻工艺；将多个受压去离子水(DIW)滴喷射到衬底；将包括CO2和DIW的混合物施加至衬底；干燥衬底；及使用第二蚀刻剂执行第二蚀刻工艺，且重复该循环直至基本上去除全部多晶硅材料。
虽然先前描述示出并描述了一个或多个实施例，但是应了解，在不偏离本发明的精神和范围的情况下，本领域技术人员可以进行形式和细节的改变。例如，尽管本文所揭示的方法实施“栅极最后”处理，但本文所揭示的方法可以用于混合工艺中。在该混合工艺中，在“栅极首先”工艺流程中形成一种金属栅极且在“栅极最后”工艺流程中形成其他类型的金属栅极。另外，可以在一个或多个循环中实施额外蚀刻、清洁、清洗和干燥步骤以去除伪多晶硅栅。

Claims (15)

1.一种制造半导体器件的方法，包括：
通过一个循环从位于衬底上的栅极结构中去除硅材料，包括：
蚀刻所述硅材料以去除其一部分，其中所述衬底以旋转速率旋转；
将清洁剂施加至所述衬底；以及
干燥所述衬底；以及
重复所述循环，其中，随后循环包括用于使所述衬底在所述蚀刻期间旋转的随后旋转速率，且所述随后旋转速率不超过先前循环的旋转速率，其中，对于随后循环以较低旋转速率来旋转衬底。
2.根据权利要求1所述的方法，其中，所述蚀刻所述硅材料包括使用第一蚀刻剂的第一蚀刻工艺和使用第二蚀刻剂的第二蚀刻工艺。
3.根据权利要求2所述的方法，其中，所述第一蚀刻剂包括氟化合物。
4.根据权利要求3所述的方法，其中，所述第一蚀刻剂包括具有1∶500比例的稀释氢氟酸(DHF)，并且以23℃的温度执行所述第一蚀刻工艺且执行10秒的周期。
5.根据权利要求2所述的方法，其中，所述第二蚀刻剂包括胺衍生物，所述胺衍生物包括NH4OH、NH3(CH3)OH、NH2(CH3)2OH、NH(CH3)3OH、N(CH3)4OH及其组合中的一个。
6.根据权利要求5所述的方法，其中，所述第二蚀刻剂包括具有1∶100比例的NH4OH，以及以50℃的温度执行所述第二蚀刻工艺并且执行20秒的周期。
7.根据权利要求1所述的方法，其中，所述将清洁剂施加至所述衬底包括以下步骤之一：
将多个受压去离子水(DIW)滴喷射至所述衬底；
将包括CO2和DIW的混合物施加至所述衬底；以及
它们的组合。
8.一种制造半导体器件的方法，包括：
通过一个循环去除位于衬底上的伪栅结构的多晶硅材料，包括：
使用第一蚀刻剂执行第一蚀刻工艺，其中所述衬底以第一旋转速率旋转；
将清洁剂施加至所述衬底；
使用第二蚀刻剂执行第二蚀刻工艺，其中所述衬底以第二旋转速率旋转；以及
干燥所述衬底；以及
重复所述循环，其中，随后循环包括降低或维持所述先前循环的所述第一旋转速率，且降低或维持所述先前周期的所述第二旋转速率，其中，对于随后循环以较低旋转速率来旋转衬底。
9.根据权利要求8所述的方法，其中，所述第一蚀刻剂包括氟化合物，并且所述第二蚀刻剂包括胺衍生物。
10.根据权利要求8所述的方法，其中，所述将清洁剂施加至所述衬底包括以下步骤之一：
将多个受压去离子水(DIW)滴喷射至所述衬底；
将包括CO2和DIW的混合物施加至所述衬底；以及
它们的组合。
11.根据权利要求8所述的方法，其中，用于所述第一蚀刻工艺的蚀刻工艺时间比用于所述第二蚀刻工艺的蚀刻工艺时间少。
12.一种制造半导体器件的方法，包括：
通过一个循环去除位于衬底上的伪栅结构的多晶硅材料，包括：
使用第一蚀刻剂执行第一蚀刻工艺，其中所述衬底以旋转速率旋转；
将多个受压去离子水(DIW)滴喷射至所述衬底；
将包括CO2和DIW的混合物施加至所述衬底；
干燥所述衬底；以及
使用第二蚀刻剂执行第二蚀刻工艺；以及
重复所述循环直至基本上去除全部所述多晶硅材料，其中，随后循环包括用于使所述衬底在所述蚀刻期间旋转的随后旋转速率，其中，对于随后循环以较低旋转速率来旋转衬底。
13.根据权利要求12所述的方法，其中，所述喷射包括使用从20L/min至100L/min的范围内的惰性气体流动速率的DIW纳米喷射工艺以汽化所述DIW。
14.根据权利要求12所述的方法，其中，所述第一蚀刻剂包括氟化合物，所述第二蚀刻剂包括胺衍生物，并且重复所述循环包括降低用于所述第一蚀刻工艺的所述第一旋转速率和降低用于所述第二蚀刻工艺的所述第二旋转速率。
15.根据权利要求12所述的方法，其中，在执行所述第二蚀刻工艺之后，所述循环进一步包括：
将包括CO2和DIW的另一混合物施加至所述衬底；以及
再次干燥所述衬底。
CN200910226221XA 2008-11-20 2009-11-20 在栅极最后工艺中用于去除伪多晶硅的新方法 Active CN101740518B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/275,082 US8415254B2 (en) 2008-11-20 2008-11-20 Method for removing dummy poly in a gate last process
US12/275,082 2008-11-20

Publications (2)

Publication Number Publication Date
CN101740518A CN101740518A (zh) 2010-06-16
CN101740518B true CN101740518B (zh) 2012-12-19

Family

ID=42172366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910226221XA Active CN101740518B (zh) 2008-11-20 2009-11-20 在栅极最后工艺中用于去除伪多晶硅的新方法

Country Status (2)

Country Link
US (1) US8415254B2 (zh)
CN (1) CN101740518B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8501500B2 (en) 2011-06-20 2013-08-06 The Institute of Microelectronics, Chinese Academy of Science Method for monitoring the removal of polysilicon pseudo gates
CN102842518B (zh) * 2011-06-20 2016-03-23 中国科学院微电子研究所 多晶硅假栅移除后的监控方法
JP6225067B2 (ja) * 2013-06-21 2017-11-01 東京エレクトロン株式会社 基板液処理装置及び基板液処理方法
CN104701170B (zh) * 2013-12-05 2017-08-25 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
US9461144B2 (en) * 2014-06-13 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method for semiconductor device fabrication
KR102290793B1 (ko) 2014-12-18 2021-08-19 삼성전자주식회사 반도체 장치, 반도체 장치의 패턴 형성 방법 및 반도체 장치의 제조 방법
US9431304B2 (en) 2014-12-22 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for metal gates
KR102410146B1 (ko) * 2015-06-26 2022-06-16 삼성전자주식회사 반도체 장치의 제조 방법
US9917017B2 (en) 2015-12-29 2018-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Replacement gate process for semiconductor devices
US20170207079A1 (en) * 2016-01-15 2017-07-20 United Microelectronics Corp. Substrate cleaning method
SG11201808636TA (en) * 2016-04-07 2018-10-30 Acm Res Shanghai Inc Tsv structure planarization process and apparatus
US11145521B2 (en) * 2017-09-28 2021-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method for cleaning a semiconductor substrate
US10529629B2 (en) 2018-04-30 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming metal gates
US10644125B2 (en) 2018-06-14 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Metal gates and manufacturing methods thereof
US10923565B2 (en) 2018-09-27 2021-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned contact air gap formation
CN111128730B (zh) 2018-10-31 2023-03-24 联华电子股份有限公司 一种制作半导体元件的方法
US11168253B2 (en) 2019-01-08 2021-11-09 Samsung Electronics Co., Ltd. Silicon layer etchant composition and method of forming pattern by using the same
CN113539827A (zh) * 2020-04-20 2021-10-22 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN114446765A (zh) * 2020-11-04 2022-05-06 中芯国际集成电路制造(上海)有限公司 湿法刻蚀的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5942449A (en) * 1996-08-28 1999-08-24 Micron Technology, Inc. Method for removing an upper layer of material from a semiconductor wafer
US5960270A (en) * 1997-08-11 1999-09-28 Motorola, Inc. Method for forming an MOS transistor having a metallic gate electrode that is formed after the formation of self-aligned source and drain regions
CN1349247A (zh) * 2000-10-13 2002-05-15 海力士半导体有限公司 金属栅极形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6173720B1 (en) * 1998-12-02 2001-01-16 International Business Machines Corporation Process for treating a semiconductor substrate
US6569766B1 (en) * 1999-04-28 2003-05-27 Nec Electronics Corporation Method for forming a silicide of metal with a high melting point in a semiconductor device
US6828205B2 (en) * 2002-02-07 2004-12-07 Taiwan Semiconductor Manufacturing Co., Ltd Method using wet etching to trim a critical dimension

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5942449A (en) * 1996-08-28 1999-08-24 Micron Technology, Inc. Method for removing an upper layer of material from a semiconductor wafer
US5960270A (en) * 1997-08-11 1999-09-28 Motorola, Inc. Method for forming an MOS transistor having a metallic gate electrode that is formed after the formation of self-aligned source and drain regions
CN1349247A (zh) * 2000-10-13 2002-05-15 海力士半导体有限公司 金属栅极形成方法

Also Published As

Publication number Publication date
CN101740518A (zh) 2010-06-16
US20100124823A1 (en) 2010-05-20
US8415254B2 (en) 2013-04-09

Similar Documents

Publication Publication Date Title
CN101740518B (zh) 在栅极最后工艺中用于去除伪多晶硅的新方法
CN101901762B (zh) 用于形成金属栅极晶体管的方法
US7871915B2 (en) Method for forming metal gates in a gate last process
US9601388B2 (en) Integrated high-K/metal gate in CMOS process flow
US9461144B2 (en) Method for semiconductor device fabrication
US7977181B2 (en) Method for gate height control in a gate last process
US10090206B2 (en) FinFET gate structure and method for fabricating the same
US9263445B2 (en) Method of fabricating dual high-k metal gates for MOS devices
TWI393220B (zh) 半導體元件之製法
CN101714508B (zh) 制造半导体装置的方法
US8357603B2 (en) Metal gate fill and method of making
US8524588B2 (en) Method of forming a single metal that performs N work function and P work function in a high-k/metal gate process
US7915105B2 (en) Method for patterning a metal gate
US8324090B2 (en) Method to improve dielectric quality in high-k metal gate technology
US20100112798A1 (en) Method for gap filling in a gate last process
CN105405750A (zh) 半导体元件、在其中增加表面掺杂浓度的方法及形成方法
TW201250858A (en) Fabrication methods of integrated semiconductor structure
CN103165606A (zh) 用于高-k金属栅极技术的增强栅极替换工艺
US10276469B2 (en) Method for forming semiconductor device structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant