发明内容
本申请所要解决的技术问题是:如何提高等离子处理腔室内的等离子环境的均一性。
为解决上述技术问题,本申请提供一种等离子处理装置,包括腔室,所述腔室用于容纳被处理物和与被处理物反应的等离子体,所述腔室内壁覆有所述等离子体与腔室内壁材料或腔室内壁表面覆层反应的第一产物薄膜。
可选地,所述腔室内还包括内构件,所述内构件表面覆有所述等离子体与内构件材料或内构件表面覆层反应的第二产物薄膜。
可选地,制造所述腔室和/或内构件的材料包括不锈钢、铝、铜、氧化铝或二氧化硅。
可选地,制造所述腔室内壁覆层和/或内构件表面覆层的材料包括聚四氟乙烯、聚全氟乙丙烯、二氧化硅、氧化铜或四氯化硅。
另外,本申请还提供一种等离子处理方法,包括步骤:向未放置被处理物的腔室内填充等离子体,在所述腔室内壁上生成所述等离子体与腔室内壁材料或腔室内壁表面覆层反应的第一产物薄膜;所述薄膜形成之后,在腔室内放入被处理物;用所述等离子体处理所述被处理物。
可选地,所述腔室内还包括内构件,在生成第一产物薄膜时,在所述内构件表面上生成所述等离子体与内构件材料或内构件表面覆层反应的第二产物薄膜。
可选地,还包括步骤:清洗产物薄膜。
可选地,所述腔室和/或内构件由包括不锈钢、铝、铜、氧化铝或二氧化硅的材料制造。
可选地,所述腔室内壁覆层和/或内构件表面覆层由包括聚四氟乙烯、聚 全氟乙丙烯、二氧化硅、氧化铜或四氯化硅的材料制造。
与现有技术相比,本申请在等离子处理装置的腔室内壁上生成由内壁材料与处理被处理物相同的等离子体反应的产物薄膜,可以提高腔室内的等离子环境的均一性。
具体实施方式
为解决如何提高等离子处理装置腔室内的等离子环境的均一性的技术问题,本申请的具体实施方式提供一种等离子处理装置以及相应的等离子处理方法。
下面以半导体制造工艺中使用的等离子处理装置及等离子处理方法为例,结合附图对本申请的内容进行详细说明。
本申请等离子处理装置的一个实施例如图1所示。等离子处理装置100包括中空的腔室110,用于提供被处理物(图未示)与等离子体130反应的空间。
制造腔室110的材料可以是不锈钢、铝、铜、氧化铝、二氧化硅。为了刻蚀反应的均一性,腔室110内壁可以进行过覆膜处理,即在腔室110内壁上形成有聚四氟乙烯、聚全氟乙丙烯等有机聚合物覆层或二氧化硅、氧化铜、 四氯化硅等无机覆层(图未示)。
腔室110内壁覆有上述等离子体130与腔室110内壁材料或内壁表面覆层反应的第一产物薄膜111。本申请的发明人发现,由于腔室110内壁覆有上述第一产物薄膜111,因此将等离子处理装置100用于使用相应等离子体的处理工艺时,腔室110内形成均一的等离子体反应氛围,有助于提高被处理物各位置的反应一致性。应用在半导体芯片的制造上,即有助于提高晶圆不同位置处的线间距的一致性。
图2和图3是应用现有技术所制造的晶圆与应用本申请所描述的等离子处理装置100所制造的半导体晶圆的对比,应用本申请所描述的等离子处理装置100所制造的半导体晶圆参考图2B和图3B。图2A和图2B是线间距较大的晶圆在有无覆膜条件下在相同刻蚀制程后的对比。从图2A可知,应用现有技术所制造的晶圆201的线间距平均值为53.6nm,3-sigma的范围为1.3nm,线间距最大值和最小值之差为2.0nm。反观图2B,应用本申请所描述的等离子处理装置100所制造的半导体晶圆202的线间距平均值为54.3nm,3-sigma的范围为0.9nm,线间距最大值和最小值之差为1.6nm。而图3A和图3B为线间距较小的晶圆在有无覆膜条件下在相同刻蚀制程后的对比。图3A中,应用现有技术所制造的晶圆301的线间距平均值为47.4nm,3-sigma的范围为2.4nm,线间距最大值和最小值之差为3.7nm。而图3B中,应用本申请所描述的等离子处理装置100所制造的半导体晶圆302的线间距平均值为49.0nm,3-sigma的范围为1.6nm,线间距最大值和最小值之差为2.5nm。由图2和图3可知,虽然随着线间距平均值的减小,晶圆上不同位置处的线间距的差距增加,一致性减小。但是应用本申请所描述的等离子处理装置100所制造的晶圆相对于现有技术所制造的晶圆,不同位置处线间距的3-sigma范围减小30%以上,线间距最大值和最小值之差减小20%以上。也就是说,晶圆不同位置处的线间距的一致性提高。并且,随着线间距平均值的减小,应用本申请所 描述的等离子处理装置100所制造的晶圆的线间距的一致性提高幅度增加。
根据等离子处理装置100在不同工艺段中的应用,上述等离子体130可以是多种元素的单一或混合等离子体。例如,本领域技术人员惯常使用氩气离子化后产生的氩等离子来刻蚀半导体衬底上的各种有机覆层。根据本申请的一个实施例,在等离子处理装置100用于上述刻蚀工艺时,则等离子体130中至少包括氩等离子体。在这种情况下,第一产物薄膜111是由氩等离子体与腔室110内壁材料或内壁表面覆层反应的产物。
又例如,在形成大马士革结构接触孔的工艺中,本领域技术人员也会使用以四氟化碳、氩气和氧气的混合气体作为等离子气源的等离子刻蚀,用来刻蚀电介质层。根据本申请的又一个实施例,当等离子处理装置100用于上述刻蚀工艺时,则等离子体130中至少包括由四氟化碳、氩气和氧气电离形成的等离子体。在这种情况下,第一产物薄膜111是由四氟化碳、氩气和氧气电离形成的等离子体与腔室110内壁材料或内壁表面覆层反应的产物。
再例如,在光刻工艺中,本领域技术人员惯常使用氧等离子体去除已完成掩膜功能的光刻胶层。根据本申请的另一个实施例,等离子处理装置100用于上述灰化工艺,则等离子体130中至少包括氧等离子体。在这种情况下,第一产物薄膜111是由氧等离子体与腔室110内壁材料或内壁表面覆层反应的产物。
本领域技术人员知道,等离子处理装置100的腔室110内还可以有其他内构件120,例如用于安放晶圆的工件台、电极、气体管路或气体入口等。制造内构件120的材料可以是不锈钢、铝、铜、氧化铝、二氧化硅。为了刻蚀反应的均一性,内构件120表面可以进行过覆膜处理,即在内构件120的表面上形成有聚四氟乙烯、聚全氟乙丙烯等有机聚合物覆层或二氧化硅、氧化铜、四氯化硅等无机覆层(图未示)。
内构件120表面覆有与腔室110内壁材料或内壁表面覆层反应的等离子体与内构件120材料或内构件120表面覆层反应的第二产物薄膜121。第二产物薄膜121的存在,可以更加提高腔室110内等离子体反应氛围的均一性,更加有助于提高被处理物各位置的反应一致性。应用在半导体芯片的制造上,即更加有助于提高晶圆不同位置处的线间距的一致性。
下面以半导体晶圆的等离子处理为例,介绍如何在进行晶圆等离子处理的过程中形成上述具有特定覆膜的等离子处理装置,并应用该装置进行等离子处理。
如图4所示,本申请中等离子处理方法的一个实施例包括步骤:
S101,在未放置被处理物的腔室内形成第一等离子体,在腔室内壁上生成第一产物薄膜;
S102,在腔室内放入被处理物;
S103,用第二等离子体处理所述被处理物。
在步骤S101中,向未放置被处理物的腔室内填充用于处理被处理物的第一等离子体,其目的是在腔室内壁上生成由所述等离子体与腔室内壁材料或腔室内壁表面覆层反应而产生的第一产物薄膜。
在一个实施例中,后续步骤S103处理晶圆的工艺是使用含氯气体离子化后产生的氯离子来刻蚀半导体衬底上的各种有机覆层,则步骤S101中腔室内填充的等离子体是氯等离子体。所述的填充等离子体的方法是:在腔室内通入四氯化硅,四氯化硅的流量是5至100sccm,具体例如50sccm;四氯化硅的压力是10至100mTorr,具体例如15mTorr;使气体等离子化的源功率(Source Power)为200至1500W,具体例如1000W。氯等离子体在腔室内停留的时间是5至17秒,具体例如14秒。
在另一个实施例中,后续步骤S103处理晶圆的工艺是以四氟化碳、氩气 和氧气的混合气体作为等离子气源刻蚀接触孔的工艺,则步骤S101中腔室内填充的等离子体是由四氟化碳、氩气和氧气电离形成的等离子体。所述的填充等离子体的方法是:在腔室内通入四氟化碳和乙烯,其中四氟化碳的流量是5至50sccm,具体例如30sccm,乙烯的流量是5至100sccm,具体例如90sccm;混合气体的压力是10至100mTorr,具体例如60mTorr;使混合气体等离子化的源功率(Source Power)为200至1500W,具体例如1000W。混合等离子体在腔室内停留的时间是5至17秒,具体例如10秒。
由上述实施例可知,当后续用等离子体处理被处理的工艺中使用的第二等离子体是单一成分时,用于形成第一产物薄膜的第一等离子体可以是成分相同的单一等离子体;而当后续用等离子体处理被处理的工艺中使用的第二等离子体是多种等离子体混合,或者后续等离子处理工艺有多个且分别用多种等离子体进行处理时,用于形成第一产物薄膜的第一等离子体可以是最主要的一种或多种等离子体,以利于简化工艺、降低成本。也就是说,第二等离子体的成分与第一等离子体的成分部分或完全相同
在前描述中已经提到,腔室内还可以包括内构件,内构件表面也可以有各种覆膜,因此,等离子体在生成第一产物薄膜时,在内构件表面上也会生成所述等离子体与内构件材料或内构件表面覆层反应而形成的第二产物薄膜。
腔室和内构件的材料以及其表面覆膜的种类已经在对等离子处理装置的描述中提及,在此不再赘述。
在步骤S101之前和步骤S103之后都可以附加至少清洗第一产物薄膜步骤,也可以增加将第二产物薄膜去除的清洗步骤。当然,本领域技术人员知道,可以在一个清洗步骤中将第一产物薄膜和第二产物薄膜都去除。
清洗产物薄膜的方法为:在腔室内通入三氟化氮或六氟化硫与氧气的混 合气体,来解离清除腔室内壁的产物薄膜。
参考图2和图3,如前所述,用上述等离子处理方法所制造的晶圆相对于现有技术所制造的晶圆,不同位置处线间距的3-sigma范围减小30%以上,线间距最大值和最小值之差减小20%以上。也就是说,晶圆不同位置处的线间距的一致性提高。并且,随着线间距平均值的减小,应用上述等离子处理方法所制造的晶圆的线间距的一致性提高幅度有所增加。
本申请虽然以较佳实施例公开如上,但其并不是用来限定权利要求,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本申请的保护范围应当以本申请权利要求所界定的范围为准。