CN101740137B - 存储器的测试方法 - Google Patents

Abstract

本发明提供一种存储器的测试方法，针对存储器，利用控制器的运算能力，在接到测试电脑所发出的测试指令以及程序代码后，产生乱数数据或依据算法产生特定格式的测试数据，直接对闪存进行数据的写入、读出以及比对的操作，并将测试结果传送回测试电脑，通过大幅减少测试电脑对存储器的数据输入及输出的负载，加快存储器的测试速度。

Description

存储器的测试方法

技术领域

本发明涉及一种存储器的测试方法，尤其涉及利用具有测试功能的内建控制器对存储器进行测试。 

背景技术

闪存是目前最热门的储存媒介，并被广泛的利用在嵌入式系统上。闪存是一种固态、不容易挥发、可复写的存储器，其运作方式就像随机存取存储器与硬盘的混合体。就像DRAM，闪存将数据位储存在存储器单位中，但是当电源关闭后数据仍保留在存储器上，由于它的高速、持久性以及低电压需求，闪存非常适合在许多设备中使用，例如数码相机、移动电话、打印机、掌上型电脑、呼叫器以及录音机。 

参阅图1为现有技术的存储器测试系统的示意图。如图1所示，存储器测试系统1包括测试电脑10以及筛选板(Sorting Board)20，其中测试电脑10通过传输接口连接到筛选板20，而传输接口可为通用串行总线(Universal SerialBus，USB)接口。筛选板20包括控制器30以及存储器40，通常控制器30为控制芯片或具有控制芯片的控制模块。测试电脑10发出测试指令以及测试数据，由控制器30接收并写入存储器40，或由控制器30读取存储器40并传送回测试电脑10，测试电脑10进行数据比对以确认存储器是否正常，并记录测试结果，包括受损区块的地址以及受损区块的总数目。 

参阅图2，为现有技术的存储器测试的流程图。如图2所示，存储器的测试由步骤S10开始，接着进入步骤S12。在步骤S12中，测试电脑发出测试指令，进入步骤S14。在步骤S14中，测试电脑产生测试数据并传送至控制器，进入步骤S16。在步骤S16中，控制器将测试数据写入存储器内，进入步骤S18。在步骤S18中，测试电脑发出读取指令，进入步骤S20。在步骤S20中，控制器读取存储器内的储存数据并传送给测试电脑，进入步骤S22。在步骤 S22中，测试电脑比对测试数据与所接收到的储存数据，进入步骤S24。在步骤S24中，测试电脑记录比对结果，进入步骤S26。在步骤S26中，如果完成所有存储器的测试，则进入步骤S30，结束操作，否则回到步骤14。 

上述的测试操作在依测试数据的分类中属于低阶比对方式，非常依靠测试电脑的扫描测试程序以及测试电脑的效率，因为在数据的写入及读取时，测试系统对存储器的存取操作相当频繁，加上测试数据的产生及读取存储器数据后进行数据比对，都需要测试电脑的大量运算处理。因此，业界无不想尽办法在如何兼顾筛选的正确性及扫描的效率上取得令人满意的平衡点。 

然而，以低阶比对方式进行存储器扫描测试的缺点是，测试电脑的中央处理器会经常处于高度负载的状态，以及对存储器的频繁存取。 

另一类测试方式是高阶比对方式，通过测试电脑将测试文件通过控制器写入存储器内，再从存储器读取所储存的文件并与测试文件进行比对。此种方式为以系统逻辑观点的方式通过特定文件的存取来进行存储器的读写测试，将文件的数据分次并大量写入存储器再读出进行比对，因此可测试出存储器是否正常，且相对于低阶比对方式来说，对存储器的存取频率已大幅降低。 

然而，高阶比对的测试方式完全依靠测试电脑来进行，因此虽然有利于研发出高效率的测试程序以进行筛选测试，并容易了解比对结果，但却无法做到低阶比对方式确切掌握存储器区块状况的功能。 

尤其是近年来，存储器晶圆的体积日渐缩小，内部电路设计却日益复杂且要求运作快速，因此存储器颗粒的稳定度成为半导体产业一大挑战。若是无法预先了解存储器的特性，往往导致颗粒质量及可信度的下降。如何以节省时间、降低花费的方式，在一定的准确度下将存储器颗粒的稳定度筛选出来变成了一个重要的要素。尤其闪存的大容量、高密度和单位结构的复杂，更造成筛选上的不确定性大幅增加。加上制程技术追求极微小的体积，即使在同一晶圆上的各个单体，不同位置上皆可能出现不同的电气特性。若是以一视同仁的方式处理，又势必使得合格率大幅下降。 

因此，需要一种存储器的测试方法，能更快、更准确，以及更有效的进行存储器的筛选测试，以符合存储器测试的需求。

发明内容

本发明要解决的技术问题是提供一种存储器的测试方法，能快速、准确，以及有效的进行存储器的筛选测试，以符合存储器测试的需求。 

为解决上述技术问题，本发明的实施例提供技术方案如下： 

一种存储器的测试方法，用以测试一存储器的数据写入与数据读取的功能，该存储器的测试方法包括以下步骤： 

步骤A：一测试电脑准备一程序代码，该程序代码包含产生一测试数据的一算法、一数据比对操作以及一测试结果的记录操作，接着进入步骤B； 

步骤B：该测试电脑传送该程序代码至一控制器，该控制器包括一接口电路、一微处理器、一随机存取存储器、一只读存储器以及一逻辑电路，其中该接口电路接收该程序代码与设定数据并传送给该只读存储器，该逻辑电路处理该存储器的数据存取，接着进入步骤C； 

步骤C：该控制器的该逻辑电路抹除该存储器的一目标区块，进入步骤D； 

步骤D：该控制器的该逻辑电路写入该测试数据至该存储器的该目标区块内，进入步骤E； 

步骤E：该控制器的该逻辑电路读取该存储器的该目标区块所储存的一储存数据，进入步骤F； 

步骤F：该控制器的该逻辑电路比对该测试数据与所读取的该储存数据，进入步骤G； 

步骤G：该控制器记录一比对结果，进入步骤H； 

步骤H：如果未完成存储器的所有区块的测试，则回到步骤C，如果完成存储器的所有区块的测试，则进入步骤I； 

步骤I：产生一存储器测试文件并传送至该测试电脑，进入步骤J；以及 

步骤J：结束操作。 

本发明的实施例具有以下有益效果： 

上述方案中，为通过自动化比对法的测试流程，针对存储器，比如闪存，利用控制器的运算能力，在接到测试电脑所发出的测试指令时，产生乱数数据或特定格式的数据，直接对闪存进行数据的写入、读出以及比对的操作，并将测试结果传送回测试电脑，通过大幅减少测试电脑对存储器的数据输入及输出的负载，加快存储器的测试速度。 

并且，本发明的存储器的测试方法中，测试电脑只负责将专属命令(Proprietary Command)及部分编程后具低阶比对功能的数据发送至控制器，再启动测试流程，控制器自动针对存储器的所有区块进行抹除(Erase)，接着对每个区块的所有数据页(Page)进行数据的写入，而所写入的数据便是由控制器通过算法而产生出来。在读取每个区块的所有数据页的数据以进行比对处理时，控制器通过算法将读出的数据跟之前写入的数据进行比对，来判断该存储器区块是否正常。因此，主要的测试工作由控制器负责，通过大幅降低传输接口的数据负载量，并减轻测试电脑的运算负荷，提升整体的存储器测试效率。 

要注意的是，在低阶比对的过程中，为通过算法对不同地址的存储器使用不同的数据进行写入、读出以及比对操作，但本发明并不会使用单调、固定格式的数据来做筛选闪存的测试，而是使用测试电脑中的筛选程序所提供的比对方式，相对于现有的筛选模式，本发明兼具了低阶比对的掌握度，同时利用了高阶比对快速了解比对的状况。本发明的优点在于利用测试电脑的中央处理器的最小负载、最少的数据传输以及较短的测试时间，以完成繁复的测试扫描工作。通过本发明所提供的存储器的测试方法，可解决上述现有技术的缺点。 

附图说明

图1为现有技术的存储器测试系统的示意图； 

图2为现有技术的存储器测试的流程图； 

图3为本发明存储器的测试方法的示意图； 

图4为本发明存储器的测试方法的流程图。 

主要组件符号说明 

1 存储器测试系统 

2 存储器测试系统 

10 测试电脑

20 筛选板 

30 控制器 

40 存储器 

50 筛选板 

51 控制器 

52 接口电路 

54 微处理器(MCU) 

55 随机存取存储器(RAM) 

56 只读存储器(ROM) 

58 逻辑电路 

60 存储器 

具体实施方式

为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。 

图3为本发明存储器的测试方法的示意图。如图3所示，存储器测试系统2包括测试电脑10以及筛选板50，其中筛选板50包括控制器51以及待测试的存储器60。控制器51包括接口电路52、微处理器(MCU)54、随机存取存储器(RAM)55、只读存储器(ROM)56以及逻辑电路58，接口电路52负责接收测试电脑10的数据或传送数据至测试电脑10，微处理器54控制整个控制器的处理程序，随机存取存储器55提供暂存数据的存取，逻辑电路58主要处理对存储器60的数据存取，而只读存储器56用以储存经测试电脑10编程过的程序代码，包含产生测试数据的算法、数据的比对处理以及记录测试结果。 

图4为本发明存储器的测试方法的流程图。如图4所示，本发明的测试方法由步骤S100开始，并接着进入步骤S110。在步骤S110中，测试电脑准备程序代码，进入步骤S120。在步骤S120中，测试电脑传送程序代码与设定数据至控制器，进入步骤S130。在步骤S130中，控制器抹除存储器的目标区块，进入步骤S140。在步骤S140中，控制器写入测试数据至存储器内，进入步骤S150。在步骤S150中，控制器读取存储器内所储存的储存数据，进入步骤S160。 在步骤S160中，控制器比对测试数据与所接收到的储存数据，进入步骤S170。在步骤S170中，记录比对结果，进入步骤S180。在步骤S180中，如果未完成存储器的所有区块的测试，则回到步骤S130，如果完成存储器的所有区块的测试，则进入步骤S190。在步骤S190中，产生存储器测试文件并传送至该测试电脑，进入步骤S200。在步骤S200中，结束操作。 

步骤S110的程序代码可包括产生测试数据的算法，比如供低阶比对方式用的测试数据，同时程序代码可包括供低阶比对方式用的比对操作，从而精确判断个别区块是否正常，并因该操作主要由控制器的逻辑电路负责执行，所以大幅节省测试电脑的工作负载，并加快整体测试速度以及提升测试效率。 

步骤S110的程序代码还可包括产生测试数据的算法，比如高阶比对方式所用的测试文件，用以分次并大量写入存储器，以大幅降低对存储器的存取频率。 

步骤S190的存储器测试文件包括在比对正确时将该区块标记成良好区块，并在比对不正确时将该区块标记成损坏区块，从而产生包括显示出良好区块与损坏区块的测试表列。 

综上所述，本发明所提供的方法能大幅降低对存储器的存取频率，节省测试电脑的工作负载，并加快整体测试速度以及提升测试效率。 

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (6)

1.一种存储器的测试方法，用以测试一存储器的数据写入与数据读取的功能，其特征在于，该存储器的测试方法包括以下步骤：

步骤A：一测试电脑准备一程序代码，该程序代码包含产生一测试数据的一算法、一数据比对操作以及一测试结果的记录操作，接着进入步骤B；

步骤B：该测试电脑传送该程序代码至一控制器，该控制器包括一接口电路、一微处理器、一随机存取存储器、一只读存储器以及一逻辑电路，其中该接口电路接收该程序代码与设定数据并传送给该只读存储器，该逻辑电路处理该存储器的数据存取，接着进入步骤C；

步骤C：该控制器的该逻辑电路抹除该存储器的一目标区块，进入步骤D；

步骤D：该控制器的该逻辑电路写入该测试数据至该存储器的该目标区块内，进入步骤E；

步骤E：该控制器的该逻辑电路读取该存储器的该目标区块所储存的一储存数据，进入步骤F；

步骤F：该控制器的该逻辑电路比对该测试数据与所读取的该储存数据，进入步骤G；

步骤G：该控制器记录一比对结果，进入步骤H；

步骤H：如果未完成存储器的所有区块的测试，则回到步骤C，如果完成存储器的所有区块的测试，则进入步骤I；

步骤I：产生一存储器测试文件并传送至该测试电脑，进入步骤J；以及

步骤J：结束操作；

其中，该微处理器撷取该只读存储器内的该程序代码，用以控制该逻辑电路执行通过该算法产生该测试数据、对该存储器的数据存取操作、该数据比对操作以及该测试结果的记录操作。

2.根据权利要求1所述的存储器的测试方法，其特征在于，其中该步骤G的该比对结果为在该测试数据与该储存数据比对正确时将该目标区块记录成一良好区块，而在该测试数据与该储存数据比对不正确时将该目标区块记录成一损坏区块。

3.根据权利要求1所述的存储器的测试方法，其特征在于，其中该随机存取存储器提供一数据暂存空间给该控制器。

4.根据权利要求1所述的存储器的测试方法，其特征在于，其中该步骤I的该存储器测试文件包括该步骤G的该比对结果。

5.根据权利要求1所述的存储器的测试方法，其特征在于，其中该接口电路包括USB接口电路。

6.根据权利要求1所述的存储器的测试方法，其特征在于，其中该存储器包括一闪存。

Images