CN101720448A - 用于确定工艺变化的影响的方法和装置 - Google Patents

用于确定工艺变化的影响的方法和装置 Download PDF

Info

Publication number
CN101720448A
CN101720448A CN200980000243A CN200980000243A CN101720448A CN 101720448 A CN101720448 A CN 101720448A CN 200980000243 A CN200980000243 A CN 200980000243A CN 200980000243 A CN200980000243 A CN 200980000243A CN 101720448 A CN101720448 A CN 101720448A
Authority
CN
China
Prior art keywords
exposure
photoetching process
pattern
correct
critical dimension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200980000243A
Other languages
English (en)
Other versions
CN101720448B (zh
Inventor
P·J·M·范阿德里切姆
张云强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synopsys Inc
Original Assignee
Synopsys Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synopsys Inc filed Critical Synopsys Inc
Publication of CN101720448A publication Critical patent/CN101720448A/zh
Application granted granted Critical
Publication of CN101720448B publication Critical patent/CN101720448B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70653—Metrology techniques
    • G03F7/70658—Electrical testing
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70641—Focus

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明的实施例提供用于确定工艺变化的影响的系统和技术。在操作期间，该系统可以接收包括图案的多个实例的布局。接着，该系统可以使用在不同曝光和聚焦条件下对光刻工艺进行建模的不同光刻工艺模型来校正图案实例。接着，可以在晶片上印刷已校正的布局。该系统然后可以对晶片进行电测试，或者它可以测量晶片上的特征的关键尺度。然后可以通过使用测试数据或者测量数据来生成产量损失或者曝光-聚焦矩阵。

Description

用于确定工艺变化的影响的方法和装置
技术领域
本发明主要地涉及电子设计自动化。更具体而言，本发明涉及用于确定工艺变化的影响的方法和装置。
背景技术
计算技术的迅速发展已经使得对有时多达百万兆字节的数据集进行每秒数以万亿计的计算操作成为可能。这些发展可以归功于使得有可能将数以千万计的器件集成到单个芯片上的半导体制造技术的巨大改进。
半导体制造技术的工艺变化可能造成实际集成电路的特性不同于所需特性。如果这一差异过大，则它可能导致制造问题，这些问题可能减少产量和/或降低集成电路的性能。
因此，希望确定工艺变化对特征的关键尺度的影响，从而可以确定可以容许的变化量。
发明内容
本发明的一个实施例提供一种确定工艺变化的影响的系统。该系统创建布局，该布局包含图案的多个实例。接着，该系统通过使用如下光刻工艺模型来校正图案的不同实例，这些光刻工艺模型使用不同工艺条件来校准。具体而言，可以使用不同曝光和聚焦条件来校准光刻工艺模型。
然后在标称工艺条件之下对校正的布局进行光刻工艺。接着，该系统使用晶片上的印刷特征以确定工艺变化的影响。
在一个实施例中，布局图案用于可电测试的结构、即可以对印刷的图案进行开路/短路或者参数测试。电子测试的结果可以用来估计工艺窗或者估计由于曝光和聚焦漂移所致的产量损失。
在另一实施例中，以物理(例如使用扫描电子显微镜)或者电方式测量晶片上的特征的关键尺度。该系统然后可以使用关键尺度测量来生成曝光-聚焦矩阵。
注意，如在晶片上印刷的不同图案实例的关键尺度模拟不同工艺条件的效果，这是因为已使用不同工艺条件校准的光刻工艺模型校正该图案实例。以这一方式，本发明的实施例使用户能够确定在不同工艺条件之下的特征的关键尺度，而无需实际地多次印刷布局，并且在这样做时可以减少为了确定工艺变化的影响而需要的时间和资源数量。
附图说明
图1图示了根据本发明一个实施例的在设计和制作集成电路时的各种阶段。
图2图示了根据本发明一个实施例的典型光学系统。
图3图示了根据本发明一个实施例的曝光-聚焦矩阵。
图4图示了根据本发明一个实施例的如何通过使用不同工艺模型校正图案的多个实例来确定工艺变化的影响。
图5呈现了对根据本发明一个实施例的用于确定工艺变化的影响的过程进行图示的流程图。
图6图示了根据本发明一个实施例的可以用来确定曝光-聚焦矩阵的计算机系统。
具体实施方式
呈现以下描述以使本领域技术人员能够实现和利用本发明，并且在特定应用及其要求的背景下提供该描述。本领域技术人员将容易清楚对公开的实施例的各种修改，并且这里限定的一般原理可以适用于其它实施例和应用而不脱离本发明的精神实质和范围。因此，本发明不限于所示实施例而是将被赋予以与这里公开的原理和特征一致的最广范围。
集成电路(IC)设计流程
图1图示了根据本发明一个实施例的在设计和制作集成电路时的各种阶段。
该过程通常从使用EDA工艺(步骤110)来实现的产品想法(步骤100)开始。一旦设计定稿，通常交付(tap-out)(事件140)该设计，并且该设计经过制作工艺(步骤150)以及封装和组装工艺(步骤160)以产生成品芯片(结果170)。
EDA工艺(步骤110)包括下文仅出于示例目的而描述的而且并非用来限制本发明的步骤112-130。例如，实际集成电路设计可能要求设计者在与下述序列不同的序列中进行设计步骤。
系统设计(步骤112)：在这一步骤中，设计者描述他们想要实施的功能。他们也可以进行假设(what-if)规划以精化功能、检验成本等。硬件-软件架构划分可以出现在这一阶段。可以在这一步骤使用的来自Synopsys公司的示例EDA软件产品包括ModelArchitect、
Figure G2009800002432D00031
System Studio和
逻辑设计和功能验证(步骤114)：在这一阶段，编写用于系统中的模块的VHDL或者Verilog代码，并且检验该设计的功能准确性。更具体而言，检验该设计以保证它产生正确输出。可以在这一步骤使用的来自Synopsys公司的示例EDA软件产品包括
Figure G2009800002432D00033
Figure G2009800002432D00034
MagellanTM、
Figure G2009800002432D00035
ESP和
Figure G2009800002432D00036
合成和测试设计(步骤116)：VHDL/Verilog可以在这一阶段中转译成网表。可以针对目标技术优化该网表，并且可以设计和实施测试以检验成品芯片。可以在这一步骤使用的来自Synopsys公司的示例EDA软件产品包括Design
Figure G2009800002432D00037
Physical
Figure G2009800002432D00038
Test Compiler、Power CompilerTM、FPGA Compiler、
Figure G2009800002432D00039
和
Figure G2009800002432D000310
网表验证(步骤118)：在这一步骤中，检验网表与时序约束的相符性和与VHDL/Verilog源代码的对应性。可以在这一步骤使用的来自Synopsys公司的示例EDA软件产品包括
Figure G2009800002432D00041
Figure G2009800002432D00042
和
Figure G2009800002432D00043
设计规划(步骤120)：这里构造和分析用于芯片的整个平面图以便进行定时和顶级布线。可以在这一步骤使用的来自Synopsys公司的示例EDA软件产品包括AstroTM和IC Compiler产品。
物理实施(步骤122)：在这一步骤出现布置(对电路元件的定位)和布线(对电路元件的连接)。可以在这一步骤使用的来自Synopsys公司的示例EDA软件产品包括AstroTM和IC Compiler产品。
分析和提取(步骤124)：在这一阶段，在晶体管级验证电路功能；这又允许假设的精化。可以在这一步骤使用的来自Synopsys公司的示例EDA软件产品包括AstroRailTM、PrimeRail、
Figure G2009800002432D00044
和Star-RCXTTM。
物理验证(步骤126)：在这一步骤中，检验设计以保证制造、电问题、光刻问题和电路的正确性。可以在这一步骤使用的来自Synopsys公司的示例EDA软件产品包括HerculesTM产品。
分辨率增强(步骤128)：这一步骤涉及到对布局的几何形状操控以提高设计的可制造性。可以在这一步骤使用的来自Synopsys公司的示例EDA软件产品包括Proteus/Progen、ProteusAF和PSMGen。
掩膜数据预备(步骤130)：这一步骤提供用于产生掩膜以产生成品芯片的“交付”数据。可以在这一步骤使用的来自Synopsys公司的示例EDA软件产品包括
Figure G2009800002432D00045
系列产品。
工艺窗
可能由于各种原因而出现工艺变化。例如在光刻中，主轴的旋转速度的变化可能造成抗蚀剂厚度变化，这可能造成反射率的变化，从而又可能造成对图案图像的不希望的改变。类似地，扫描器的曝光剂量可能偏离它的标称设定值，这可能造成关键尺度(CD)的变化艺。
工艺变化可能造成实际集成电路的特性不同于所需特性。如果这一差异过大，则它可能导致制造问题，这些问题可能减少产量和/或降低集成电路的性能。
具体而言，晶片上的特征的关键尺度必须在给定容差内，以保证集成电路的正常工作。半导体制造工艺的工艺窗是在不造成晶片上的特征的关键尺度超出可接受的值范围的情况下可以容许的工艺变化量。
工艺模型
工艺模型对通常涉及到复杂物理和化学互作用的一个或者多个半导体制造工艺的行为进行建模。可以通过将内核系数与经验数据拟合或者校准来确定工艺模型。通常通过将正在建模的半导体制造工艺应用于一个或者多个测试布局来生成经验数据。例如，光刻工艺可以用来在晶片上印刷测试布局。接着，可以通过测量特征的关键尺度(CD)来获得经验数据。未校正的工艺模型然后可以与经验数据拟合，以获得对光刻工艺进行建模的校准的工艺模型。
一旦确定工艺模型，它可以在设计和制造半导体芯片期间使用于诸多应用中。例如，工艺模型通常用来支持光学邻近校正(OPC)和分辨率增强技术(RET)。这些模型可以在交付流程期间在合理期限内允许全芯片数据库操控。
未校准的工艺模型通常包括与参数和/或系数关联的分量。在校准期间，参数和/或系数可以令人满意地与经验数据拟合以获得最终工艺模型。工艺模型中的分量通常是设计成对特定物理效果进行建模的数学表达式。例如，可以将工艺模型表示为
Figure G2009800002432D00051
其中ki是分量或者内核，而ci是与ki关联的系数。经验数据可以包括所需性质如CD在布局中的不同位置的值。一旦工艺模型与经验数据拟合，它然后可以用来预测所需性质用于其它布局的值。
可能无法校准系数值使得预测的数据与经验数据准确地匹配。即使可利用精确拟合，但是可能并不期望使用它，因为所得工艺模型可能没有恰当地内插和/或外插。通常，统计拟合技术用来确定参数和/或系数，从而使经验数据与预测的数据之间的误差最小。在一个实施例中，系统可以使用最小平方拟合技术以确定参数和/或系数值。
如果工艺模型适当地内插和外插、即如果工艺模型在它应用于与在拟合过程期间使用的布局不同的布局时生成准确结果，则认为它是稳健的。一般而言，工艺模型使用的建模函数或者内核越少，它就越稳健。然而，使用更少内核可能降低工艺模型的准确性。因此，通常存在在工艺模型的稳健性与准确性之间的权衡。
光刻工艺模型
光刻工艺模型中的光学模型通常基于对部分相干光学系统的性能进行建模的霍普金斯(Hopkins)模型。
图2图示了根据本发明一个实施例的典型光学系统。
来自源202的辐射可以由聚光器204准直。准直光然后通过掩膜206、孔208、透镜体210并且在晶片212上形成图像。
可以使用以下表达式来描述霍普金斯模型：
I ( x , y ) = ∫ ∫ ∫ ∫ J ( x ′ , y ′ ; x ′ ′ , y ′ ′ ) ⊗ L ( x , y ; x ′ , y ′ ) ⊗ L * ( x , y ; x ′ ′ , y ′ ′ ) dx ′ dy ′ dx ′ ′ dy ′ ′ ,
其中I(x，y)是在晶片上的点(x，y)的光学密度，L(x，y；x′，y′)是光源和掩膜的集总模型，L*是L的复共轭，而J(x′，y′；x″，y″)对光在掩膜上的两点之间的相干性进行建模。集总模型(L)实质上将掩膜视为光源阵列。具体而言，L(x，y；x′，y′)对掩膜上作为点源的点(x′，y′)进行建模，而J(x′，y′；x″，y″)对从掩膜上的点(x′，y′)和(x″，y″)发散的光之间的相干性进行建模。可以将集总模型(L)表示为掩膜与源之间的卷积。例如，可以使用掩膜模型和源模型将集总模型表示如下：
L ( x . y ; x ′ , y ′ ) = M ( x ′ , y ′ ) ⊗ K ( x , y ; x ′ , y ′ ) ,
其中M(x′，y′)对掩膜进行建模，而K(x，y；x′，y′)对源进行建模。
霍普金斯模型可以用来确定对光学系统进行建模的称为传输交叉系数(TCC)矩阵的4D(四维)矩阵。然后可以使用成组正交2D(二维)内核来表示TCC矩阵。可以使用TCC矩阵的本征函数来确定成组正交内核。可以通过将成组2D内核与掩膜卷积来确定晶片上的特征。可以在Alfred Kwok-Kit Wong于2005年在SPIE-InternationalSociety for Optical Engine发表的Optical Imaging in ProjectionMicrolithography和Grant R.Fowles于1989年由Dover出版社出版的Introduction to Modern Optics第2版中找到关于光刻和工艺建模的主要信息。
在一个实施例中，系统使用称为泽尔尼克(Zernike)多项式的成组正交函数来表示光学系统。泽尔尼克多项式由形式与在光学系统中经常观测到的像差(aberration)类型相同的项组成。例如，一个泽尔尼克多项式可以与散焦关联，而另一泽尔尼克多项式可以与倾斜关联，等等。可以使用表达式
Figure G2009800002432D00071
来表示光学系统，其中zi是泽尔尼克多项式，而ci是与zi关联的光学系数。
仅出于示例和描述的目的已经呈现对光刻工艺模型的前文描述。本意并非让它们穷举本发明或者使本发明限于公开的形式。因而，本领域技术人员将清楚许多修改和变型。
具体而言，光刻工艺模型的复杂性可以依赖于将要在其中使用该工艺模型的应用。例如，如果想要对包含复杂几何形状的布局进行全面(full-blown)OPC，则可能需要一种对光刻工艺准确地进行建模的精细工艺模型。另一方面，如果只是想要对曝光和聚焦变化对1D(一维)特征的影响进行建模，则工艺模型可以与基于曝光和聚焦值来返回关键尺度的线性或者二次函数一样简单。
曝光-聚焦矩阵
在常规技术中使用曝光-聚焦矩阵来确定光刻工艺的工艺窗。在这一技术中，在不同工艺条件之下使用光刻工艺来印刷布局。测量关键尺度并且将关键尺度与不同工艺条件关联以获得曝光-聚焦矩阵。
图3图示了根据本发明一个实施例的曝光-聚焦矩阵。
曝光-聚焦矩阵300中的各矩阵元代表使用具体曝光和聚焦来印刷的特征的关键尺度。例如，各行可以与特定曝光对应，而各列可以与特定聚焦对应。
矩阵中的矩阵元之一针对标称工艺条件而言通常与特征的关键尺度对应。例如，中心矩阵元、即矩阵元302可以是在标称曝光和聚焦条件下通过光刻工艺印刷的特征的关键尺度。
矩阵中的其它矩阵元可以与在不同于标称工艺条件的工艺条件之下的特征关键尺度对应。例如，矩阵元304可以是与比标称曝光更大的曝光和以标称聚焦为参照正偏置的聚焦(即正散焦)对应的特征关键尺度。
曝光-聚焦矩阵300可以用来确定工艺窗。注意随着从矩阵的中心移开，期望关键尺度值变得与在中心矩阵元的关键尺度值越来越不同。具体而言，在中心矩阵元周围的区域将包含容差内的关键尺度值。这一区域的边界代表用于光刻工艺的工艺窗。
例如，令矩阵元306、308、310和312代表矩阵中的如下区域314的边界，该区域包含在容差内的关键尺度值。落在这一区域以外的矩阵元具有不在关键尺度的可接受范围内的关键尺度值。例如，矩阵元314中的关键尺度值与在矩阵元302的关键尺度值(与标称工艺条件对应)之差大于可以容许的关键尺度值最大变化。与矩阵元306、308、310和312对应的曝光和聚焦值代表用于光刻工艺的工艺窗。
在常规技术中，需要在不同工艺条件之下多次印刷布局。例如，为了获得曝光聚焦矩阵300，将需要印刷布局49次，这是曝光-聚焦矩阵300中的矩阵元数目。仅一次印刷布局本身也是繁重的任务，更何况多次印刷布局。因而用于确定曝光-聚焦矩阵的常规技术通常需要大量时间和资源。因此希望减少为了确定工艺变化的影响而需要的时间和资源数量。
确定工艺变化的影响
本发明的一个实施例提供用于确定工艺变化的影响而不耗费大量时间和资源的系统和技术。具体而言，与需要在不同工艺条件之下多次印刷布局的常规技术对照，本发明的实施例使用户能够通过仅一次印刷布局来确定工艺变化的影响(例如通过确定曝光-聚焦矩阵)。
本发明的实施例基于以下理解：如果具有布局中的图案的多个实例，并且如果修改图案以模拟曝光和聚焦变化的影响，则可以通过仅一次印刷布局来确定工艺变化的影响。具体而言，可以使用在与标称工艺条件不同的工艺条件校准的工艺模型来校正图案的不同实例。
注意这一理解有悖直觉，因为它使用不同工艺模型以校正相同布局上的不同图案。常规技术使用(在标称工艺条件校准的)相同工艺模型以校正布局中的所有图案，因为常规技术想要准确地预测在标称工艺条件下印刷布局时晶片上的特征形状。如果常规技术使用在与标称工艺条件不同的工艺条件校准的工艺模型来校正图案，则图案将不会如希望的那样印刷，并且常规技术将生成不准确结果。因此，常规技术要求使用相同工艺模型以校正布局中的所有图案。对照而言，本发明的实施例使用不同工艺模型以校正布局中的不同图案。
图4图示了根据本发明一个实施例的如何通过使用不同工艺模型校正图案的多个实例来确定工艺变化的影响。
布局402包括图案的多个实例，比如图案实例404和406。注意布局将通常包括图案的更多的实例。例如，为了确定7×7曝光-聚焦矩阵，布局将包括图案的至少49个实例。然而为求简洁，在图4中图示了图案的仅两个实例。
可以使用如下工艺模型来校正图案实例404，该工艺模型是使用比标称曝光更大的曝光和相对于标称聚焦正偏置的聚焦来校准的。另一方面，可以使用如下工艺模型来校准图案实例406，该工艺模型是使用比标称曝光更少的曝光和相对于标称聚焦负偏置的聚焦来校准的。
在校正的布局408中图示了校正的图案实例。一旦印刷校正的布局以获得晶片410，可以对印刷的结构进行电测试以确定工艺变化的影响。
取而代之，可以使用扫描电子显微镜来测量晶片410上的特征的关键尺度。这些关键尺度测量然后可以用来确定曝光-聚焦矩阵。例如，晶片410上的特征的关键尺度可以用来创建曝光-聚焦矩阵412。曝光-聚焦矩阵412中的矩阵元414包含图案实例404的CD测量，曝光-聚焦矩阵412中的矩阵元416包含图案实例406的CD测量，而矩阵元418涉及在标称曝光和聚焦条件下对又一图案实例(图4中未示出)的CD测量。
注意，与矩阵中的矩阵元关联的曝光和聚焦条件是工艺模型的校准所针对的曝光和聚焦条件的“相反条件”。例如，使用按照比标称曝光更大的曝光和相对于标称聚焦正偏置的聚焦而校准的工艺模型来校正图案实例404。因此，曝光-聚焦矩阵412中的矩阵元414(包含图案实例404的CD测量)与比标称曝光更少的曝光和相对于标称聚焦负偏置的聚焦关联。这是因为相对于校准工艺模型时的工艺点，标称工艺条件具有更低曝光并且具有负偏置的聚焦。类似地，曝光-聚焦矩阵412中的矩阵元416(包含图案实例406的CD测量)与比标称曝光更大的曝光和相对于标称聚焦正偏置的聚焦关联。
用于确定工艺变化的影响的过程
图5呈现了对根据本发明一个实施例的用于确定工艺变化的影响的过程进行图示的流程图。
该过程可以通过接收包括图案的多个实例的布局(步骤502)来开始。在一个实施例中，图案实例是可电测试的结构。例如在标称工艺条件下，图案实例可以有望在晶片上印刷电耦合的特征。然而，如果工艺条件不同于标称工艺条件，则它可能造成特征的关键尺度改变，这可能造成特征不再电耦合。以这一方式，可以通过对特征进行电开路/短路测试或者参数测试来确定工艺变化的影响。
接着，系统可以接收在不同曝光和聚焦条件对光刻工艺进行建模的成组光刻工艺模型(步骤504)。
可以通过使用工艺数据校准未校准的工艺模型，来确定成组光刻工艺模型，该工艺数据是通过在不同曝光和聚焦条件对测试布局进行光刻工艺来生成的。具体而言，系统可以接收用于校准未校准的光刻工艺模型的测试布局。接着，系统可以通过在具体曝光和聚焦条件之下对测试布局进行光刻工艺，来在测试晶片上印刷测试布局。系统然后可以通过测量测试晶片上的测试特征的关键尺度来生成工艺数据。接着，系统可以将未校准的工艺模型与工艺数据拟合。
系统然后可以对布局进行光学邻近校正以获得校正的布局，其中使用成组光刻工艺模型中的不同光刻工艺模型来校正布局中的图案的各实例(步骤506)。
接着，系统可以通过在标称曝光和聚焦条件下对布局进行光刻工艺，来在晶片上印刷校正的布局(步骤508)。
系统然后可以使用晶片上的特征来确定工艺变化的影响。具体而言，系统可以对特征进行电开路/短路或者参数测试(步骤510)。
接着，系统可以存储电测试的结果(步骤512)。测试结果然后可以用来确定工艺变化的影响。
取而代之，系统可以测量晶片上与图案的实例关联的特征关键尺度。接着，系统可以通过将晶片上的特征的测量关键尺度和与成组光刻工艺模型关联的不同曝光和聚焦条件关联，来确定用于光刻工艺的曝光-聚焦矩阵。
具体而言，如果使用比标称曝光更少的曝光校准的光刻工艺模型来校正图案的实例，则对应关键尺度数据可以与比标称曝光更大的曝光关联。另一方面，如果使用比标称曝光更大的曝光校准的光刻工艺模型来校正图案的实例，则对应关键尺度数据与比标称曝光更少的曝光关联。
类似地，如果使用以标称聚焦为参照正偏置的聚焦进行校准的光刻工艺模型来校准图案的实例，则对应关键尺度数据与以标称聚焦为参照负偏置的聚焦关联。另一方面，如果使用以标称聚焦为参照负偏置的聚焦进行校准的光刻工艺模型来校准图案的实例，则对应关键尺度数据与以标称聚焦为参照正偏置的聚焦关联。一旦已经确定曝光-聚焦矩阵，则系统可以存储该曝光-聚焦矩阵。
图6图示了根据本发明一个实施例可以用来确定曝光-聚焦矩阵的计算机系统。
计算机系统602包括处理器604(其可以包括一个或者多个核)、存储器606和存储设备608。计算机系统602可以与显示器614、键盘610和指示设备612耦合。存储设备608可以存储布局616、工艺模型618和测试数据620。在一个实施例中，计算机系统602可以包括多处理器系统。
在操作期间，计算机系统602可以将布局616和工艺模型618加载到存储器606中。用户然后可以使用工艺模型618来生成校正的布局。接着，可以使用在标称工艺条件下的光刻工艺来印刷布局，并且一旦印刷，可以进行电测试或者可以测量所得特征的关键尺度。用户然后可以在存储设备608上存储测试数据620，并且使用测试数据来确定产量损失或者确定曝光-聚焦矩阵。
结论
在本具体实施方式中描述的数据结构和代码通常存储于计算机可读存储介质上，该介质可以是能够存储用于由计算机系统使用的代码和/或数据的任何设备或者介质。计算机可读存储介质包括但不限于易失性存储器、非易失性存储器、磁和光学存储设备(比如盘驱动、磁带、CD(光盘)、DVD(数字万用盘或者数字视频盘)或者现在已知或者以后开发的能够存储计算机可读介质的其它介质。
可以将具体实施方式这一节中描述的方法和过程实施为能够存储于如上所述计算机可读存储介质中的代码和/或数据。当计算机系统读取和执行计算机可读存储介质上存储的代码和/或数据时，计算机系统实现作为数据结构和代码来实施的并且存储于计算机可读存储介质内的方法和过程。
另外，可以在硬件模块中包括所述方法和过程。例如，硬件模块可以包括但不限于专用集成电路(ASIC)芯片、现场可编程门阵列(FPGA)以及现在已知或者将来开发的其它可编程逻辑器件。当激活硬件模块时，硬件模块实现硬件模块中包括的方法和过程。
仅出于示例和描述的目的已经呈现对本发明实施例的前文描述。本意并非让它们穷举本发明或者使本发明限于公开的形式。因而，本领域技术人员将清楚许多修改和变型。此外，本意并非以上述公开内容限制本发明。本发明的范围由所附权利要求限定。

Claims (20)

1.一种用于确定工艺变化的影响的方法，所述方法包括：
接收包括图案的多个实例的布局，其中所述图案被设计成在被印刷时可电测试；
接收在不同曝光和聚焦条件下对光刻工艺进行建模的成组光刻工艺模型；
对所述布局进行光学邻近校正以获得已校正的布局，其中使用所述成组光刻工艺模型中的不同光刻工艺模型来校正所述布局中的图案的各实例；
通过在标称曝光和聚焦条件下对所述已校正的布局进行所述光刻工艺，来在晶片上印刷所述已校正的布局；
对所述晶片上的特征进行电测试，其中所述特征与所述图案的实例关联；以及
存储所述电测试的结果。
2.根据权利要求1所述的方法，还包括：
测量所述特征的关键尺度；以及
通过将所述测量的所述特征的关键尺度和与所述成组光刻工艺模型关联的所述不同曝光和聚焦条件进行关联，来确定用于所述光刻工艺的曝光-聚焦矩阵。
3.根据权利要求2所述的方法，
其中如果使用比所述标称曝光更少的曝光进行校准的光刻工艺模型来校正所述图案的实例，则对应关键尺度数据与比所述标称曝光更大的曝光关联；
其中如果使用比所述标称曝光更大的曝光进行校准的光刻工艺模型来校正所述图案的实例，则对应关键尺度数据与比所述标称曝光更少的曝光关联；
其中如果使用以所述标称聚焦为参照正偏置的聚焦进行校准的光刻工艺模型来校正所述图案的实例，则对应关键尺度数据与以所述标称聚焦为参照负偏置的聚焦关联；并且
其中如果使用以所述标称聚焦为参照负偏置的聚焦进行校准的光刻工艺模型来校正所述图案的实例，则对应关键尺度数据与以所述标称聚焦为参照正偏置的聚焦关联。
4.根据权利要求1所述的方法，其中通过使用如下工艺数据校准未校准的工艺模型来确定所述成组光刻工艺模型，所述工艺数据是通过在不同曝光和聚焦条件下对测试布局进行所述光刻工艺来生成的。
5.根据权利要求4所述的方法，其中校准所述未校准的工艺模型包括：
接收用于校准所述未校准的光刻工艺模型的测试布局；
通过在具体曝光和聚焦条件之下对所述测试布局进行所述光刻工艺，来在测试晶片上印刷所述测试布局；
通过测量所述测试晶片上的测试特征的关键尺度，来生成工艺数据；以及
将所述未校准的工艺模型与所述工艺数据拟合。
6.根据权利要求1所述的方法，其中进行所述电测试包括：
进行电开路/短路测试；或者
进行电参数测试。
7.根据权利要求1所述的方法，其中所述电测试的结果用来估计产量损失。
8.一种存储指令的计算机可读存储介质，所述指令在由计算机执行时使得所述计算机实现一种用于确定工艺变化的影响的方法，所述方法包括：
接收包括图案的多个实例的布局，其中所述图案被设计成在被印刷时可电测试；
接收在不同曝光和聚焦条件下对所述光刻工艺进行建模的成组光刻工艺模型；
对所述布局进行光学邻近校正以获得已校正的布局，其中使用所述成组光刻工艺模型中的不同光刻工艺模型来校正所述布局中的图案的各实例；
通过在标称曝光和聚焦条件下对所述已校正的布局进行所述光刻工艺，来在晶片上印刷所述已校正的布局；
对所述晶片上的特征进行电测试，其中所述特征与所述图案的实例关联；以及
存储所述电测试的结果。
9.根据权利要求8所述的计算机可读存储介质，所述方法还包括：
测量所述特征的关键尺度；以及
通过将所述测量的所述特征的关键尺度和与所述成组光刻工艺模型关联的所述不同曝光和聚焦条件进行关联，来确定用于所述光刻工艺的曝光-聚焦矩阵。
10.根据权利要求9所述的计算机可读存储介质，
其中如果使用比所述标称曝光更少的曝光进行校准的光刻工艺模型来校正所述图案的实例，则对应关键尺度数据与比所述标称曝光更大的曝光关联；
其中如果使用比所述标称曝光更大的曝光进行校准的光刻工艺模型来校正所述图案的实例，则对应关键尺度数据与比所述标称曝光更少的曝光关联；
其中如果使用以所述标称聚焦为参照正偏置的聚焦进行校准的光刻工艺模型来校正所述图案的实例，则对应关键尺度数据与以所述标称聚焦为参照负偏置的聚焦关联；并且
其中如果使用以所述标称聚焦为参照负偏置的聚焦进行校准的光刻工艺模型来校正所述图案的实例，则对应关键尺度数据与以所述标称聚焦为参照正偏置的聚焦关联。
11.根据权利要求8所述的计算机可读存储介质，其中通过使用如下工艺数据校准未校准的工艺模型来确定所述成组光刻工艺模型，所述工艺数据是通过在不同曝光和聚焦条件下对测试布局进行所述光刻工艺来生成的。
12.根据权利要求11所述的计算机可读存储介质，其中校准所述未校准的工艺模型包括：
接收用于校准所述未校准的光刻工艺模型的测试布局；
通过在具体曝光和聚焦条件之下对所述测试布局进行所述光刻工艺，来在测试晶片上印刷所述测试布局；
通过测量所述测试晶片上的测试特征的关键尺度，来生成工艺数据；以及
将所述未校准的工艺模型与所述工艺数据拟合。
13.根据权利要求8所述的计算机可读存储介质，其中进行所述电测试包括：
进行电开路/短路测试；或者
进行电参数测试。
14.根据权利要求8所述的计算机可读存储介质，其中所述电测试的结果用来估计产量损失。
15.一种用于确定用于光刻工艺的曝光-聚焦矩阵的装置，所述装置包括：
处理器；以及
存储指令的计算机可读存储介质，所述指令在由所述处理器执行时使所述装置：
接收包括图案的多个实例的布局，其中所述图案被设计成在被印刷时可电测试；
接收在不同曝光和聚焦条件下对所述光刻工艺进行建模的成组光刻工艺模型；
对所述布局进行光学邻近校正以获得已校正的布局，其中使用所述成组光刻工艺模型中的不同光刻工艺模型来校正所述布局中的图案的各实例；
通过在标称曝光和聚焦条件下对所述已校正的布局进行所述光刻工艺，来在晶片上印刷所述已校正的布局；
对所述晶片上的特征进行电测试，其中所述特征与所述图案的实例关联；以及
存储所述电测试的结果。
16.根据权利要求1所述的装置，其中所述计算机可读存储介质存储在由所述处理器执行时使所述装置进行以下操作的指令：
测量所述特征的关键尺度；以及
通过将所述测量的所述特征的关键尺度和与所述成组光刻工艺模型关联的所述不同曝光和聚焦条件进行关联，来确定用于所述光刻工艺的曝光-聚焦矩阵。
17.根据权利要求16所述的装置，
其中如果使用比所述标称曝光更少的曝光进行校准的光刻工艺模型来校正所述图案的实例，则对应关键尺度数据与比所述标称曝光更大的曝光关联；
其中如果使用比所述标称曝光更大的曝光进行校准的光刻工艺模型来校正所述图案的实例，则对应关键尺度数据与比所述标称曝光更少的曝光关联；
其中如果使用以所述标称聚焦为参照正偏置的聚焦进行校准的光刻工艺模型来校正所述图案的实例，则对应关键尺度数据与以所述标称聚焦为参照负偏置的聚焦关联；并且
其中如果使用以所述标称聚焦为参照负偏置的聚焦进行校准的光刻工艺模型来校正所述图案的实例，则对应关键尺度数据与以所述标称聚焦为参照正偏置的聚焦关联。
18.根据权利要求15所述的装置，其中通过使用如下工艺数据校准未校准的工艺模型来确定所述成组光刻工艺模型，所述工艺数据是通过在不同曝光和聚焦条件下对测试布局进行所述光刻工艺来生成的。
19.根据权利要求18所述的装置，其中校准所述未校准的工艺模型包括：
接收用于校准所述未校准的光刻工艺模型的测试布局；
通过在具体曝光和聚焦条件之下对所述测试布局进行所述光刻工艺，来在测试晶片上印刷所述测试布局；
通过测量所述测试晶片上的测试特征的关键尺度，来生成工艺数据；以及
将所述未校准的工艺模型与所述工艺数据拟合。
20.根据权利要求15所述的方法，其中所述电测试的结果用来估计产量损失。
CN2009800002432A 2008-07-08 2009-07-08 用于确定工艺变化的影响的方法和装置 Active CN101720448B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/169,278 2008-07-08
US12/169,278 US7966583B2 (en) 2008-07-08 2008-07-08 Method and apparatus for determining the effect of process variations
PCT/US2009/049950 WO2010006058A1 (en) 2008-07-08 2009-07-08 Method and apparatus for determining the effect of process variations

Publications (2)

Publication Number Publication Date
CN101720448A true CN101720448A (zh) 2010-06-02
CN101720448B CN101720448B (zh) 2012-10-31

Family

ID=41066281

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009800002432A Active CN101720448B (zh) 2008-07-08 2009-07-08 用于确定工艺变化的影响的方法和装置

Country Status (5)

Country Link
US (1) US7966583B2 (zh)
EP (1) EP2297609B1 (zh)
JP (1) JP5388314B2 (zh)
CN (1) CN101720448B (zh)
WO (1) WO2010006058A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104183513A (zh) * 2013-05-21 2014-12-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件的检测方法
CN108700829A (zh) * 2016-02-26 2018-10-23 Asml荷兰有限公司 测量结构的方法、检查设备、光刻系统、器件制造方法
CN109491217A (zh) * 2018-12-29 2019-03-19 上海华力集成电路制造有限公司 基于图形参数空间调整光刻模型覆盖特殊结构的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110107291A1 (en) * 2009-11-05 2011-05-05 International Business Machines Corporation Design system and method that, during timing analysis, compensates for regional timing variations
US8255838B2 (en) * 2010-01-15 2012-08-28 Synopsys, Inc. Etch-aware OPC model calibration by using an etch bias filter
KR20120090362A (ko) * 2011-02-07 2012-08-17 삼성전자주식회사 마스크 레이아웃 보정 방법 및 장치
US10276394B2 (en) * 2017-09-14 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid double patterning method for semiconductor manufacture

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8811678D0 (en) 1988-05-17 1988-06-22 British Telecomm Linewidth loss measurement
JP3339174B2 (ja) * 1993-11-08 2002-10-28 ソニー株式会社 フォトマスクの製造方法、露光方法及び半導体装置の製造方法
US6732890B2 (en) * 2000-01-15 2004-05-11 Hazelett Strip-Casting Corporation Methods employing permanent magnets having reach-out magnetic fields for electromagnetically pumping, braking, and metering molten metals feeding into metal casting machines
US6513151B1 (en) 2000-09-14 2003-01-28 Advanced Micro Devices, Inc. Full flow focus exposure matrix analysis and electrical testing for new product mask evaluation
JP4748343B2 (ja) * 2001-04-26 2011-08-17 大日本印刷株式会社 ウエーハ転写検証方法
JP2003203841A (ja) * 2002-01-07 2003-07-18 Mitsubishi Electric Corp 評価方法、製造条件補正方法及び半導体装置の製造方法
JP2004341160A (ja) * 2003-05-15 2004-12-02 Seiko Epson Corp 露光用マスク、光近接効果補正装置、光近接効果補正方法、半導体装置の製造方法および光近接効果補正プログラム
CN100416574C (zh) * 2003-12-04 2008-09-03 克拉-坦科技术股份有限公司 模拟标线图案数据、检查标线图案数据以及产生用于检测标线图案数据工艺的方法
US8151220B2 (en) * 2003-12-04 2012-04-03 Kla-Tencor Technologies Corp. Methods for simulating reticle layout data, inspecting reticle layout data, and generating a process for inspecting reticle layout data
WO2005073807A1 (en) * 2004-01-29 2005-08-11 Kla-Tencor Technologies Corporation Computer-implemented methods for detecting defects in reticle design data
US7435533B2 (en) 2004-06-14 2008-10-14 Photronics, Inc. Method of forming a semiconductor layer using a photomask reticle having multiple versions of the same mask pattern with different biases
US7642019B2 (en) * 2005-04-15 2010-01-05 Samsung Electronics Co., Ltd. Methods for monitoring and adjusting focus variation in a photolithographic process using test features printed from photomask test pattern images; and machine readable program storage device having instructions therefore
US7392502B2 (en) * 2005-06-30 2008-06-24 Invarium, Inc. Method for real time monitoring and verifying optical proximity correction model and method
CN101258498B (zh) * 2005-08-08 2011-04-13 Asml荷兰有限公司 用于形成光刻工艺的焦点曝光模型的系统和方法
US7695876B2 (en) 2005-08-31 2010-04-13 Brion Technologies, Inc. Method for identifying and using process window signature patterns for lithography process control
US7694267B1 (en) * 2006-02-03 2010-04-06 Brion Technologies, Inc. Method for process window optimized optical proximity correction
US7925486B2 (en) * 2006-03-14 2011-04-12 Kla-Tencor Technologies Corp. Computer-implemented methods, carrier media, and systems for creating a metrology target structure design for a reticle layout
US7783999B2 (en) * 2008-01-18 2010-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical parameter extraction for integrated circuit design

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104183513A (zh) * 2013-05-21 2014-12-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件的检测方法
CN104183513B (zh) * 2013-05-21 2018-05-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件的检测方法
CN108700829A (zh) * 2016-02-26 2018-10-23 Asml荷兰有限公司 测量结构的方法、检查设备、光刻系统、器件制造方法
US11022892B2 (en) 2016-02-26 2021-06-01 Asml Netherlands B.V. Method of measuring a structure, inspection apparatus, lithographic system and device manufacturing method
CN109491217A (zh) * 2018-12-29 2019-03-19 上海华力集成电路制造有限公司 基于图形参数空间调整光刻模型覆盖特殊结构的方法

Also Published As

Publication number Publication date
US7966583B2 (en) 2011-06-21
EP2297609B1 (en) 2016-01-27
JP2011527835A (ja) 2011-11-04
JP5388314B2 (ja) 2014-01-15
US20100011325A1 (en) 2010-01-14
CN101720448B (zh) 2012-10-31
EP2297609A1 (en) 2011-03-23
WO2010006058A1 (en) 2010-01-14

Similar Documents

Publication Publication Date Title
CN101675385B (zh) 通过对掩膜拐角圆化效果进行建模来改进工艺模型准确度
CN101675389B (zh) 确定对car/peb对于光刻胶轮廓的影响进行建模的过程模型
CN101720448B (zh) 用于确定工艺变化的影响的方法和装置
CN101727517B (zh) 对外形变化的影响建模的光刻过程模型的确定方法和装置
US7496880B2 (en) Method and apparatus for assessing the quality of a process model
US11200362B2 (en) 3D resist profile aware resolution enhancement techniques
US8812145B2 (en) Modeling mask errors using aerial image sensitivity
US8250498B2 (en) Method and apparatus for calibrating a photolithography process model by using a process window parameter
US9679086B2 (en) Method and apparatus for process window modeling
US8355807B2 (en) Method and apparatus for using aerial image sensitivity to model mask errors
US7207030B2 (en) Method for improving a simulation model of photolithographic projection
US7454739B2 (en) Method and apparatus for determining an accurate photolithography process model
CN101802829B (zh) 用于确定光学阈值和抗蚀剂偏置的方法和装置
Talbi et al. Three-dimensional physical photoresist model calibration and profile-based pattern verification
Zepka et al. MPC model sensitivity analysis: model ambit vs. correction runtime
Jang et al. Scanner matching using pupil intensity control between scanners in 30nm DRAM device
EP1862857B1 (en) Method and apparatus for determining a process model for integrated circuit fabrication

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant