CN101714917A - 一种基于混沌密钥的数据加密传输卡 - Google Patents

Abstract

本发明的目的在于提供一种将混沌密钥序列应用在数据加密传输卡上、保密性能高、运算速度快、加密芯片集成度高的基于混沌密钥的数据加密传输卡。它是由标准RS-232收发器和FPGA加密芯片组成的，PC机串口发出的标准串行数据，经由标准RS-232收发器解调为标准的TTL电平发往FPGA加密芯片的I/O口，通过FPGA加密芯片加密后，又经由标准RS-232收发器调制为标准232电平发送到通信信道。本发明将基于硬件实现的混沌算法应用在数据加密传输卡上，形成高保密性能的基于混沌密钥的数据加密传输卡。本发明适用于银行、企业等要害部门，对重要机密部门传输信息实行点对点加密，保证数据传输的安全性。

Description

一种基于混沌密钥的数据加密传输卡

(一)技术领域

本发明涉及通讯工程，具体说就是一种基于混沌密钥的数据加密传输卡。

(二)背景技术

目前，国内外数据加密传输卡的设计属于起步阶段。主要采取以下两方面技术：将国外公开算法，例如DES算法、RSA算法、MD5算法、SHA-1算法等完全转为软件，分别下载到芯片中形成加密芯片；集合国外公开算法或进行部分修改，下载到芯片中形成加密芯片。将实现加密算法的原程序固化在加密卡芯片内部，这样仿佛可以使加密算法更贴近硬件运行速度，但其核心还是将算法绑定在软件环境下，系统加密数据的速度取决于CPU的工作频率，而我们知道，CPU的工作频率目前存在瓶颈问题，在一定程度上限定了大容量数据流的实时加密，另外目前软件解密人员利用特殊手段可以截获软件的加密算法，这种加密方式难以保证数据的速度和安全性。

由于美国对高级别加密算法严格控制，国内用从美国进口的普通加密算法难以实现高级别的加密。例如对称算法密钥长度40位，仅花费5美元、2秒钟时间可破译。虽然加密算法很多，例如DES、RSA、MD5算法等，但几乎都是从国外引进的加密算法，对于普通的信息加密可以利用，而对于国防军事机密或国家政府要害部门信息加密有不安全因素。

(三)发明内容

本发明的目的在于提供一种将混沌密钥序列应用在数据加密传输卡上、保密性能高、运算速度快、加密芯片集成度高的基于混沌密钥的数据加密传输卡。

本发明的目的是这样实现的：它是由标准RS-232收发器和FPGA加密芯片组成的，PC机串口发出的标准串行数据，经由标准RS-232收发器解调为标准的TTL电平发往FPGA加密芯片的I/O口，通过FPGA加密芯片加密后，又经由RS-232收发器调制为标准232电平发送到通信信道。

本发明还有以下技术特征：

(1)所述的FPGA加密芯片包括混沌密钥序列模块、控制模块、数据加解密模块和异步串行发送接收模块，在控制模块的控制下，由混沌密钥序列模块产生密钥序列，提供给数据加解密模块加解密，处理完的数据经由异步串行发送接收模块发送给通信信道或者是PC机，所述FPGA加密芯片完全基于FPGA设计，以并行运算的形式解决复杂运算问题，提高运算速度与破译难度。

(2)所述的标准RS-232收发器由电平转换芯片MAX3237，和FPGA里的异步串行发送或接收模块两部分组成，电平转换芯片MAX3237负责TTL电平和标准的232电平相互转换，FPGA加密芯片里的异步串行发送或接收模块主要针对串口通信协议对数据进行编码和解码。

(3)所述的数据加解密模块是由改进的A5序列密码构成，混沌密钥序列作为初始数据并参与运算。

本发明利用混沌算法产生密钥序列，容易扩展密钥空间和提高密钥选取的能力，但更主要的是由于混沌是极其复杂的非线性系统，输出的随机性大大增加了破译难度，本发明将基于硬件实现的混沌算法应用在数据加密传输卡上，形成高保密性能的基于混沌密钥的数据加密传输卡。本发明适用于银行、企业等要害部门，对重要机密部门传输信息实行点对点加密，保证数据传输的安全性。

(四)附图说明

图1为本发明的数据加解密传输系统框图；

图2为本发明的数据加密传输卡的电路结构图；

图3为本发明的基于FPGA加密芯片基本框图；

图4为本发明的改进A5序列密码方框图；

图5为本发明的混沌密钥序列模块框图；

图6为本发明的数据帧格式图；

图7为本发明的配置电路原理图；

图8为本发明的FPGA的I/O扩展原理图；

图9为本发明的FPGA的电源原理图；

图10为本发明的UART电平转换原理图；

图11为本发明的系统电源模块图；

图12为本发明的信号流程图。

(五)具体实施方式

下面结合附图举例对本发明作进一步说明。

实施例1：结合图1，本发明一种基于混沌密钥的数据加密传输卡，它是由标准RS-232收发器和FPGA加密芯片组成的，PC机串口发出的标准串行数据，经由标准RS-232收发器解调为标准的TTL电平发往FPGA加密芯片的I/O口，通过FPGA加密芯片加密后，又经由RS-232收发器调制为标准232电平发送到通信信道。

本发明还有以下技术特征：

所述的FPGA加密芯片包括混沌密钥序列模块、控制模块、数据加解密模块和异步串行发送接收模块，在控制模块的控制下，由混沌密钥序列模块产生密钥序列，提供给数据加解密模块加解密，处理完的数据经由异步串行发送接收模块发送给通信信道或者是PC机，所述FPGA加密芯片完全基于FPGA设计，以并行运算的形式解决复杂运算问题，提高运算速度与破译难度。

所述的标准RS-232收发器由电平转换芯片MAX3237，和FPGA里的异步串行发送或接收模块两部分组成，电平转换芯片MAX3237负责TTL电平和标准的232电平相互转换，FPGA加密芯片里的异步串行发送或接收模块主要针对串口通信协议对数据进行编码和解码。

所述的数据加解密模块是由改进的A5序列密码构成，混沌密钥序列作为初始数据并参与运算。

实施例2：结合图1、图2、图3，本发明一种基于混沌密钥的数据加密传输卡，它是加密芯片和数据加密传输卡外围电路组成的，所述的数据加密传输卡上装有基于混沌密钥的加密芯片；所述的加密芯片由混沌密钥序列模块、控制模块、数据加解密模块和异步串行发送接收模块组成；所述的基于混沌密钥的加密芯片通过RS232接口进行数据交换，使普通数据进行加密安全传送。

数据的发送流程：由测试软件发出要传输的打包数据通过PC机的串口传送到调制解调芯片进行逻辑电平转换，由它将转换完的数据发送到数据加密通道的异步串行接收器中，此时异步串行接收器通知主控制器有数据到达；主控制器启动基于混沌的序列密码发生器和加密模块，加密模块自动将串行异步接收器FIFO(First Input FirstOutput，先入先出队列)中的数据取出，协同序列密码发生器对数据进行加密并将加密数据包存放到数据发送缓冲区，此时发送缓冲控制器通知主控制器有数据到达；主控制器启动异步串行发送器，异步串行发送器从数据发送缓冲区取出数据，经由无线模块RS232接口将加密数据发送出去。

数据的接收流程：由无线模块RS232接口接收进来的数据包传送到加密芯片数据接收通道部分的异步串行接收器中，此时异步串行接收器通知主控制器有数据到达；主控制器启动序列密码发生器和解密模块，解密模块自动将串行异步接收器FIFO中的数据取出，协同序列密码发生器对数据进行解密并将解密数据包存放到数据接收缓冲区，此时接收缓冲控制器通知主控制器有数据到达；主控制器启动异步串行发送器，异步串行发送器从数据接收缓冲区取出数据，经由PC机RS232接口获得解密数据。

实施例3：结合图3、图4、图6，本发明一种基于混沌密钥的数据加密传输卡，其组成包括数据加密传输卡，数据加密传输卡上装有基于混沌密钥序列的加密芯片，加密芯片由混沌密钥序列模块、主控制模块、数据加解密模块和异步串行发送接收模块组成。

所述的数据加解密模块是改进的A5序列密码，是在原有A5序列密码基础上，引入混沌模块作为初始数据输入并参与A5密码运算，增强了密码破译难度，更重要是利用VHDL编程，实现高速硬件加密传输。在电路实现上利用抽取的LFSR(LFSR，Linear Feedback ShiftRegister)的位信号对三个LFSR的移位进行控制，移位寄存器只对三个LFSR进行初始化填充时，在时钟的作用下有效，初始化完毕后停止工作。混沌密钥模块一方面在加密核初始化阶段提供LFSR的初始状态，另一方面在初始化结束后直接参与到密钥流的生成，其主要功能是由串行接收模块输出的8位明文(或者8位密文)和混沌密码发生器输出的8位密钥序列在主控制器的控制下加解密，整体算法提高非线性复杂度。

所述的控制模块需要完成对异步串行接收模块，加、解密模块、混沌密码发生模块、多路选择模块、异步串行发送模块的有机控制和协调工作，在逻辑上此主控制器就是一个状态机，状态机状态转移需根据要传送的数据帧格式来决定。  当整个系统被复位后，状态机将立刻对输出参数、信号和变量初始化，紧接着状态信号sync信号有效并且同步头首位＝“55”的话，转移到接收与发送状态，每来一个sync信号依次判断是不“AA”“55”“AA”，如果都对的话，这说明这一帧信号是有效帧，接着收这一帧的数据长度和数据类型。状态机会根据这一帧的数据类型来裁决初始化混沌密码发生器、加密短消息、明文加密、传输非加密短消息、传输非加密的文件功能。

所述的异步串行发送接收模块包括异步串行发送模块和异步串行接收模块两个模块。这两个模块分别由两个状态机控制。其中发送机共有5个状态，X_IDLE(空闲)、X_START(起始位)、X_WAIT(移位等待)、X_SHIFT(移位)、X_STOP(停止位)。当异步串行发送器UART复位后，状态机将立刻进入X_IDLE状态，UART的发送器一直等待从A口发送的数据帧命令XMIT_CMD。当XMIT_CMD_P＝‘1’，状态机转入X_START，发送一个逻辑0起始信号至TXD，紧接着状态机转入X_WAIT状态，等待计满15个波特率时钟bclk时，进入X_SHIFT状态，实现待发数据的并串转换，当数据帧发送完毕，状态机转入X_STOP停止位状态，并发送16个周期的逻辑1停止信号。状态机送完停止位后回到X_IDLE状态，并等待另一个数据帧的发送命令。

接收状态机也有5个状态：R_START(等待起始位)、R_CENTER(求中点)、R_WAIT(等待采样)、R_SAMPLE(采样)、R_STOP(停止位接收)。当异步串行接收器UART复位后，接收状态机将处于R_START状态，状态机一直在等待RXD的电平跳转，一旦起始位被确定，状态机将转入R_CENTER状态，对bclk的数进行计数(RCNT8)，然后状态机处于R_WAIT状态，等待继续计满15个bclk时，在第16个bclk进入R_SAMPLE状态进行数据位的采样检测，同时也判断是否采集的数据位长度已达到数据帧的长度(FRAMELEN)，如果是就说明停止位来临了。采样完成后状态机无条件转入R_WAIT状态，等待下次数据位的到来。R_STOP状态：无论停止位是1还是1.5位，或是2位，状态机在R_STOP不具体检测RXD，只是输出帧接收完毕信号(REC_DONE＜＝‘1’)，停止位后状态机转回到R_START状态，等待下一个帧的起始位。

实施例4：结合图3、图4、图5本发明基于混沌密钥加密芯片的核心部分是混沌密钥序列模块，所述的混沌密钥序列模块包括混沌密钥序列构造单元、数据处理单元。所述的混沌密钥序列构造单元由Logistic混沌方程构造：x_n+1＝μx_n[1-x_n]其中μ∈(0，4)，x_n∈(0，1)，初始值的设置为产生混沌信号密钥空间。该数据处理单元主要由加法器、乘法器、运算放大器、数据选择器、延时单元等组成，其中128位输入数据经过变换后，通过数据选择器后作为初始数据输入。为了生成二值混沌序列，必须将原混沌序列转换成二值序列流，利用不可逆量化方法，即其中m＞0并为任意整数，I₀ ^m，I₁ ^m，I₂ ^m，……是[0，1]区间2^m连续等分区间，根据转换值落在转换函数的区间不同而分别取1或0。由于混沌信号{x(n)}具有良好的随机统计特性，这样所转换后的{s(n)}在理论上具有均衡的0-1比和自相关等优良的统计特性。

本文以较简单的系统实现上述转换和序列输出功能，具体设计如下：

根据转换函数当取值X＝{x(n)|n＝0，1，2……，x(n)∈[0，1]}，转化后二值序列S＝{s(n)|n＝0，1，2，……，s(n)∈{0，1}}，区间单位间隔Δ＝1/2^m，其中m为正整数，整个区间为[0Δ1Δ)∪[1Δ2Δ)∪[2Δ3Δ)……∪[(2^m-1)Δ2^mΔ]。取k＝0，1，2，……，2^m-1，其转换函数可以由下式描述

$T\left[x\left(n\right)\right]=\left\{\begin{array}{cc}0,& x\left(n\right)\∈\left[\begin{array}{cc}2\mathrm{k\Δ}& (2k+1)\mathrm{\Δ}\end{array}\right)\\ 1,& x\left(n\right)\∈\left[\begin{array}{cc}(2k+1)\mathrm{\Δ}& (2k+2)\mathrm{\Δ}\end{array}\right]\end{array}\right.---\left(1\right)$

为了简化设计，易于电路实现，对公式(1)进行如下线性变换

$T\left[x\left(n\right)\right]=\left\{\begin{array}{cc}0,& 2^{m}x\left(n\right)\∈\left[\begin{array}{cc}2k& (2k+1)\end{array}\right)\\ 1,& 2^{m}x\left(n\right)\∈\left[\begin{array}{cc}(2k+1)& (2k+2)\end{array}\right]\end{array}\right.---\left(2\right)$

即量化单位Δ＝1，整个转换区间[01)∪[12)∪[23)……∪[(2^m-1)2^m]，这样可利用2^mx(n)乘积整数位来确定转换区间，根据其乘积整数位个位奇偶性来确定序列输出0或1，这样硬件电路只需要移位寄存器完成2^mx(n)功能，位抽取器完成个位奇偶判断功能，即由移位寄存器和位抽取选择器两个器件就可完成公式(2)所述功能，避免利用比较器进行繁杂运算，使其设计电路大为简化。

对Logistic混沌方程基于FPGA实现密钥序列方法进行研究，包括初始化、量化方法、输入输出接口转换等实用技术，实现了基于FPGA的Logistic混沌密钥序列，为序列密码提供复杂的、宽密钥空间的密钥序列输入方式。混沌密钥序列作为初始参数通过移位寄存器送至3个LFSR作为初始值，并与相异或产生密码序列输出。由改进A5型序列密码产生一组无限长密钥序列与明文进行异或运算，并控制与明文逐位进行加密产生密码的过程。

密钥模块采用混沌序列模块，从而代替传统的LFSR序列，利用混沌序列作为非线性组合序列函数一部分，与传统的LFSR序列相比，混沌序列周期长、复杂度高，对初态极端敏感，想恢复出混沌序列是极其困难的，提高了密码的抗攻击性，另外通过改变迭代的初始值，可以得到大量的随机性能良好的混沌序列，解决了LFSR序列数量有限的问题。

实施例5：本发明的有益效果在于：

1.本发明研究基于混沌密钥的序列密码设计方法，使输出密钥序列在保留了良好统计特性基础上，混乱该序列，增加保密强度，与传统序列密码方法相比具有实现简便、系统复杂度高、抗攻击性强特点，是一种新型的具右创新意义的加密方法。利用FPGA器件实现混沌密钥加密算法运算问题，使复杂的数学运算以简单的集成电路形式体现，加快运算速度和提高了加密芯片集成度，本发明研究中基于FPGA混沌密钥序列设计等都有突出的设计特点，为混沌密码设计提供了一个新的尝试与设计于段。

2.本发明基于混沌密钥序列，设计一种改进A5/1序列密码，并将其作为加密算法设计在FPGA加密芯片中，这种新型的密码生成方案融合了标准算法优良的统计特性和Logistic序列的类随机性，对这种改进加密算法分析结果表明具有硬件实现简单、加解密速度快、安全可靠的优点。

3.本发明设计并实现基于FPGA混沌密钥序列的加密芯片，其中包括混沌密钥序列模块、控制模块、数据加解密模块和异步串行发送接收模块等，该加密芯片通过RS232接口进行数据交换，并具有发送和接收双重功能，使普通数据进行加密安全传送。

4.本发明设计基于混沌密钥的数据加密传输卡电路及驱动软件，将所研究的混沌密钥序列模块、改进的A5加密算法模块、控制模块等集成加密芯片中，并嵌入数据加密传输卡中，形成一种具有知识产权的信息安全产品，可广泛用于军事、政府、银行、企业等要害部门，提高信息传输的安全性。

实施例6：结合图1，本发明就以下问题作进一步说明：

1.数据加解密传输系统

数据加密传输系统框图如图1所示，在计算机两端主要通过标准RS-232收发器、FPGA加密芯片进行数据加解密传输。其中虚线示意基于混沌算法的数据加密传输卡，在发送端和接收端通过PCI插槽中各插入该数据加密传输卡进行数据加解密传输。

2.数据加密传输卡电路结构

数据加密传输卡的电路结构如图2所示。主芯片为Cyclone IIEP2C8Q208C8N的FPGA器件，由其编程设计构成加密芯片。此外还有4Mb大容量串行配置器件EPCS4，通过AS接口可直接对EPCS器件快速编程；8个用户LED灯供用户测试用；配置指示灯LED用于指示配置的成功；两个20个I/O口的用户PACK用于用户设计；22.1184MHz为晶振源在FPGA内部分频成1843200Hz供波特率时钟分频；一个USB供电插座经1117-3.3稳压成3.3V，1117-1.2稳压成1.2V供FPGA使用；两片高速串口调制解调芯片MAX3237(±15kVESD)保护数据传输率为1Mbps加速工作模式、1μA的低功耗关断模式和3.0V到5.5V电压，构成标准的RS-232收发器。

3.加密芯片设计

所述的数据加密传输卡上装有基于混沌密钥的加密芯片，基于FPGA加密芯片设计框图如图3所示。在加密芯片设计中同时有数据加密通道和数据解密通道，一个芯片按需要可完成加密或解密双重功能。在端对端加密中两个通道具有相同的模式，所述的加密芯片由混沌密钥序列模块、控制模块、数据加解密模块和异步串行发送接收模块组成；所述的基于混沌密钥的加密芯片通过RS232接口进行数据交换，使普通数据进行加密安全传送。

4.加密算法设计

其加密算法设计基本框图如图4所示。本发明加密部分由混沌密钥序列和加密模块构成。加密模块由改进A5型序列密码产生，在流密码种类中，A5型序列密码具有很好的安全性、易实现性，采取混沌算法作为A5序列发生器初始密钥并参与运算，构成改进型的A5序列密码，更增强了密码破译难度，更重要是可利用VHDL编程，实现高速硬件加密传输。混沌算法采用易于硬件实现的Logistic算法，随着加密级别提高也可选用连续混沌系统或超混沌系统。因为混沌具有很大的初始密钥空间，而且随着不同的输入可以产生任意的类似于随机序列的输出，对初值极端敏感，输出序列接近于噪声，达到难以破译的目的。

Claims (4)

1.一种基于混沌密钥的数据加密传输卡，它是由标准RS-232收发器和FPGA加密芯片组成的，其特征在于：PC机串口发出的标准串行数据，经由标准RS-232收发器解调为标准的TTL电平发往FPGA加密芯片的I/O口，通过FPGA加密芯片加密后，又经由标准RS-232收发器调制为标准232电平发送到通信信道。

2.根据权利要求1所述的一种基于混沌密钥的数据加密传输卡，其特征在于：所述的FPGA加密芯片包括混沌密钥序列模块、控制模块、数据加解密模块和异步串行发送接收模块，在控制模块的控制下，由混沌密钥序列模块产生密钥序列，提供给数据加解密模块加解密，处理完的数据经由异步串行发送接收模块发送给通信信道或者是PC机，所述FPGA加密芯片完全基于FPGA设计，以并行运算的形式解决复杂运算问题，提高运算速度与破译难度。

3.根据权利要求1所述的一种基于混沌密钥的数据加密传输卡，其特征在于：所述的标准RS-232收发器由电平转换芯片MAX3237，和FPGA里的异步串行发送或接收模块两部分组成，电平转换芯片MAX3237负责TTL电平和标准的232电平相互转换，FPGA加密芯片里的异步串行发送或接收模块主要针对串口通信协议对数据进行编码和解码。

4.根据权利要求2所述的一种基于混沌密钥的数据加密传输卡，其特征在于：所述的数据加解密模块是由改进的A5序列密码构成，混沌密钥序列作为初始数据并参与运算。

Images