CN113255261B - 一种基于fpga的伪随机序列周期检测方法 - Google Patents
一种基于fpga的伪随机序列周期检测方法 Download PDFInfo
- Publication number
- CN113255261B CN113255261B CN202110497805.1A CN202110497805A CN113255261B CN 113255261 B CN113255261 B CN 113255261B CN 202110497805 A CN202110497805 A CN 202110497805A CN 113255261 B CN113255261 B CN 113255261B
- Authority
- CN
- China
- Prior art keywords
- value
- reference value
- input
- period
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/331—Design verification, e.g. functional simulation or model checking using simulation with hardware acceleration, e.g. by using field programmable gate array [FPGA] or emulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
Abstract
本发明提供一种基于FPGA的伪随机序列周期检测方法,本方法利用FPGA的可并行操作,根据位宽精度m,设置m组同时检测周期,将第一次输入数值作为参考值,之后的每次输入同此参考值进行对比,寄存器此时会执行累加操作,当寄存存器计数到每一组的规定值时,更换参考值,重新进行对比操作。若输入值和参考值相等,则表明该方法检测到了周期,之后重新开始计数,且将每次的输入数值都输出,直到第二次检测到相等,输出此时的寄存器数值即为周期长度。本发明能够快速评估与分析离散化后的混沌系统出现的短周期与多周期现象,进而为了验证混沌系统的安全性提供了有效手段。
Description
技术领域
本发明属于信息安全领域,具体涉及一种基于FPGA的伪随机序列周期检测方法。
背景技术
1949年,Shannon发表了具有奠基性论文《Communication Theory of SecrecySystem》,此举使得密码学转变为一门真正的系统的科学,由于Shannon极具创造性的思想,其将密码技术和信息论相结合,凭借统计学的方法,从不同方面给出了相关的数学描述和定量分析以及相应的计算方法,在理论基础被奠定的同时也为现代密码学后续的研究与发展指明了新的方向。混沌系统是由确定性的非线性系统其内部拉伸和折叠机制所产生的类随机行为,其广泛存在于自然界中,是非确定性和确定性的统一。随着对混沌理论的深入研究,混沌系统的许多优良特性逐渐显露出来,如其对初值的极度敏感性在差距极其微小的两个初始值之间经过有限的迭代会呈现截然不同的运动轨迹、内秉随机性则可以产生性能优良的伪随机序列、遍历性使得其状态在相空间均匀分布等等。这些独特的动力学行为特性恰好与“混淆”和“扩散”这两个密码学设计基本原则相契合,使得混沌系统得以被广泛应用于混沌图像加密、混沌保密通信和混沌序列密等信息安全领域,其中,混沌序列密码以其广阔的应用前景而受到学者们高度关注和研究。然而,这些经典的混沌系统无外乎均定义于实数域上,当用数字电路来实现混沌系统时,由于截断效应和舍入误差的存在,使得定义在实数域上的混沌系统必将坍塌到有限域上,由此系统产生的伪随机序列必定会出现周期现象且大概率出现多周期和短周期现象,原来优良的初值敏感性、遍历性和内秉随机性会急剧降低,导致混沌动力学行为特性发生退化,进而不再适用于信息安全领域。
为了更加形象和直观地分析数字化之后混沌系统会出现的混沌动力学行为特性退化现象,以一维经典离散混沌系统Logistic映射和三维猫映射作为载体对其效果进行呈现,Logistic混沌映射的系统方程描述为:
xn+1=μxn(1-xn) (1-1)
图1首先给出了Logistic的数字化混沌轨道图,图中给出了系统位宽为4位的Logistic映射数字化之后的状态映射图,可以看出其状态变量总个数为24个,即16个,可以看出对于同一个周期环,其可以有超过一个以上的瞬态,换言之,可以从不同的路径进入周期环。此外,其存在两个周期态,且最大的周期态的长度为4,相对于总的16个状态变量而言,其状态变量的利用率很低,图2给出了不同初值下的Logistic映射的时间序列图。可以看出,当系统进入周期态后一直于其中循环而无法逃离至其它状态,对硬件资源而言是一种极大的浪费。
为了从多角度全方位地对数字化后的混沌系统的动力学行为特性发生退化的现象进行剖析与展示,同样对三维猫映射(Arnold映射)进行了数字化处理,通过FPGA完成其硬件实现,从而给出了其不同精度下的状态映射图。式1-2给出了三维Arnold映射方程。
将上式通过FPGA实现的方式完成了其数字化处理,并且给出了其不同位宽精度下状态映射图,位宽m分别取1、2和3的情况下,结果如图3所示。由于其为三维映射,故其总的状态空间的状态变量为23m个,故当m分别取1、2和3时,其对应的状态空间大小为8、64和512,图2c)中只给出了其部分映射状态图。通过对不同位宽精度下三维Arnold映射的数字化进行分析,表1给出了相应的统计结果。
表1不同位宽精度下三维Arnold映射统计结果
从表3-1中可以看出,在位宽精度确定之后,其状态空间大小也随之被确定了下来,并且其周期环的长度具有明显的规律性,其最大的周期环的长度与其位宽精度可归纳为PL=3*2m-1,由此可以看出,当三维Arnold映射被离散化之后,其必然会进入周期态中,并且,较之一维Logistic映射数字化之后的结果,其没有经过瞬态到达周期态这一过程,即其所有的状态都处于各自的周期态中。
图4给出了位宽分别为4、6、8、10的情况下,数字化之后三维Arnold映射其自相关测试,通过MATLAB仿真软件中自带的自相关函数xcorr对其采取无偏估计的方式,经过归一化处理,可得仿真结果如上图所示。由以上分析可知,位宽确定,其最大周期环的长度亦被确定,于所采取的数值可以得到其最大周期环长度分别为24、96、384和1536,且仿真所采取的序列长度为2000点,从图中可以看出,位宽精度m为4时,其给出了稠密的峰值,随着位宽精度的增加,尖峰密集程度按照一定的规律性有所下降,当位宽精度m为10时,其周期长度与仿真结果一致。根据自相关函数本身的定义,其峰值体现出了序列本身存在的强相关性即周期性。然而,这种周期性并不会随着位宽精度的增大而消失,其存在性依赖于硬件精度的存在性,即只要是对其进行数字化处理,则周期性是必然存在。
由上述分析可知,当将存在于实数域上的混沌系统用硬件来实现时,由于有限精度效应导致混沌特性必将出现短周期、多周期以及弱密钥等退化现象,其必将坍塌于有限域,使得其不再适用于信息安全领域。如何将混沌系统的良好特性延续到有限域上是其在实际工程应用中的瓶颈,为此,有必要对混沌退化的现象进行相关的定量分析,而传统的方法大多数都是基于软件编程,通过冯诺依曼式的计算机按步骤进行取指、译码、执行和回写等四个步骤,其速度相对较慢。
发明内容
基于以上不足之处,本发明提出了一种基于FPGA的伪随机序列周期检测方法,能够快速评估与分析离散化后的混沌系统出现的短周期与多周期现象。
本发明所采用的技术方案如下:一种基于FPGA的伪随机序列周期检测方法,步骤如下:
步骤一:对于有限精度的位宽为m位的数字化混沌系统,首先定义一个一维数组C={C1,C2,…,Ci},用于计数,对该数组元素进行相关的初始化操作,即
Ci=2i,i∈{1,2,3,…,m}
步骤二:定义一个三维变量数组A,在初始化时,需要将所有的数组元素均取为0,如下式所示:
式中,A1i用于存储参考值,A2i则对输入进行计数,A3i则判断是否达到周期状态;
步骤三:将步骤一和步骤二中分别定义的数组C和A以及确定迭代初始值之后混沌系统输出的状态序列分别代入定时更换参考值算法ACR中,并且将C和A拆分成m组,分别为{C1,A11,A21,A31},{C2,A12,A22,A32},L,{Cm,A1m,A2m,A3m},这m组同时代入到ACR算法中执行,ACR算法为:首先初始化第一个参考值A1i为D0,将m位输入d_in按顺序取D值输入系统,其次,将每次输入的数值d_in与参考值A1i作比较,判断两者是否相等,若相等,则表明系统进入到周期中,否则,将寄存器进行累加操作,接着,对新的输入进行对比操作,最后,当寄存器数值A2i=Ci时,重新更换参考值A1i为下一拍的输入的数值,即A1i=d_in;
步骤四:在步骤三中,m组同时执行,对于每一组,将每一次的输入D同A1i进行对比,如果A1i=d_in,表明系统进入了周期状态,且此时在周期态中至少迭代了一轮,给出标志信号,即A3i=1;
步骤五:在第二次检测到A1i=d_in时,即输入数值等于参考值,使用新的寄存器开始计数,且输出序列,在第三次检测到A1i=d_in时为止,此时完整的周期状态均被输出,并且此时给出寄存器的数值,即也给了周期的长度。
本发明的优点及有益效果:能够快速的检测出混沌系统是否存在周期,并且,能够给出相应的周期长度及其全部周期长度,从而更好地评估与分析混沌系统离散化后的混沌系统出现的短周期与多周期现象,进而为了验证混沌系统的安全性提供了有效手段。
附图说明
图1为数字化Logistic的状态映射图;
图2为不同初值下Logistic的时间序列图;
图3为不同位宽精度下数字化三维Arnold的状态映射图;
图4为不同位宽精度下数字化三维Arnold的自相关测试图;
图5为状态定义图;
图6为具体迭代图;
图7为参考值选取示意图;
图8为周期状态输出图;
图9为顶层设计模块图;
图10为检测方法仿真结果图;
图11为本发明的检测方法的流程图。
具体实施方式
下面根据说明书附图使用FPGA完成本发明的硬件实现:
实施例1
为了便于阐述该方法的思想,将一维离散混沌映射Logistic方程作为具体的剖析对象对其状态进行区分,在位宽精度为4的情况下,系统会经过有限次的迭代最终会进入两个周期环中,分别为(11,12)和(6,13,9,14),先将周期环或不动点中的状态定义为周期状态,其余的状态均为瞬间状态,具体如图5所示。
当确定一个初始迭代值,若为15,则可得到随时间变化的状态映射图,如图6所示,经过两个瞬间状态(15,3)之后,系统会陷入周期状态(9,14,6,13),且之后一直在周期状态循环,即表明状态出现重复值,结合FPGA的并行处理及位操作能力,此时就为对比方法的实现提供了可能性。
本实施例利用FPGA的可并行操作,根据位宽精度m,设置m组同时检测周期,将第一次输入数值作为参考值,之后的每次输入同此参考值进行对比,寄存器此时会执行累加操作,当寄存存器计数到每一组的规定值时,更换参考值,重新进行对比操作。若输入值和参考值相等,则表明该方法检测到了周期,之后重新开始计数,且将每次的输入数值都输出,直到第二次检测到相等,输出此时的寄存器数值即为周期长度。如图11所示,一种基于FPGA的伪随机序列周期检测方法,具体步骤如下:
步骤一:对于有限精度的位宽为m位的数字化混沌系统,首先定义一个一维数组C={C1,C2,…,Ci},用于计数,对该数组元素进行相关的初始化操作,即
Ci=2i,i∈{1,2,3,…,m} (3-4)
步骤二:定义一个三维变量数组A,在初始化时,需要将所有的数组元素均取为0,如式(3-5)所示。
式中,A1i用于存储参考值,A2i则对输入进行计数,A3i则判断是否达到周期状态。
步骤三:将步骤1和步骤2中分别定义的数组C和A以及确定迭代初始值之后混沌系统输出的状态序列分别代入定时更换参考值算法ACR中,需要注意的是,数组需要进行相关处理,将C和A拆分成m组,分别为{C1,A11,A21,A31},{C2,A12,A22,A32},L,{Cm,A1m,A2m,A3m},这m组同时代入到ACR算法中执行,即首先初始化第一个参考值A1i为D0,将m位输入d_in按顺序取D值输入系统,其次,将每次输入的数值d_in与参考值A1i作比较,判断两者是否相等,若相等,则表明系统进入到周期中,否则,将寄存器进行累加操作,接着,对新的输入进行对比操作,最后,当寄存器数值A2i=Ci时,重新更换参考值A1i为下一拍的输入的数值,即A1i=d_in。
步骤四:在步骤四中,m组同时执行,对于每一组,将每一次的输入D同A1i进行对比,如果A1i=d_in,表明系统进入了周期状态,且此时在周期态中至少迭代了一轮,给出标志信号,即A3i=1,若A1i≠d_in,则会出现两种情况,一为用于对比的参考值选取问题,即前一次的参考值还是取自瞬间状态,还没有在周期状态里更新,二为更新参考值的固定长度小于系统的的周期状态长度,则永远不会出现相等的情况,具体如图7所示。
步骤五:当选取的参考值位于周期状态,通过每次输入与参考值进行对比的方法终究会检测出周期,如图8所示,在第二次检测出6时,使用新的寄存器C_cycle开始计数,且输出序列,在第三次检测到6时为止,此时完整的周期状态均被输出,并且此时给出寄存器的数值,即也给了周期的长度。
实施例2
本设计中的硬件实现形式是基于可编程器件中的FPGA,所采用的硬件描述语言或硬件设计语言为Verilog HDL,其具体实现过程如下:
(1)顶层架构
在用硬件实现某一功能或算法时,首先要确定模块的名称,一般采取小写的方式,如pdabh,即基于硬件的周期检测算法。此外,此算法有可能只是某个系统底层的模块,在Verilog语法当中需要对所引用的模块进行例化操作,且将例化名大写,如PDABH。最后,需要确定顶层模块接口的定义,确定系统的输入与输出。在实现此算法过程中,采用的隐模的方式,即所有的always块都包含于一个module之中,故顶层架构相同,不可再细分。具体架构如图9所示。
(2)顶层模块信号列表
表2给出了基于硬件的周期检测算法的顶层接口信号的定义,对其各自的功能作出了详实的描述。
表2顶层模块信号列表
实施例3
本实施例为了验证本发明的检测方法的正确性,通过降低系统的位宽从而使得系统呈现出较小的周期态,从而便于直观地观察本发明的检测方法是否能够有效地检测混沌系统退化而出现的周期现象,并且给出相应的结果,其具体结果如图10所示,
设定一维系统的位宽为5位,则系统的状态变量数最大为25-1,即31,因为系统不能为0,故减去1。如图所示,给出的迭代的状态变量为15、3、9、14、6和13,其中15和3构成了长度为2的瞬态,9、14、6和13组成周期为4的周期态。从仿真结果图中可以观测出寄存器C_cycle给出的数值为4,即表明系统的周期态长度为4,且A3i在第一次检测出周期态给出了一个时钟周期的高电平,时隔4个时钟周期之后,A3i又一次拉高一拍,并且,在这4个时钟周期里,period_data分别输出了6、13、9和14这4个数,其同给出的周期态的数值完全一致,此外,可以看出第一次参考值为15,其处于瞬间状态,4个时钟后,参考值更新为6,且6为周期态中的数值,故必定能检测到周期,分析可知其能够充分表示该算法能够有效地检测混沌系统退化而出现的周期现象。
Claims (1)
1.一种基于FPGA的伪随机序列周期检测方法,其特征在于,步骤如下:
步骤一:对于有限精度的位宽为m位的数字化混沌系统,首先定义一个一维数组C={C1,C2,…,Ci},用于计数,对该数组元素进行相关的初始化操作,即
Ci=2i,i∈{1,2,3,…,m}
步骤二:定义一个三维变量数组A,在初始化时,需要将所有的数组元素均取为0,如下式所示:
式中,A1i用于存储参考值,A2i则对输入进行计数,A3i则判断是否达到周期状态;
步骤三:将步骤一和步骤二中分别定义的数组C和A以及确定迭代初始值之后混沌系统输出的状态序列 D={D1 , D2 ,…, Di ,…, D2 m -1} 分别代入定时更换参考值算法ACR中,并且将C和A拆分成m组,分别为{C1,A11,A21,A31},{C2,A12,A22,A32},… ,{Cm,A1m,A2m,A3m},这m组同时代入到ACR算法中执行,ACR算法为:首先初始化第一个参考值A1i为D0,将m位输入d_in按顺序取D值输入系统,其次,将每次输入的数值d_in与参考值A1i作比较,判断两者是否相等,若相等,则表明系统进入到周期中,否则,将寄存器进行累加操作,接着,对新的输入进行对比操作,最后,当寄存器数值A2i=Ci时,重新更换参考值A1i为下一拍的输入的数值,即A1i=d_in;
步骤四:在步骤三中,m组同时执行,对于每一组,将每一次的输入D同A1i进行对比,如果A1i=d_in,表明系统进入了周期状态,且此时在周期态中至少迭代了一轮,给出标志信号,即A3i=1;
步骤五:在第二次检测到A1i=d_in时,即输入数值等于参考值,使用新的寄存器开始计数,且输出序列,在第三次检测到A1i=d_in时为止,此时完整的周期状态均被输出,并且此时给出寄存器的数值,即也给了周期的长度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110497805.1A CN113255261B (zh) | 2021-05-08 | 2021-05-08 | 一种基于fpga的伪随机序列周期检测方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110497805.1A CN113255261B (zh) | 2021-05-08 | 2021-05-08 | 一种基于fpga的伪随机序列周期检测方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113255261A CN113255261A (zh) | 2021-08-13 |
CN113255261B true CN113255261B (zh) | 2023-03-14 |
Family
ID=77222233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110497805.1A Active CN113255261B (zh) | 2021-05-08 | 2021-05-08 | 一种基于fpga的伪随机序列周期检测方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113255261B (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1467514A1 (en) * | 2003-04-07 | 2004-10-13 | STMicroelectronics S.r.l. | Encryption process employing modified chaotic maps and relative digital signature process |
CN101702116A (zh) * | 2009-11-09 | 2010-05-05 | 东南大学 | 一种基于渐进确定性随机的伪随机序列发生方法 |
CN101714917A (zh) * | 2009-08-24 | 2010-05-26 | 黑龙江大学 | 一种基于混沌密钥的数据加密传输卡 |
CN104502824A (zh) * | 2015-01-06 | 2015-04-08 | 福州大学 | 基于混沌系统的局部放电信号周期性脉冲干扰抑制方法 |
CN104833850A (zh) * | 2015-06-08 | 2015-08-12 | 哈尔滨工业大学 | 基于Duffing混沌系统的微弱信号检测装置的微弱信号检测方法 |
CN104954117A (zh) * | 2015-06-29 | 2015-09-30 | 宋煜 | 基于Logistic混沌映射转移轨道判决的序列密码生成系统 |
CN108984151A (zh) * | 2018-07-20 | 2018-12-11 | 黑龙江大学 | 一种混沌二值序列周期检测与定位方法 |
CN111553370A (zh) * | 2020-01-10 | 2020-08-18 | 长江大学 | 一种基于混沌智能图像识别的弱信号检测方法及装置 |
CN112367155A (zh) * | 2020-10-13 | 2021-02-12 | 黑龙江大学 | 一种基于fpga的zuc加密系统ip核构建方法 |
-
2021
- 2021-05-08 CN CN202110497805.1A patent/CN113255261B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1467514A1 (en) * | 2003-04-07 | 2004-10-13 | STMicroelectronics S.r.l. | Encryption process employing modified chaotic maps and relative digital signature process |
CN101714917A (zh) * | 2009-08-24 | 2010-05-26 | 黑龙江大学 | 一种基于混沌密钥的数据加密传输卡 |
CN101702116A (zh) * | 2009-11-09 | 2010-05-05 | 东南大学 | 一种基于渐进确定性随机的伪随机序列发生方法 |
CN104502824A (zh) * | 2015-01-06 | 2015-04-08 | 福州大学 | 基于混沌系统的局部放电信号周期性脉冲干扰抑制方法 |
CN104833850A (zh) * | 2015-06-08 | 2015-08-12 | 哈尔滨工业大学 | 基于Duffing混沌系统的微弱信号检测装置的微弱信号检测方法 |
CN104954117A (zh) * | 2015-06-29 | 2015-09-30 | 宋煜 | 基于Logistic混沌映射转移轨道判决的序列密码生成系统 |
CN108984151A (zh) * | 2018-07-20 | 2018-12-11 | 黑龙江大学 | 一种混沌二值序列周期检测与定位方法 |
CN111553370A (zh) * | 2020-01-10 | 2020-08-18 | 长江大学 | 一种基于混沌智能图像识别的弱信号检测方法及装置 |
CN112367155A (zh) * | 2020-10-13 | 2021-02-12 | 黑龙江大学 | 一种基于fpga的zuc加密系统ip核构建方法 |
Non-Patent Citations (4)
Title |
---|
Cycle detection for secure chaos-based encryption;RogelioHasimoto-Beltrán et al.;《Communications in Nonlinear Science and Numerical Simulation》;第16卷(第8期);第3206-3209页 * |
New and Efficient Method for Extending Cycle Length of Digital Chaotic Systems;Lahcene Merah et al.;《Iranian Journal of Science and Technology, Transactions of Electrical Engineering》;第43卷;第260-262页 * |
数字化混沌系统的周期现象分析与抵抗方法应用研究;范春雷;《中国博士学位论文全文数据库 基础科学辑》(第12期);第A005-8页 * |
混沌序列及其在图像加密中的应用;王晓飞;《中国优秀硕士学位论文全文数据库 信息科技辑》(第S1期);第I136-112页 * |
Also Published As
Publication number | Publication date |
---|---|
CN113255261A (zh) | 2021-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Ichihara et al. | Compact and accurate digital filters based on stochastic computing | |
Tezuka | Uniform random numbers: Theory and practice | |
Liu et al. | IMGPU: GPU-accelerated influence maximization in large-scale social networks | |
Han et al. | Calculation of siphons and minimal siphons in Petri nets based on semi-tensor product of matrices | |
Teh et al. | GPUs and chaos: a new true random number generator | |
Lyu et al. | Scalable activation of rare triggers in hardware trojans by repeated maximal clique sampling | |
Osama et al. | An efficient SAT-based test generation algorithm with GPU accelerator | |
Sklyarov et al. | Hardware accelerators for solving computationally intensive problems over binary vectors and matrices | |
Pawlikowski | Do not trust all simulation studies of telecommunication networks | |
Larcher et al. | Optimal polynomials for (t, m, s)-nets and numerical integration of multivariate Walsh series | |
Su et al. | Towards optimal decomposition of Boolean networks | |
CN113255261B (zh) | 一种基于fpga的伪随机序列周期检测方法 | |
Aguilar et al. | Highly parallel seedless random number generation from arbitrary thread schedule reconstruction | |
Zhang et al. | Enhanced fast Boolean matching based on sensitivity signatures pruning | |
Hazwani et al. | Automatic artificial data generator: Framework and implementation | |
McDonald et al. | Evaluating component hiding techniques in circuit topologies | |
García-Soriano et al. | Triangle counting in streamed graphs via small vertex covers | |
US11515995B2 (en) | Efficient computation of univariate statistical moments for side channel vulnerability evaluation | |
Soewito et al. | Methodology for evaluating dna pattern searching algorithms on multiprocessor | |
Kerbyson et al. | A performance model of direct numerical simulation for analyzing large-scale systems | |
Cho et al. | Analysis of complemented CA derived from linear hybrid group CA | |
Fort et al. | Finding extremal sets on the GPU | |
Sklyarov et al. | On‐Chip Reconfigurable Hardware Accelerators for Popcount Computations | |
Hanlon et al. | A fast hardware pseudorandom number generator based on xoroshiro128 | |
Teh et al. | Generating true random numbers based on multicore cpu using race conditions and chaotic maps |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |