CN101515853B - 信息终端及其信息安全装置 - Google Patents

Abstract

本发明公开一种信息终端及其信息安全装置。所述信息安全装置包括：多个密码算法单元，其中包括椭圆密码算法单元；输入输出接口；中央纵横交换机，连接所述密码算法单元和输入输出接口，用于处理所述多个密码算法单元之间、所述密码算法单元和输入输出接口之间点到点的数据处理请求；其中，所述中央纵横交换机采用可并行执行密码算法操作的方式连接所述多个密码算法单元，并且所述椭圆密码算法单元内包括基于公钥的硬件加速器。本发明不仅可以对信息进行多种加解密算法的处理，而且有效提高加解密的速度、以及算法芯片的安全性，应用领域广泛。

Description

信息终端及其信息安全装置 

技术领域

本发明涉及信息技术领域，特别是涉及信息终端及其信息安全装置。 

背景技术

在网络经济迅猛发展的今天，信息安全显得越来越重要，需要加解密的应用越来越多。 

当加密消息时，要使用加密密钥(Encryption Key)如同用一把钥匙去锁一把锁一样。当解密这个消息时，必须用相应的解密密钥(Decryption Key)。 

目前有两种主要的加密算法：对称算法(Symmetric Algorithms)与公钥算法(Public-key algorithms，也叫做非对称算法Asymmetric Algorithms)。使用对称算法的系统有时归入传统型(Conventional)中。对称算法是最普遍的加密算法类型。它们叫“对称”是因为使用相同的密钥进行加密与解密。与使用公钥算法的密钥不同，对称密钥是经常变化的。因为这个原因，此处将它们归于会话密钥。与公钥算法相比，对称算法非常快，因此最适于加密大量数据的情况。一些最常用的对称加密算法是RC2，RC4，与数据加密标准(Data Encryption Standard，DES)。目前，单重DES因密钥长度已不适应当前的加密环境，而逐渐被三重DES或者分组加密算法(AdvancedEncryption Standard，AES)代替。另外，公钥算法使用一对不同的密钥：一个公钥和一个私钥。私钥由密钥对的所有者自己保存，公钥可以自由分发给所有要求得到的人。如果用一个密钥加密一个消息，必须用另一个密钥解密此消息。公钥算法较慢，要比对称算法慢数千倍。因此它们一般仅用来加密会话密钥。最常用的公钥加密算法之一是RSA Public-Key Cipher。 

随着社会的进步，通用加密算法正逐步从DES算法和RSA算法向AES算法和椭圆曲线加密算法(Elliptic Curves Crypto，ECC)算法发展，算法实现逐步从软件实现到硬件物理实现发展，国内外很多公司都在努力研发各种算法的信息安全设备以满足日益增长的信息安全需求。而国内也逐渐出现内置信息安全芯片的技术，但现有安全方案功能大多单一，难以胜任越来越具有挑战性的信息安全需求，也难以在一个安全方案基础上胜任不同应用的需求。另外，我国在该领域自主核心技术欠缺，使得上至政府机构，下至企业单位，所使用的相当一部分基础软硬件，都来自海外厂商，信息安全受到威胁。 

此外，目前大多数信息安全设备的密码算法都是通过软件来实现的，因此对信息进行安全处理时花费时间长，设备功耗大。 

发明内容

为解决现有技术信息安全设备处理信息花费时间长、设备功耗大、以及难以满足不同应用需求的技术缺陷，本发明提供一种信息终端及其信息安全装置，不仅可以对信息进行多种加解密算法的处理，而且有效提高加解密的速度、以及算法芯片的安全性。 

本发明的一个方面是提供一种信息安全装置，包括：多个密码算法单元，其中包括椭圆密码算法单元；输入输出接口；中央纵横交换机，连接所述密码算法单元和输入输出接口，用于处理所述多个密码算法单元之间、所述密码算法单元和输入输出接口之间点到点的数据处理请求；其中，所述中央纵横交换机采用可并行执行密码算法操作的方式连接所述多个密码算法单元，并且所述椭圆密码算法单元内包括基于公钥的硬件加速器。 

其中，所述多个密码算法单元中包括SHA-1密码算法单元和SHA-256算法单元，所述SHA-1密码算法单元和SHA-256算法单元中包括哈希加速器，用于进行快速的SHA-1和SHA-256运算。 

其中，所述中央纵横交换机、多个密码算法单元和输入输出接口采用第三代高级外设总线连接。 

其中，所述输入输出接口包括多组多协议主机接口，每组多协议主机接口包括支持主模式和从模式的SPI、UART和1²C接口。 

其中，进一步包括在电子密码本模式ECB、密码分组链接模式CBC、密码反馈模式CFB、输出反馈模式OFB或计数器模式CTR中选择加解密模式的模式选择单元，连接所述中央纵横交换机。 

其中，所述多个密码算法单元中包括AES密码算法单元、DES密码算法单元以及三重DES密码算法单元。 

其中，所述信息安全装置采用超微细球栅阵列VFBGA方式封装成芯片，所述芯片大小为6mm×6mm，引脚之间间距为0.5mm。 

本发明的另一个方面是提供一种信息终端，包括解调装置、信息安全装置以及终端主机，所述信息安全装置包括：多个密码算法单元，其中包括椭圆密码算法单元；输入输出接口，外接所述解调装置和终端主机；中央纵横交换机，连接所述密码算法单元和输入输出接口，用于处理所述多个密码算法单元之间、所述密码算法单元和输入输出接口之间点到点的数据处理请求；其中，所述中央纵横交换机采用可并行执行密码算法操作的方式连接所述多个密码算法单元，并且所述椭圆密码算法单元内包括基于公钥的硬件加速器。 

其中，所述多个密码算法单元中包括SHA-1密码算法单元和SHA-256算法单元，所述SHA-1密码算法单元和SHA-256算法单元中包括哈希加速器，用于进行快速的SHA-1和SHA-256运算。 

本发明的有益效果是：区别于现有技术信息安全设备处理信息花费时间长、设备功耗大、以及难以满足不同应用需求的问题，本发明采用椭圆密码算法单元以及其他算法单元，并且在椭圆密码算法单元中设置基于公钥的硬件加速器，大大加快该算法的速度，也提高整个信息安全装置的信息处理性能；另外，采用中央纵横交换机连接所述密码算法单元和输入输出接口，可控制所述多个密码算法单元并行执行密码算法操作，不仅可以对信息进行多种加解密算法的处理，而且有效提高加解密的速度、以及算法芯片的安全性；本发明国产内置安全芯片技术的出现，不但解决信息安全问题，而且弥补此前安全方案功能大多单一的短板， 用整合的安全应用为用户构筑一道较强的安全保障，并且可应用于金融、IT、电视、存储等多个领域。 

附图说明

图1是本发明信息安全装置第一实施方式的原理框图； 

图2是本发明信息安全装置第二实施方式的原理框图； 

图3是本发明信息安全装置第三实施方式的原理框图； 

图4是本发明信息安全装置第四实施方式的原理框图； 

图5是本发明信息终端第一实施方式的原理框图； 

图6是本发明中ECC密码算法单元的结构框图； 

图7是本发明中DES密码算法单元的具体结构图； 

图8是本发明中SHA密码算法单元的具体结构图； 

图9是本发明中SPI接口的原理框图； 

图10是本发明中SPI接口中SPI主模式的具体结构图； 

图11是本发明中SPI接口中SPI从模式的具体结构图； 

图12是本发明中IIC接口的原理框图； 

图13是本发明中IIC接口主模式的具体结构图； 

图14是本发明中IIC接口从模式的具体结构图； 

图15是本发明中UART接口的原理框图； 

图16是本发明中UART接口的具体结构图； 

图17是本发明中GPIO接口的原理框图。 

具体实施方式

下面结合附图和实施方式对本发明进一步说明。 

请参考图1，本发明信息安全装置包括以下元件： 

多个密码算法单元，其中包括椭圆密码算法单元； 

输入输出接口； 

中央纵横交换机，连接所述密码算法单元和输入输出接口，用于处理所述多个密码算法单元之间、所述密码算法单元和输入输出接口之间 点到点的数据处理请求； 

其中，所述中央纵横交换机采用可并行执行密码算法操作的方式连接所述多个密码算法单元，并且所述椭圆密码算法单元内包括基于公钥的硬件加速器。 

运作时，待处理数据从输入输出接口进入本发明信息安全装置，所述输入输出接口然后向所述中央纵横交换机发送数据处理请求。所述中央纵横交换机安排所述多个密码算法单元中的一个或多个进行数据加解密处理。所述处理结果最后通过所述输入输出接口输出。其中，若所述中央纵横交换机安排椭圆密码算法单元进行加解密处理，则所述安排椭圆密码算法单元采用其内的基于公钥的硬件加速器进行加速。 

本发明采用椭圆密码算法单元以及其他算法单元，并且在椭圆密码算法单元中设置基于公钥的硬件加速器，大大加快该算法的速度，也提高整个信息安全装置的信息处理性能； 

另外，采用中央纵横交换机连接所述密码算法单元和输入输出接口，可控制所述多个密码算法单元并行执行密码算法操作，不仅可以对信息进行多种加解密算法的处理，而且有效提高加解密的速度、以及算法芯片的安全性； 

本发明国产内置安全芯片技术的出现，不但解决信息安全问题，而且弥补此前安全方案功能大多单一的短板，用整合的安全应用为用户构筑一道较强的安全保障，并且可应用于金融、IT、电视、存储等多个领域。 

参阅图2，所述多个密码算法单元中包括SHA-1密码算法单元和SHA-256算法单元，所述SHA-1密码算法单元和SHA-256算法单元中包括哈希加速器，用于进行快速的SHA-1和SHA-256运算。因此，当所述中央纵横交换机安排SHA-1密码算法单元和/或SHA-256算法单元进行加解密处理时，可以较快地得到处理结果。 

为提高本发明信息安全装置的运行速度，所述中央纵横交换机、多个密码算法单元和输入输出接口采用第三代高级外设总线连接。 

参阅图3，是本发明信息安全装置第三实施方式的原理框图。本实 施方式与第一实施方式基本相同，不同之处在于所述输入输出接口包括多组多协议主机接口，每组多协议主机接口包括支持主模式和从模式的SPI、UART和I²C接口。可以方便本发明信息安全装置进行数据的输出和输入，通用于各种不同的应用。 

参阅图4，本发明信息安全装置还可以进一步包括在ECB、CBC、CFB、OFB或CTR中选择加解密模式的模式选择单元，连接所述中央纵横交换机。 

此外，本发明信息安全装置中的多个密码算法单元中可以包括AES密码算法单元、DES密码算法单元以及三重DES密码算法单元。 

在制造时，所述信息安全装置可以采用VFBGA方式封装成芯片，所述芯片大小为6mm×6mm，引脚之间间距为0.5mm。 

参阅图5，此外，本发明还提供一种信息终端，其包括解调装置、信息安全装置以及终端主机，所述信息安全装置包括： 

多个密码算法单元，其中包括椭圆密码算法单元； 

输入输出接口，外接所述解调装置和终端主机； 

中央纵横交换机，连接所述密码算法单元和输入输出接口，用于处理所述多个密码算法单元之间、所述密码算法单元和输入输出接口之间点到点的数据处理请求； 

其中，所述中央纵横交换机采用可并行执行密码算法操作的方式连接所述多个密码算法单元，并且所述椭圆密码算法单元内包括基于公钥的硬件加速器。 

本发明信息终端可以是接收视频广播的手机、移动电视或其他嵌入式系统等，可以仅播放合法的视频数据，而屏蔽不合法的视频数据。 

在其他实施方式中，所述多个密码算法单元中包括SHA-1密码算法单元和SHA-256算法单元，所述SHA-1密码算法单元和SHA-256算法单元中包括哈希加速器，用于进行快速的SHA-1和SHA-256运算。 

下面再进一步更详细本发明。 

本发明信息安全装置可以以芯片的形式作为产品，为了满足芯片多应用和灵活性的特点，本发明信息安全芯片的整体架构可以划分为安全 算法模块和外部接口模块两部分。其中安全算法模块包括上述的多个算法单元，提供各种应用中可能用到的通用算法，并可根据需求进行配置；而所述外部接口模块则定义和系统其他外围部件的连接关系，如上述的输入输出接口，可以兼容多种物理和逻辑接口，并且可由软件进行配置。 

所述多个算法单元介绍如下： 

A、ECC单元 

ECC是一种公钥密码体制加密算法。ECC算法只需要较短的密钥就可以达到很高的加密强度。 

如图6所示，ECC单元支持160-bit，192-bit，224-bit，256-bit的椭圆曲线，它的功能有四个方面：1)椭圆曲线点积；2)密钥产生；3)签名产生；4)签名验证。 

ECC单元按照功能划分为控制状态机，静态存储器和运算模块。图中黑色箭头表示的是控制线路，双线箭头表示的是数据流向。数据在状态机的控制下从静态存储器中读取，经过运算模块的运算，再返回存储器。 

ECC算法的具体实现结构如下。 

上层运算是通过调用底层运算完成，调度过程由状态机实现，数据的交互则是通过静态存储器。这种结构具有扩展性好，重用性强，效率高等优点。 

B、AES单元 

AES是一种应用广泛的分组加密算法，它是由密钥扩展算法和加解密算法两部分组成。AES的密钥长度支持128bit，192bit和256-bit。加解密运算分组长度为128-bit。AES单元实现了AES算法。 

AES的密钥扩展算法将原始密钥扩展为Nr个，对应不同的密钥长度，Nr分别为10、12、14。AES的加解密算法为循环迭代，迭代次数为Nr。 

C、DES单元 

如图7所示，DES算法单元可实现DES加密与解密，以及TDEA/Triple DES的加密与解密。输入密文或者明文数据可以是ECB、 CBC、CFB、OFB分组格式。 

图7中“C0”，“C1”，“assign”和“F^”模块都是组合逻辑。“IP”和“IP-1”分别实现置换运算和置换逆运算。通过输入不同控制信号，可实现对加解密模式进行配置，所有输出信号都为寄存器输出。对于DES运算，输入DES_DATA_IN，经过4个T时间的运算后，DES_DATA_OUT输出加密或者解密结果。对于TDEA运算，也就是Triple DES运算，输入DES_DATA_IN，需经过12个T时间的运算后，DES_DATA_OUT输出加密或者解密结果。 

D、SHA单元 

如图8所示，SHA单元根据FIPS PUB 180-2所描述的哈希算法，可实现对输入N*512的数据块进行SHA-1、SHA-256的哈希值的计算。 

图8中，椭圆部分均代表组合逻辑；W0、W1、......W15分别代表32位寄存器用于产生Wt；A、B、......H代表中间变量，其中A、B、......E用于SHA-1，A、B......H用于SHA-256；H0、H1、......H7代表32位寄存器用于产生最后的哈希值，最后根据计算类型的不同选择SHA-1或SHA-256结果输出。 

以下列出本发明信息终端及其信息安全装置中各算法单元的性能： 

表一：本发明信息终端及其信息安全装置中各算法单元的性能 

所述输入输出接口介绍如下： 

A、SPI接口 

参阅图9，SPI控制器是外部SPI接口模块和内部APB总线之间的连接模块。支持主模块和从模块两种工作方式，当SPI工作在主模块时，内部APB总线为从模式；当SPI工作在从模块时，内部APB总线为主模式。 

图10和图11分别是SPI主模式和SPI从模式示意图。 

B、I²C(IIC)接口 

参阅图12，IIC控制器是连接内部APB总线和外部IIC设备的串行接口。类似于SPI，同样支持主模式和从模式两种工作方式。当IIC工作在主模块时，内部APB总线为从模式；当IIC工作在从模块时，内部APB总线为主模式。 

图13和图14分别是IIC主模式和IIC从模式。 

C、UART接口 

参阅图15，UART控制器是连接内部APB总线和外部UART设备之间的接口。CTS和RTS信号为UART控制器和外部设备之间的握手信号，TXD为数据发送线，RXD为数据接受线。 

具体实现结构图如图16所示，UART模块分为主模块、从模块两部分。主模块主要用来处理APB总线的读操作，从模块主要用于APB总线的写操作。这两部分独立工作、互不干扰，可支持全双工传输。 

D、GPIO接口 

参阅图17，GPIO接口提供32根多路复用的通用输入输出接口，可用于产生或者接收不同应用中的输入输出信号。每一个接口可以被配置成为输入或者输出，复位后默认为输入接口。作为输入，GPIO可以被 编程为中断源；作为输出，每一个GPIO口可以被清零、置位、上拉或者下拉。 

如图所示，涉及到的配置寄存器主要有：GPIO端口方向配置寄存器、端口置位清零寄存器、边沿检测寄存器、上升沿检测使能寄存器、下降沿检测使能寄存器、端口电平寄存器、中断选择寄存器、端口上拉配置寄存器、端口下拉配置寄存器等。这些寄存器的设置通过APB总线来完成。 

其中，本发明信息安全芯片的对外接口SPI、UART和I²C部分技术参数见下表。 

表二：SPI、UART和I²C接口部分技术参数 

本发明在用AES算法时最大带宽是400Mbps，DES引擎最大带宽800Mbps，三重DES引擎最大带宽250Mbps。 

其中，椭圆算法单元包含一个基于公钥的硬件加速器来提高达256位素数域的高椭圆曲线算法的速度它可以在90ms内计算出160位椭圆曲线签名，200ms内计算出256位椭圆曲线签名。 

综上所述，本发明将信息安全装置划分成安全模组和外围电路两部分。安全模组实现具体的底层安全应用，保护关键数据及信息。外围电 路实现上层应用，根据不同需求，可以将安全功能组合成定制化的应用。内部采用第三代高级外设总线将各个模块有机连接在一起，中央纵横交换机处理模块之间点到点的数据处理请求，多个模块之间的操作可并行执行。 

本发明在设计上灵活可变，可以配置多组多协议主机接口，每个主机接口可以根据实际需要配置成SPI协议、IIC协议或UART协议，另外在通用输入输出模块中还能配置出一个IIC和一个UART协议，同时可使用接口达到五个，且接口的通讯协议可以灵活配置； 

在应用于USB电视卡时，USB电视卡只需要拥有唯一的主处理器，它写入加密数据流到本发明信息安全装置，随后读出解密数据流，只需要使用一个接口即可； 

在手机应用中解调器写入加密数据流到本发明信息安全装置，本发明信息安全装置将解密后数据流直接发送到视频解码器，只需要两个接口； 

在特殊应用中基带处理器、解调器和视频解码器都是分离器件的时候，需要开启本发明信息安全装置的三个主机接口。本发明信息安全装置内部可以设置32Kbyte或以上的高速静态随机存储器(SRAM)用来缓存数据，它可以加快数据的搬运操作，并让各个应用之间以流水线的方式运行，有效的提高的系统的吞吐率。 

本发明信息安全装置算法模块种类丰富，单个模块的计算能力强，能满足相关产业的所有应用。本发明信息安全装置可以作为一款低功耗，高性能的嵌入式加密解密芯片，包含多个安全模块，可以实现AES、DES、三重DES、SHA-1、SHA-256和高达256位的椭圆曲线算法。 

本发明信息安全装置及终端应用于手持设备和嵌入式系统中，可以有效解决电视广播信号的安全传送，防止电视广播终端设备接收到非法电视广播信号，具有良好的经济社会效益。中国是手机用户最多的国家，随着移动多媒体广播的推广，新上市手机大都具备移动多媒体功能，本发明信息安全装置具有广泛的应用。本发明信息安全装置可以实现多种加解密算法，同时能保证加解密的速度，以及算法芯片的安全性，通过 多种途径防止芯片被复制、破解，防止数据泄露、篡改。 

值得说明的是，本发明中，所述中央纵横交换机采用可并行执行密码算法操作的方式连接所述多个密码算法单元，也可以采用其他方式，比如单独执行加解密操作的方式分别连接所述多个密码算法单元。所述密码算法操作可以解密操作、解密操作或加解密操作。 

以上对本发明所提供的一种信息终端及其信息安全装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施方式的说明只是用于帮助理解本发明的方法及其思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。 

Claims (10)

1.一种信息安全装置，其特征在于，包括：

多个密码算法单元，其中包括椭圆密码算法单元；

输入输出接口；

中央纵横交换机，连接所述密码算法单元和输入输出接口，用于处理所述多个密码算法单元之间、所述密码算法单元和输入输出接口之间点到点的数据处理请求；

其中，所述中央纵横交换机采用可并行执行密码算法操作的方式连接所述多个密码算法单元，并且所述椭圆密码算法单元内包括基于公钥的硬件加速器。

2.根据权利要求1所述的信息安全装置，其特征在于：

所述多个密码算法单元中包括SHA-1密码算法单元和SHA-256算法单元，所述SHA-1密码算法单元和SHA-256算法单元中包括哈希加速器，用于进行快速的SHA-1和SHA-256运算。

3.根据权利要求1所述的信息安全装置，其特征在于：

所述中央纵横交换机、多个密码算法单元和输入输出接口采用第三代高级外设总线连接。

4.根据权利要求1至3任一项所述的信息安全装置，其特征在于：

进一步包括连接所述中央纵横交换机的高速静态随机存储器SRAM。

5.根据权利要求1至3任一项所述的信息安全装置，其特征在于：

所述输入输出接口包括多组多协议主机接口，每组多协议主机接口包括支持主模式和从模式的SPI、UART和I²C接口。

6.根据权利要求1至3任一项所述的信息安全装置，其特征在于：

进一步包括在电子密码本模式ECB、密码分组链接模式CBC、密码反馈模式CFB、输出反馈模式OFB或计数器模式CTR中选择加解密模式的模式选择单元，连接所述中央纵横交换机。

7.根据权利要求1至3任一项所述的信息安全装置，其特征在于：

所述多个密码算法单元中包括分组加密算法AES密码算法单元、数据加密标准DES密码算法单元以及三重DES密码算法单元。

8.根据权利要求1至3任一项所述的信息安全装置，其特征在于：

所述信息安全装置采用超微细球栅阵列VFBGA方式封装成芯片，所述芯片大小为6mm×6mm，引脚之间间距为0.5mm。

9.一种信息终端，包括解调装置、信息安全装置以及终端主机，其特征在于，所述信息安全装置包括：

多个密码算法单元，其中包括椭圆密码算法单元；

输入输出接口，外接所述解调装置和终端主机；

中央纵横交换机，连接所述密码算法单元和输入输出接口，用于处理所述多个密码算法单元之间、所述密码算法单元和输入输出接口之间点到点的数据处理请求；

其中，所述中央纵横交换机采用可并行执行密码算法操作的方式连接所述多个密码算法单元，并且所述椭圆密码算法单元内包括基于公钥的硬件加速器。

10.根据权利要求9所述的信息终端，其特征在于：

所述多个密码算法单元中包括SHA-1密码算法单元和SHA-256算法单元，所述SHA-1密码算法单元和SHA-256算法单元中包括哈希加速器，用于进行快速的SHA-1和SHA-256运算。

Images