CN103338447B - 一种应用于短距离传输的自存取加解密电路 - Google Patents

Abstract

本发明公开了一种应用于短距离传输的自存取加解密电路，包括加密单元和解密单元，所述加密单元包括加密接口、加密模块和加密FIFO，所述解密单元包括解密接口、解密模块和解密FIFO。本发明提供的应用于短距离传输的自存取加解密电路，通过自存取加解密电路，能够在ZigBee发送机或者接收机进行数据传输的时自动从外部FIFO中提取出payload数据并组成加解密格式的数据流，自动按照payload的长度进行加解密，加解密完成后按照32比特位宽自动存入加密FIFO或者解密FIFO；整个流程均可由硬件支持，省去了软件程序，并加快了ZigBee传输过程中的数据处理速度。

Description

一种应用于短距离传输的自存取加解密电路

技术领域

本发明属于无线通信系统领域，涉及数字电路系统以及高级加密标准，具体涉及ZigBee传输中的128比特高级加密标准的加解密，为一种应用于ZigBee传输的加解密电路及其处理方法。

背景技术

在短距离无线通信网络中，低成本、低功耗的需求一直是关注的热点。ZigBee技术是一种近距离、低复杂度的双向无线通信技术，主要适合于自动控制和远程控制领域，可以嵌入各种设备中，同时支持地理定位功能。

ZigBee作为一种无线连接新规格，可工作在2.4GHz（全球流行）、868MHz（欧洲流行）和915MHz（美国流行）这三个频段上，并在这三个频段上分别具有250kbps、20kbps和40kbps的最高数据传输速率。而由于传输的开放性和共享性的要求，怎样保证数据传输的安全性一直是人们所关注的问题。

在ZigBee技术中，采用高级加密标准AES-128来保证数据的安全。AES-128的基本要求是：算法必须是对称分组密码，必须至少支持128bit分组加密和128bit密钥，密钥要比三重DES快，而且至少要与三重DES一样安全。NIST计划的评判规则大体分为安全性、代价算法实现特性三大部分，其中安全性是评判算法最重要的因素，包括算法的抗分析能力、稳固的数字基础、算法输出的随机性以及与其他算法的对比特性：代价是指授权合法使用的代价，如在多种平台上计算的效率速度和占用存储器的数量；而算法实现特性则是指灵活性软硬件兼容性和简单性。

通常，在ZigBee节点的SoC芯片中，通常使用AES加解密模块的IP核来实现。这样节点在发送数据前，必须先通过软件程序将待加密的数据取出给AES模块来进行加密，加密完再把数据给发送机进行发送。解密的时候也一样，接收机接收到数据后，通过软件程序将数据给AES模块进行解密，解密完再把解密完的数据进行存储。这样的过程，不仅需要额外的软件开销，而且在连续发送的情境下，由于AES模块一次只能对一组128比特的数据进行加解密，所以会降低传输效率。

发明内容

发明目的：为了克服现有技术中存在的不足，本发明提供应用于短距离传输的自存取加解密电路，能够在ZigBee发送机或者接收机进行数据传输的时自动从外部FIFO中提取出payload数据并组成加解密格式的数据流，自动按照payload的长度进行加解密，加解密完成后按照32比特位宽自动存入加密FIFO或者解密FIFO；整个流程均可由硬件支持，省去了软件程序，并加快了ZigBee传输过程中的数据处理速度。

技术方案：为实现上述目的，本发明的

一种应用于短距离传输的自存取加解密电路，包括加密单元和解密单元，所述加密单元包括加密接口、加密模块和加密FIFO，所述解密单元包括解密接口、解密模块和解密FIFO；所述加密接口用于接收外部数据流、变换数据流、产生加密模块控制信号、产生加密FIFO控制信号；所述加密模块用于完成AES-128加密；所述加密FIFO用于存储加密数据；所述解密接口用于接收外部数据流、变换数据流、产生解密模块控制信号、产生解密FIFO控制信号；所述解密模块用于完成AES-128解密；所述解密FIFO用于存储解密数据。

优选的：

所述加密模块接收从加密接口发送出的一组待加密数据、秘钥和加密有效信号，并根据待加密数据、秘钥和加密有效信号进行AES-128加密，在加密完成后将加密数据反馈给加密接口并接收新的一组待加密数据、秘钥和加密有效信号；所述加密FIFO接收从加密接口发送出的加密数数据并存储；所述加密接口产生外部发送FIFO的读信号，每次产生数据流后分组向加密模块产生待加密数据、秘钥和加密有效信号，每组待加密数据加密完成后按照加密FIFO位宽向加密FIFO产生写信号和加密FIFO数据，每次加密完成后产生加密完成中断信号；

所述解密模块接收从解密接口发送出的一组待解密数据、秘钥和解密有效信号，并根据待解密数据、秘钥和解密有效信号进行AES-128解密，在解密完成后将解密数据反馈给解密接口并接收新的一组待解密数据、秘钥和解密有效信号；所述解密FIFO接收从解密接口发送出的解密数数据并存储；所述解密接口产生外部接收FIFO的读信号，每次产生数据流后分组向解密模块产生待解密数据、秘钥和解密有效信号，每组待解密数据解密完成后按照解密FIFO位宽向解密FIFO产生写信号和解密FIFO数据，每次解密完成后产生解密完成中断信号。

优选的：所述加密接口对于接收的外部数据流，首先解析帧控制域，根据帧控制字和帧长提取有效载荷payload，并将有效载荷payload组成128比特的数据流，作为待解密数据；所述解密接口对于接收的外部数据流，首先解析帧控制域，根据帧控制字和帧长提取有效载荷payload，并将有效载荷payload组成128比特的数据流，作为待解密数据。

优选的：所述加密单元包括加密密钥扩展电路、加密多路数据选择器、输出分组寄存器、加密轮函数分组寄存器和加密多输入或门，所述加密多路数据选择器实现加密计数，所述加密多输入或门实现列混合运算；所述解密单元包括解密密钥扩展电路、解密多路数据选择器、密钥缓存寄存器、解密轮函数分组寄存器和解密多输入或门，所述解密多路数据选择器实现解密计数，所述解密多输入或门实现反列混合运算。

优选的：

所述加密单元的工作过程为：一次加密开始时，外部控制模块初始化使能信号，加密接口开始工作；加密接口使能读信号，从外部发送FIFO中读入数据，并解析帧控制域，根据帧控制字和帧长提取有效载荷payload，并将有效载荷payload组成128比特的数据流，作为待加密数据；加密接口分组向加密模块产生待加密数据、秘钥和加密有效信号，加密模块根据待加密数据、秘钥和加密有效信号进行AES-128加密，在加密完成后将加密数据反馈给加密接口并接收新的一组待加密数据、秘钥和加密有效信号；加密接口将加密完成的数据按照加密FIFO位宽写入加密FIFO；当该次加密完成后，加密接口产生加密完成中断信号；

所述解密单元的工作过程为：一次解密开始时，外部控制模块初始化使能信号，解密接口开始工作；解密接口使能读信号，从外部接收FIFO中读入数据，并解析帧控制域，根据帧控制字和帧长提取有效载荷payload，并将有效载荷payload组成128比特的数据流，作为待解密数据；解密接口分组向解密模块产生待解密数据、秘钥和解密有效信号，解密模块根据待解密数据、秘钥和解密有效信号进行AES-128解密，在解密完成后将解密数据反馈给解密接口并接收新的一组待解密数据、秘钥和解密有效信号；解密接口将解密完成的数据按照解密FIFO位宽写入解密FIFO；当该次解密完成后，解密接口产生解密完成中断信号。

所述效载荷payload为一个帧总需要加密的部分或需要解密的部分；所述外部发送FIFO和外部接收FIFO

应用于ZigBee传输的自存取加解密单元，在发送机传输开始前，加密接口首先从发送机的发送FIFO中取出待发送的数据，其中数据长度按照配置的帧长。因为一个帧中需要加密的部分为payload，所以提取帧的payload，由于外部的FIFO以及数据位宽均为32比特，所以需要加密接口把数据转换为128比特的数据流。同时，加密接口为加密模块提供加密的控制信号和128比特的密钥。加密模块每次只对一组128比特数据的加密，加密算法采用AES-128，工作流程主要为数据操作和密钥操作。数据操作主要通过轮函数对待加密数据进行多轮运算，每轮运算分为字节替换、行移位和列混合。而密钥的操作主要是密钥扩展和密钥缓存。每一组128比特加密完成以后，产生加密完成信号给加密接口，加密接口取出加密数据，并把数据组成4组32比特的数据，并按字节顺序写入加密FIFO中。根据加密接口计算出需要的加密次数，加密模块进行加密，当最后一组数据加密完成后，加密接口写入最后一组加密至加密FIFO中，并产生加密完成中断信号。发送机进行数据发送时，自动从加密FIFO中取出数据作为帧的payload。

在接收机传输过程中，当接收机完成帧的接收后，解密接口解析接收到的帧的帧控制字，如果SecurityEnabled域为高，同时解密使能了，则解密接口开始从接收FIFO中取出接收到的帧，长度按照接收帧的帧长度域，提取帧的payload并将数据转换为128比特的数据流。同时，解密接口为解密模块提供解密的控制信号和128比特的解密密钥。解密模块每次只对一组128比特的数据进行解密，解密算法采用AES-128，数据路径分为数据路径和密钥路径。数据路径主要由轮函数对数据进行运算，包括反字节替换、反行移位和反列混合；密钥路径则包括密钥扩展和密钥缓存。当一组128比特数据解密完成后，产生解密完成信号给解密接口，解密接口把数据组成4组32比特的数据后按字节顺序写入解密FIFO中。根据解密接口计算出需要的解密次数，解密模块完成所有数据的解密，最后解密接口产生解密完成中断信号。

有益效果：本发明提供的应用于短距离传输的自存取加解密电路，通过自存取加解密电路，能够在ZigBee发送机或者接收机进行数据传输的时自动从外部FIFO中提取出payload数据并组成加解密格式的数据流，自动按照payload的长度进行加解密，加解密完成后按照32比特位宽自动存入加密FIFO或者解密FIFO；整个流程均可由硬件支持，省去了软件程序，并加快了ZigBee传输过程中的数据处理速度。

附图说明

图1为ZigBee传输系统中自存取加解密电路的位置示意图；

图2为本发明的结构示意图；

图3为本发明的加密实施过程示意图；

图4为本发明的解密实施过程示意图；

图5为加密单元的结构示意图；

图6为解密单元的结构示意图；

图7为同步FIFO电路的结构示意图。

具体实施方式

下面结合附图对本发明作更进一步的说明。

ZigBee通信系统的MAC控制器内部结构如图1所示，可以看到自存取加解密电路在MAC层控制器的位置。外部接口用于对寄存器和控制信号的控制，发送FIFO中存放的是预发送的原始帧，接收FIFO存放的是接收机接收到的帧，发送链路完成发送机的功能，接收链路完成接收机的功能，而自存取加解密电路完成发送过程中的加密或接收过程中的解密功能。

本案提供的一种应用于短距离传输的自存取加解密电路如图2所示，包括加密单元和解密单元，所述加密单元包括加密接口、加密模块和加密FIFO，所述解密单元包括解密接口、解密模块和解密FIFO；所述加密接口用于接收外部数据流、变换数据流、产生加密模块控制信号、产生加密FIFO控制信号；所述加密模块用于完成AES-128加密；所述加密FIFO用于存储加密数据；所述解密接口用于接收外部数据流、变换数据流、产生解密模块控制信号、产生解密FIFO控制信号；所述解密模块用于完成AES-128解密；所述解密FIFO用于存储解密数据。

加密单元的工作流程图如图3所示，当发送机的使能信号tx_en和加密的使能信号cip_en均使能时，自存取加解密电路根据帧长data_len，通过raw_fifo_read从发送FIFO中读取原始帧，raw_data为32比特的帧数据。加密接口根据图所示的帧格式，提取出payload。因为payload的数据格式是32比特的，加密接口把4组的加密数据通过移位寄存器按字节顺序组成一组128比特的数据，作为加密模块的输入text_in。当加密准备信号aes_vld有效后，加密模块开始工作，加密数据流主要分成数据流和密钥流。加密操作主要通过对数据按照轮函数进行迭代运算，在每一轮中有四个变换过程，轮密钥加、字节替换、行变换和列混合。首先，加密开始时，输入数据被复制到状态组，状态组中的数据和初始密钥进行相加；然后，轮函数根据密钥长度执行Nr-1次的迭代运算，每次的迭代变换均以状态数组和一个轮密钥相加的结果作为输入，然后依次进行字节替换、行变换和列混合的变换；最后一轮的迭代过程与前面的Nr-1轮不同，最后一次的迭代运算，没有列混合的运算。一组数据加密完成后，加密数据text_out为128比特，加密接口把text_out拆成4组32比特的in_tx_data后，写入加密FIFO中。每一组数据加密完成，加密模块都会产生cip_ok信号给加密接口，而当所有的数据加密完成后，加密接口产生加密完成中断信号cip_done。

解密单元的工作流程如图4所示，当接收机成功接收一个信号而rx_ok有效且解密使能时，电路根据接收帧长rx_data_len，通过rx_fifo_read向RX_FIFO中读取接收帧，rx_data为32比特位宽的数据，解密接口按照帧格式提取payload，把4组payload通过移位寄存器按字节顺序组成128比特的数据，作为解密模块的text_in。当解密准备信号aes_vld有效后，解密模块开始工作，读取待解密数据text_in以及解密密钥key。解密工作通过轮函数对待解密数据进行迭代运算，在每一轮中进行轮密钥加、反字节变换、反行变换和反列混合。其中，反字节变换是字节变换的逆运算，反行变换和反列混合分别是行变换和列混合的逆运算。所以如图3所示，解密流程和加密流程类似，解密运算是加密运算的逆过程。当最后一轮的迭代运算完成，则一组数据的解密完成，解密模块产生in_cip_ok信号给解密接口。解密数据text_out为128比特，解密接口把text_out拆成4组32比特的in_rx_data后，写入解密FIFO中。当所有的数据解密完成后，解密接口产生inv_cip_done中断信号。

加密单元如图5所示，主要包括加密密钥扩展电路801、加密多路数据选择器、输出分组寄存器802、加密轮函数分组寄存器803（804以及805）和加密多输入或门等。其中，dcnt通过加密多路数据选择器MUX来实现每一轮迭代的计数功能，4’hD为计数初值；加密密钥扩展电路801完成密钥扩展的功能，key[127:0]为原始密钥，w0_3、w0_2、w0_1和w0_0为每一轮迭代密钥扩展后的输出；字节替换通过查找表sbox来实现，sbox为256*8比特大小的ROM；输出分组寄存器802为最后一轮加密数据输出的数据寄存器，位宽为128比特；加密轮函数分组寄存器为寄存每一轮运算后数据的数据寄存器，位宽为8比特，一共有16组，其中803为第一组、804为第二组、805则为最后一组（中间第3～15组在图中省略没有画出），寄存sa00的数据；此外加密单元共有26个加密多输入或门，主要和寄存器完成移位异或的功能，主要完成列混合的运算。

解密单元如图6所示，主要包括解密密钥扩展电路806、解密多路数据选择器、密钥缓存寄存器807、解密轮函数分组寄存器808（810、811以及812）和反字节变换查找表809等。其中，解密密钥扩展电路806完成解密过程中的密钥扩展，输入为位宽为128比特的原始密钥轮；密钥扩展的输出为4组32比特的分组密钥，密钥缓存寄存器807完成密钥的缓存；解密轮函数分组寄存器808则完成函数运算后sa00的数据寄存，位宽为8比特；反字节变换查找表809为反字节变换查找表inv_sbox，使用ROM的方式实现，大小为256*8比特；解密轮函数分组寄存器810为最后一轮运算后数据的数据寄存器，用于寄存解密数据的输出text_out[127:0]；解密轮函数分组寄存器811以及解密轮函数分组寄存器812为数据寄存器，用来寄存每一轮运算后的数据，一共有16组，位宽8比特，其中811为第一组、812为最后一组（中间第2～15组在图中省略没有画出）；解密计数器kcnt和dcnt分别用来每一轮运算的密钥计数和数据计数，电路中均用多路MUX实现；反列混合电路中用移位寄存和多输入或门来实现异或运算。

加密FIFO和解密FIFO的结构类似，都用同步FIFO来实现。结构图如图7所示，主要通过双端口RAM的方法来实现。其中RAM大小为128字节，因为考虑到ZigBee传输中的最长帧为127字节。位宽为32比特，深度为32。write_pointer电路主要产生写指针，read_pointer电路用来产生读指针。FIFO状态判定电路主要产生满信号full和空信号empty。加密FIFO用来存放已经加密过的数据，因为每次加密完的一组数据均为128bit，所以加密接口模块会将128bit的数据拆分为4组32bit的数据，并依此写入加密FIFO中。发送机进行发送数据时，则依次从加密FIFO中读出数据进行发送。而解密FIFO则用来存放解密完的数据。当接收机接收完数据后，如果解密使能了，解密接口则从接收FIFO中读出数据进行解密操作。解密完以后的数据也同样为128bit，分4组依此存入解密FIFO中。

从具体实施方式可以看出，自存取加解密电路用于ZigBee传输时，可以根据帧的内容自动判断帧是否支持安全机制，根据帧的长度从外部FIFO中取出原始帧并提取payload，组成128比特的待加解密数据流，并通过输入的密钥利用AES算法进行加解密，加解密完成后，电路将加密数据或解密数据重组成适合FIFO存取的数据流，并写入FIFO中。电路省去了软件程序，使得加解密使能的传输中，运行速率和工作效率大大提高。

以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (1)

1.一种应用于短距离传输的自存取加解密电路，其特征在于：包括加密单元和解密单元，所述加密单元包括加密接口、加密模块和加密FIFO，所述解密单元包括解密接口、解密模块和解密FIFO；所述加密接口用于接收外部数据流、变换数据流、产生加密模块控制信号、产生加密FIFO控制信号；所述加密模块用于完成AES-128加密；所述加密FIFO用于存储加密数据；所述解密接口用于接收外部数据流、变换数据流、产生解密模块控制信号、产生解密FIFO控制信号；所述解密模块用于完成AES-128解密；所述解密FIFO用于存储解密数据；

所述加密模块接收从加密接口发送出的一组待加密数据、秘钥和加密有效信号，并根据待加密数据、秘钥和加密有效信号进行AES-128加密，在加密完成后将加密数据反馈给加密接口并接收新的一组待加密数据、秘钥和加密有效信号；所述加密FIFO接收从加密接口发送出的加密数据并存储；所述加密接口产生外部发送FIFO的读信号，每次产生数据流后分组向加密模块产生待加密数据、秘钥和加密有效信号，每组待加密数据加密完成后按照加密FIFO位宽向加密FIFO产生写信号和加密FIFO数据，每次加密完成后产生加密完成中断信号；

所述解密模块接收从解密接口发送出的一组待解密数据、秘钥和解密有效信号，并根据待解密数据、秘钥和解密有效信号进行AES-128解密，在解密完成后将解密数据反馈给解密接口并接收新的一组待解密数据、秘钥和解密有效信号；所述解密FIFO接收从解密接口发送出的解密数据并存储；所述解密接口产生外部接收FIFO的读信号，每次产生数据流后分组向解密模块产生待解密数据、秘钥和解密有效信号，每组待解密数据解密完成后按照解密FIFO位宽向解密FIFO产生写信号和解密FIFO数据，每次解密完成后产生解密完成中断信号；

所述加密接口对于接收的外部数据流，首先解析帧控制域，根据帧控制字和帧长提取有效载荷payload，并将有效载荷payload组成128比特的数据流，作为待加密数据；所述解密接口对于接收的外部数据流，首先解析帧控制域，根据帧控制字和帧长提取有效载荷payload，并将有效载荷payload组成128比特的数据流，作为待解密数据；

所述加密单元包括加密密钥扩展电路、加密多路数据选择器、输出分组寄存器、加密轮函数分组寄存器和加密多输入或门，所述加密多路数据选择器实现加密计数，所述加密多输入或门实现列混合运算；所述解密单元包括解密密钥扩展电路、解密多路数据选择器、密钥缓存寄存器、解密轮函数分组寄存器和解密多输入或门，所述解密多路数据选择器实现解密计数，所述解密多输入或门实现反列混合运算；

所述加密单元的工作过程为：一次加密开始时，外部控制模块初始化使能信号，加密接口开始工作；加密接口使能读信号，从外部发送FIFO中读入数据，并解析帧控制域，根据帧控制字和帧长提取有效载荷payload，并将有效载荷payload组成128比特的数据流，作为待加密数据；加密接口分组向加密模块产生待加密数据、秘钥和加密有效信号，加密模块根据待加密数据、秘钥和加密有效信号进行AES-128加密，在加密完成后将加密数据反馈给加密接口并接收新的一组待加密数据、秘钥和加密有效信号；加密接口将加密完成的数据按照加密FIFO位宽写入加密FIFO；当该次加密完成后，加密接口产生加密完成中断信号；

所述解密单元的工作过程为：一次解密开始时，外部控制模块初始化使能信号，解密接口开始工作；解密接口使能读信号，从外部接收FIFO中读入数据，并解析帧控制域，根据帧控制字和帧长提取有效载荷payload，并将有效载荷payload组成128比特的数据流，作为待解密数据；解密接口分组向解密模块产生待解密数据、秘钥和解密有效信号，解密模块根据待解密数据、秘钥和解密有效信号进行AES-128解密，在解密完成后将解密数据反馈给解密接口并接收新的一组待解密数据、秘钥和解密有效信号；解密接口将解密完成的数据按照解密FIFO位宽写入解密FIFO；当该次解密完成后，解密接口产生解密完成中断信号。