TWI728933B - 混合式多階運算加解密系統、其發送端裝置、以及其接收端裝置 - Google Patents

Abstract

本發明提供一種混合式多階運算加解密系統，包含一發送端裝置、以及一接收端裝置，該發送端裝置包含一資料生成模組、以及一資料加密模組，該資料加密模組自該資料生成模組取得至少一數據封包，經由一三階平行加密器對該數據封包進行加密後輸出一加密序列。該接收端裝置包含一資料目的模組、以及一資料解密模組。該資料解密模組自該發送端裝置取得該加密序列，經由一三階平行解密器對該加密序列進行解密後輸出還原後的該數據封包至該資料目的模組。

Description

混合式多階運算加解密系統、其發送端裝置、以及其接收端裝置

本發明提供一種加解密系統、其發送端裝置、以及其接收端裝置，尤其指一種能切換內部/外部加密金鑰以及加密層級的混合式多階運算加解密系統、其發送端裝置、以及其接收端裝置。

進階加密標準（Advanced Encryption Standard, AES），在密碼學中又稱Rijndael加密法，是美國聯邦政府採用的一種區段加密標準。這個標準用來替代原先的DES，已經被多方分析且廣為全世界所使用。截至2006年，針對AES唯一的成功攻擊是旁道攻擊或社會工程學攻擊。美國國家安全局稽核了所有的參與競選AES的最終入圍者，認為他們均能夠滿足美國政府傳遞非機密檔案的安全需要。

進階加密標準屆今已有過多次破解經歷，AES中128位元密鑰版本有10個加密迴圈，192位元密鑰版本有12個加密迴圈，256位元密鑰版本則有14個加密迴圈。至2006年為止，最著名的攻擊是針對AES的7次加密迴圈的128位元密鑰版本，8次加密迴圈的192位元密鑰版本、和9次加密迴圈的256位元密鑰版本所作的攻擊。隨著硬體設備的效率增加，估計以暴力攻擊法完全破解AES的日子已相去不遠。

此外，隨著硬體設備的持續升級，人工智慧現已足以達到商用化層級的階段。透過硬體設備的處理效能以及人工智慧的強大計算能力，現今廣泛使用的加密標準很有可能經由人工智慧透過大量運算的方式破解。基於上述的原因，有必要針對現有的加密技術進行改良。

為解決上述問題，本發明提供一種混合式多階運算加解密系統，包含一發送端裝置、以及一接收端裝置。該發送端裝置包含一資料生成模組、以及一資料加密模組。該資料加密模組包含一加密金鑰設定器、一加密層級設定器、以及一三階平行加密器，該加密金鑰設定器包括有一內部金鑰加密模式以及一外部金鑰加密模式，該加密金鑰設定器用以選定該內部金鑰加密模式或該外部金鑰加密模式，該加密層級設定器用以選定該加密層級，該資料加密模組自該資料生成模組取得至少一數據封包，該加密金鑰設定器選定該內部金鑰加密模式或該外部金鑰加密模式並依此更新該三階平行加密器的金鑰，該三階平行加密器依據所選定的該加密層級對該數據封包進行加密後輸出一加密序列。該接收端裝置包含一資料目的模組、以及一資料解密模組，該資料解密模組包含一解密金鑰設定器、一解密層級設定器、以及一三階平行解密器，該解密金鑰設定器包括有一內部金鑰解密模式以及一外部金鑰解密模式，該解密金鑰設定器用以選定該內部金鑰解密模式或該外部金鑰解密模式，該解密層級設定器對應該發送端裝置選定的該加密層級選定該解密層級，該資料解密模組自該發送端裝置取得該加密序列，該解密金鑰設定器對應該發送端裝置所選定的該內部金鑰加密模式或該外部金鑰加密模式選定該內部金鑰解密模式或該外部金鑰解密模式並依此更新該三階平行解密器的金鑰，該三階平行解密器依據所選定的該解密層級對該加密序列進行解密後輸出還原後的該數據封包至該資料目的模組。

本發明另提供一種發送端裝置，其發送端裝置包含一資料生成模組、以及一資料加密模組。該資料加密模組包含一加密金鑰設定器、一加密層級設定器、以及一三階平行加密器，該加密金鑰設定器包括有一內部金鑰加密模式以及一外部金鑰加密模式，該加密金鑰設定器用以選定該內部金鑰加密模式或該外部金鑰加密模式，該加密層級設定器用以選定一加密層級，該資料加密模組自該資料生成模組取得至少一數據封包，該加密金鑰設定器選定該內部金鑰加密模式或該外部金鑰加密模式並依此更新該三階平行加密器的金鑰，該三階平行加密器依據所選定的該加密層級對該數據封包進行加密後輸出一加密序列。

本發明另提供一種接收端裝置，其包含一資料目的模組、以及一資料解密模組，該資料解密模組包含一解密金鑰設定器、一解密層級設定器、以及一三階平行解密器，該解密金鑰設定器包括有一內部金鑰解密模式以及一外部金鑰解密模式，該解密金鑰設定器用以選定該內部金鑰解密模式或該外部金鑰解密模式，該解密層級設定器對應一發送端裝置選定的一加密層級選定一解密層級，該資料解密模組自該發送端裝置取得一加密序列，該解密金鑰設定器對應該發送端裝置所選定的該內部金鑰加密模式或該外部金鑰加密模式選定該內部金鑰解密模式或該外部金鑰解密模式並依此更新該三階平行解密器的金鑰，該三階平行解密器依據所選定的該解密層級對該加密序列進行解密後輸出還原後的一數據封包至該資料目的模組。

是以，比起習知技術，本發明可依據需要的加密模式調整金鑰為內部金鑰或外部金鑰、以及依據需求調整加密階層，並且能經由一套硬體實現不同的加密方式。

有關本發明之詳細說明及技術內容，現就配合圖式說明如下。以下針對本發明的其中一較佳實施例進行說明，請參閱「圖1」，為本發明混合式多階運算加解密系統的方塊示意圖，如圖所示：

本實施態樣主要揭示一種混合式多階運算加解密系統100，用於複數個裝置間相互傳輸資料時，對該等裝置所傳輸的資料分別進行加密及解密。該等產生資料或接收資料的裝置係可以為電腦（Computer）、伺服器（Server）、行動裝置（Mobile Device）、物聯網裝置（例如：監視器、電視、雲端硬碟、燈具等）、大量製造設備或機台等，於本發明中不予以限制。於本發明中依據訊號的收發關係將該等裝置定義為作為資料發送源的發送端裝置10、以及對應於該發送端裝置10用以接收該發送端裝置10資料的接收端裝置20。須特別注意的是，本發明並不以發送端裝置10僅執行資料加密功能、接收端裝置20僅執行資料解密功能為限，具體而言，在此所述的發送端裝置10及接收端裝置20一般均同時具有加密及解密的功能，以確保資料於雙向傳輸的過程中以彼此的金鑰進行加密或解密，在此必須先行敘明。

該發送端裝置10及該接收端裝置20之間係可以透過有線或無線網路傳輸資料。於其中一較佳實施態樣中，該發送端裝置10及該接收端裝置20之間係可以透過網際網路（Internet）、區域網路、或於任意有線或無線通訊埠之間傳輸資料，於本發明中不予以限制。為了完成資料加密、解密及傳輸的功能，該發送端裝置10及該接收端裝置20至少應包括處理器（Processor）、儲存單元、通訊單元彼此協同完成相應功能的工作，例如實體線路網卡、無線網卡、藍芽模組（Bluetooth）、紫蜂模組（Zigbee）等，該等訊號的傳輸方式及傳輸介面非屬本發明所欲限制的範圍。

於一實施例中，本發明混合式多階運算加解密系統100中所述的「模組」、「器」、「單元」或其組合及其對應執行的功能，可以由單一晶片或複數個晶片的組合協同執行，該等晶片配置的數量非屬本發明所欲限定的範圍。此外，所述的晶片可以為但不限定於處理器、中央處理器（Central Processing Unit, CPU）、微處理器（Microprocessor）、數位訊號處理器（Digital Signal Processor, DSP）、特殊應用積體電路（Application Specific Integrated Circuits, ASIC） 、可程式化邏輯裝置（Programmable Logic Device, PLD）等可將資訊或訊號做處理、轉換用途或特殊用途的其他類似裝置或這些裝置的組合，於本發明中不予以限制。

於一實施例中，所述的發送端裝置10主要包括資料生成模組12以及資料加密模組14。該資料生成模組12例如可以為快取記憶體（Cache memory）、動態隨機存取記憶體（DRAM）、持續性記憶體（Persistent Memory）用以儲存及管理預備傳送及加密的資料。該資料加密模組14自該資料生成模組12取得至少一數據封包，資料加密模組14可以為執行加密計算處理用的處理器或微處理器，於本發明中不予以限制。最後，資料加密模組14將加密後的數據封包輸出至接收端裝置20，於此定義由資料加密模組14所輸出的加密後的數據封包為加密序列。

於一實施例中，請一併參酌「圖2」，所述的資料加密模組14包含加密金鑰設定器142、加密層級設定器144、以及三階平行加密器146。其中，加密金鑰設定器142的輸出端連接至三階平行加密器146的輸入端，加密層級設定器144的輸出端連接至三階平行加密器146的另一輸入端。所述的加密金鑰設定器142包括有內部金鑰加密模式以及外部金鑰加密模式，該加密金鑰設定器142用以選定該內部金鑰加密模式或該外部金鑰加密模式並依此更新三階平行加密器146的金鑰。所述的加密層級設定器144用以選定三階平行加密器146的加密層級，三階平行加密器146依據所選定的加密層級對該數據封包進行加密後輸出加密序列。

於一實施例中，所述的三階平行加密器146包含依序連接的第一平行串流加密單元1462、第二平行串流加密單元1464、以及第三平行串流加密單元1466。請參酌「圖3」，所述的第一平行串流加密單元1462包含有十六位元加密運算元生成器14621、第一三十二位元加密運算元生成器14622、第一外部加密金鑰輸入器14623、第一內部加密金鑰儲存器14624、以及第一加密邏輯運算器G11。第一外部加密金鑰輸入器14623的輸入端連接至加密金鑰設定器142的輸出端，第一外部加密金鑰輸入器14623的輸出端連接至十六位元加密運算元生成器14621的輸入端與第一三十二位元加密運算元生成器14622的輸入端。第一內部加密金鑰儲存器14624的輸入端連接至加密金鑰設定器142的另一輸出端，第一內部加密金鑰儲存器14624的輸出端連接至十六位元加密運算元生成器14621的另一輸入端與第一三十二位元加密運算元生成器14622的另一輸入端。於外部加密金鑰模式時加密金鑰設定器142啟動第一外部加密金鑰輸入器14623並輸出外部加密金鑰，於內部加密金鑰模式時加密金鑰設定器142啟動第一內部加密金鑰儲存器14624並輸出內部加密金鑰。十六位元加密運算元生成器14621與第一三十二位元加密運算元生成器14622根據外部加密金鑰或內部加密金鑰各別生成第一加密運算元。第一加密邏輯運算器G11的輸入端連接至十六位元加密運算元生成器14621的輸出端、第一加密邏輯運算器G11的另一輸入端連接至第一三十二位元加密運算元生成器14622的輸出端，該等第一加密運算元與數據封包經由第一加密邏輯運算器G11運算並加密獲得一第一加密序列ES1。

於一實施例中，請參酌「圖4」，所述的第二平行串流加密單元1464包含有第二三十二位元加密運算元生成器14641、第一六十四位元加密運算元生成器14642、第二外部加密金鑰輸入器14643、第二內部加密金鑰儲存器14644、以及第二加密邏輯運算器G12。第二外部加密金鑰輸入器14643的輸入端連接至加密金鑰設定器142的輸出端，第二外部加密金鑰輸入器14643的輸出端連接至第二三十二位元加密運算元生成器14641的輸入端與第一六十四位元加密運算元生成器14642的輸入端。第二內部加密金鑰儲存器14644的輸入端連接至加密金鑰設定器142的另一輸出端，第二內部加密金鑰儲存器14644的輸出端連接至第二三十二位元加密運算元生成器14641的另一輸入端與第一六十四位元加密運算元生成器14642的另一輸入端。於外部加密金鑰模式時加密金鑰設定器142啟動第二外部加密金鑰輸入器14643並輸出外部加密金鑰，於內部加密金鑰模式時加密金鑰設定器142啟動第二內部加密金鑰儲存器14644並輸出內部加密金鑰。第二三十二位元加密運算元生成器14641與第一六十四位元加密運算元生成器14642根據外部加密金鑰或內部加密金鑰各別生成第二加密運算元。第二加密邏輯運算器G12的輸入端分別連接至第二三十二位元加密運算元生成器14641的輸出端與第一六十四位元加密運算元生成器14642的輸出端，該等第二加密運算元與第一加密序列ES1經由第二加密邏輯運算器G12運算並加密獲得第二加密序列ES2。

於一實施例中，請參酌「圖5」，所述的第三平行串流加密單元1466包含有第二六十四位元加密運算元生成器14661、一二八位元加密運算元生成器14662、第三外部加密金鑰輸入器14663、第三內部加密金鑰儲存器14664、以及第三加密邏輯運算器G13。（於此定義十六位元加密運算元生成器14621、第一三十二位元加密運算元生成器14622、第二三十二位元加密運算元生成器14641、第一六十四位元加密運算元生成器14642、第二六十四位元加密運算元生成器14661、一二八位元加密運算元生成器14662的上位統稱為「加密運算元生成器」）第三外部加密金鑰輸入器14663的輸入端連接至加密金鑰設定器142的輸出端，第三外部加密金鑰輸入器14663的輸出端連接至第二六十四位元加密運算元生成器14661的輸入端與一二八位元加密運算元生成器14662的輸入端。第三內部加密金鑰儲存器14664的輸入端連接至加密金鑰設定器142的另一輸出端，第三內部加密金鑰儲存器14664的輸出端連接至第二六十四位元加密運算元生成器14661的另一輸入端與一二八位元加密運算元生成器14662的另一輸入端。於外部加密金鑰模式時加密金鑰設定器142啟動第三外部加密金鑰輸入器14663並輸出外部加密金鑰，於內部加密金鑰模式時加密金鑰設定器142啟動第三內部加密金鑰儲存器14664並輸出內部加密金鑰。第二六十四位元加密運算元生成器14661與一二八位元加密運算元生成器14662根據外部加密金鑰或內部加密金鑰各別生成第三加密運算元。第二六十四位元加密運算元生成器14661的輸出端與一二八位元加密運算元生成器14662的輸出端連接至第三加密邏輯運算器G13，該等第三加密運算元與第二加密序列ES2經由第三加密邏輯運算器G13運算並加密獲得一第三加密序列ES3。

於一實施例中，所述的第一外部加密金鑰輸入器14623、第二外部加密金鑰輸入器14643、第三外部加密金鑰輸入器14663分別包含有加密金鑰生成器、以及加密控制器（圖未示）。所述的加密金鑰生成器可以是（但不限定於）密鑰生成器（Key Generator）、隨機數生成器（Random Number Generator, RNG）或偽隨機數生成器（Pseudorandom Number Generator, PRNG）等可以生成各種序列的裝置，於本發明中不予以限制。加密金鑰生成器依據外部金鑰加密模式生成外部加密金鑰。所述的加密控制器可以是（但不限定於）控制器（Controller）或其他能控制訊號輸出的裝置，於本發明中不予以限制。加密控制器依據外部金鑰加密模式輸出外部加密金鑰至加密運算元生成器。於另一實施例中，第一外部加密金鑰輸入器14623、第二外部加密金鑰輸入器14643、第三外部加密金鑰輸入器14663為加密輸入控制器（圖未示），所述的加密輸入控制器包含加密輸入器、以及加密控制器。加密輸入器可以為（但不限定是）輸入裝置（Input Device）、鍵盤（Keyboard）、電腦（Computer）或其他能用於提供資料和控制訊號的裝置，於本發明中不予以限制。加密輸入器用於輸入外部加密金鑰。加密控制器可以為（但不限定於）控制器（Controller）或其他能控制訊號輸出的裝置。所述的加密控制器依據輸入的外部加密金鑰以及外部金鑰加密模式將外部加密金鑰輸出至加密運算元生成器。

於一實施例中，所述的第一內部加密金鑰儲存器14624、第二內部加密金鑰儲存器14644、第三內部加密金鑰儲存器14664可以是（但不限定於）持續性記憶體（Persistent Memory）能用以儲存及管理資料的裝置，於本發明中不予以限制。所述的第一內部加密金鑰儲存器14624、第二內部加密金鑰儲存器14644、第三內部加密金鑰儲存器14664依據內部加密金鑰模式輸出加密運算元生成器的內部加密金鑰。

於一實施例中，請參酌「圖6」，十六位元加密運算元生成器14621、第一三十二位元加密運算元生成器14622、第二三十二位元加密運算元生成器14641、第一六十四位元加密運算元生成器14642、第二六十四位元加密運算元生成器14661、一二八位元加密運算元生成器14662分別包含有加密線性反饋移位暫存器（Linear Feedback Shift Register, LFSR）以及一或複數個生成加密邏輯閘（Logic Gate），該加密線性反饋移位暫存器具有該內部加密金鑰或該外部加密金鑰，該加密線性反饋移位暫存器將該內部加密金鑰或該外部加密金鑰的複數個加密位元抽頭經由該生成加密邏輯閘進行邏輯運算後獲得該加密運算元，該加密運算元將反饋至加密線性反饋移位暫存器的第一位元作為加密金鑰的更新，所述的更新指該加密運算元會輸入至該加密線性反饋移位暫存器的加密金鑰的第一位元，使原先該加密金鑰的第一位元移動至第二位元、原先該加密金鑰的第二位元移動至第三位元，依此類推，原先該加密金鑰的最末位元會被前一位元覆蓋，藉此達到該加密金鑰的更新。所述的十六位元加密運算元生成器14621包含有加密線性反饋移位暫存器14621L（存有十六位元加密金鑰a[1]至a[16] ，a[n]為該十六位元加密金鑰的第n位元）以及生成加密邏輯閘14621G、第一三十二位元加密運算元生成器14622包含有加密線性反饋移位暫存器14622L（存有第一三十二位元加密金鑰b[1]至b[32] ，b[n]為該第一三十二位元加密金鑰的第n位元）以及生成加密邏輯閘14622G、第二三十二位元加密運算元生成器14641包含有加密線性反饋移位暫存器14641L（存有第二三十二位元加密金鑰c[1]至c[32] ，c[n]為該第二三十二位元加密金鑰的第n位元）以及生成加密邏輯閘14641G、第一六十四位元加密運算元生成器14642包含有加密線性反饋移位暫存器14642L（存有第一六十四位元加密金鑰d[1]至d[64] ，d[n]為該第一六十四位元加密金鑰的第n位元）以及生成加密邏輯閘14642G、第二六十四位元加密運算元生成器14661包含有加密線性反饋移位暫存器14661L（存有第二六十四位元加密金鑰e[1]至e[64] ，e[n]為該第二六十四位元加密金鑰的第n位元）以及生成加密邏輯閘14661G、一二八位元加密運算元生成器14662包含有加密線性反饋移位暫存器14662L（存有一二八位元加密金鑰f[1]至f[128] ，f[n]為該一二八位元加密金鑰的第n位元）以及生成加密邏輯閘14662G，其中，十六位元加密金鑰、第一三十二位元加密金鑰、第二三十二位元加密金鑰、第一六十四位元加密金鑰、第二六十四位元加密金鑰、以及一二八位元加密金鑰可以是內部加密金鑰或外部加密金鑰。該加密線性反饋移位暫存器14621L將十六位元加密金鑰的複數個加密位元抽頭經由生成加密邏輯閘14621G進行邏輯運算後獲得加密運算元A1；該加密線性反饋移位暫存器14622L將第一三十二位元加密金鑰的複數個加密位元抽頭經由生成加密邏輯閘14622G進行邏輯運算後獲得加密運算元B1；該加密線性反饋移位暫存器14641L將第二三十二位元加密金鑰的複數個加密位元抽頭經由生成加密邏輯閘14641G進行邏輯運算後獲得加密運算元C1；該加密線性反饋移位暫存器14642L將第一六十四位元加密金鑰的複數個加密位元抽頭經由生成加密邏輯閘14642G進行邏輯運算後獲得加密運算元D1；該加密線性反饋移位暫存器14661L將第二六十四位元加密金鑰的複數個加密位元抽頭經由生成加密邏輯閘14661G進行邏輯運算後獲得加密運算元E1；該加密線性反饋移位暫存器14662L將一二八位元加密金鑰的複數個加密位元抽頭經由生成加密邏輯閘14662G進行邏輯運算後獲得加密運算元F1。於一實施例中，所述的生成加密邏輯閘14621G、14622G、14641G、14642G、14661G、14662G以及邏輯運算皆使用互斥或閘（Exclusive Or, XOR）作為運算。於其他實施例中，所述的生成加密邏輯閘14621G、14622G、14641G、14642G、14661G、14662G以及邏輯運算可以用AND閘、OR閘、其他邏輯閘或複數個邏輯閘的組合實現運算，於本發明中不予以限制。於一實施例中，加密位元抽頭的位元數量為兩個。於其他實施例中，加密位元抽頭的數量可以為偶數個。

於一實施例中，所述的第一加密邏輯運算器G11包含第一加密邏輯運算模組G112、以及第一數據加密邏輯閘G114。第一加密邏輯運算模組G112的輸入端分別連接至十六位元加密運算元生成器14621的輸出端與第一三十二位元加密運算元生成器14622的輸出端，第一加密邏輯運算模組G112接收加密運算元A1 、B1並運算獲得一第一平行加密運算元。第一數據加密邏輯閘G114輸入端分別接收該第一平行加密運算元與該數據封包，第一數據加密邏輯閘G114用以將數據封包經由第一平行加密運算元進行加密並輸出第一加密序列ES1；所述的第二加密邏輯運算器G12包含第二加密邏輯運算模組G122、以及第二數據加密邏輯閘G124。第二加密邏輯運算模組G122的輸入端分別連接至第二三十二位元加密運算元生成器14641的輸出端與第一六十四位元加密運算元生成器14642的輸出端，第二加密邏輯運算模組G122接收加密運算元C1、D1並運算獲得一第二平行加密運算元。第二數據加密邏輯閘G124輸入端分別接收該第二平行加密運算元與該第一加密序列ES1，第二數據加密邏輯閘G124用以將第一加密序列ES1經由第二平行加密運算元進行加密並輸出第二加密序列ES2；所述的第三邏輯運算器G13包含第三加密邏輯運算模組G132、以及第三數據加密邏輯閘G134。第三加密邏輯運算模組G132的輸入端分別連接至第二六十四位元加密運算元生成器14661的輸出端與一二八位元加密運算元生成器14662的輸出端，第三加密邏輯運算模組G132接收加密運算元E1 、F1並運算獲得一第三平行加密運算元。第三數據加密邏輯閘G134輸入端分別接收該第三平行加密運算元與該第二加密序列ES2，第三數據加密邏輯閘G134用以將第二加密序列ES2經由第三平行加密運算元進行加密並輸出第三加密序列ES3。所述的第一加密邏輯運算模組G112、第一數據加密邏輯閘G114、第二加密邏輯運算模組G122、第二數據加密邏輯閘G124、第三加密邏輯運算模組G132、第三數據加密邏輯閘G134為一或複數個邏輯閘（Logic Gate）。所述的邏輯閘皆使用互斥或閘（Exclusive Or, XOR）作為運算。於其他實施例中，所述的邏輯閘可以用AND閘、OR閘、其他邏輯閘或複數個邏輯閘的組合實現運算，於本發明中不予以限制。

於一實施例中，請復參閱「圖1」，所述的接收端裝置20包括資料目的模組22以及資料解密模組24。該資料目的模組22相同可以為快取記憶體（Cache memory）、動態隨機存取記憶體（DRAM）、持續性記憶體（Persistent Memory）用以儲存及管理所接收到的資料。該資料解密模組24係可以為執行解密計算處理用的處理器或微處理器，於本發明中不予以限制。最後，該資料解密模組24用以將所接收到的加密序列ES經由對應內部金鑰加密模式與外部金鑰加密模式的內部金鑰解密模式與外部解鑰加密模式進行解密處理後將還原的原始數據封包輸出至該資料目的模組22以儲存。

於一實施例中，請參酌「圖7」所述的資料解密模組24包含解密金鑰設定器242、解密層級設定器244、以及三階平行解密器246。其中，解密金鑰設定器242的輸出端連接至三階平行解密器246的輸入端，解密層級設定器244連接至三階平行解密器246的另一輸入端。所述的解密金鑰設定器242包括有內部金鑰解密模式以及外部金鑰解密模式，該解密金鑰設定器242用以選定該內部金鑰解密模式或該外部金鑰解密模式並依此更新三階平行解密器246的金鑰，且該內部金鑰解密模式或該外部金鑰解密模式會對應該內部金鑰加密模式或該外部金鑰加密模式，具體而言，內部金鑰解密模式選定的內部解密金鑰會與內部金鑰加密模式選定的內部加密金鑰相同；外部金鑰解密模式選定的外部解密金鑰會與外部金鑰加密模式選定的外部加密金鑰相同。所述的解密層級設定器244用以選定三階平行解密器246的解密層級，三階平行解密器246依據所選定的解密層級對該加密序列ES進行解密後輸出還原後的數據封包。

於一實施例中，所述的三階平行解密器246包含依序連接的第一平行串流解密單元2462、第二平行串流解密單元2464、以及第三平行串流解密單元2466。請參酌「圖8」，所述的第一平行串流解密單元2462包含有十六位元解密運算元生成器24621、第一三十二位元解密運算元生成器24622、第一外部解密金鑰輸入器24623、第一內部解密金鑰儲存器24624、以及第一解密邏輯運算器G21。第一外部解密金鑰輸入器24623的輸入端連接至解密金鑰設定器242的輸出端，第一外部解密金鑰輸入器24623的輸出端連接至十六位元解密運算元生成器24621的輸入端與第一三十二位元解密運算元生成器24622的輸入端。第一內部解密金鑰儲存器24624的輸入端連接至解密金鑰設定器242的另一輸出端，第一內部解密金鑰儲存器24624的輸出端連接至十六位元解密運算元生成器24621的另一輸入端與第一三十二位元解密運算元生成器24622的另一輸入端。於外部解密金鑰模式時解密金鑰設定器242啟動第一外部解密金鑰輸入器24623並輸出外部解密金鑰，於內部解密金鑰模式時解密金鑰設定器242啟動第一內部解密金鑰儲存器24624並輸出內部解密金鑰。十六位元解密運算元生成器24621與第一三十二位元解密運算元生成器24622根據外部解密金鑰或內部解密金鑰各別生成第一解密運算元。第一解密邏輯運算器G21的輸入端分別連接至十六位元解密運算元生成器24621的輸出端與第一三十二位元解密運算元生成器24622的輸出端，該等第一解密運算元與加密序列ES（或第一加密序列ES1）經由第一解密邏輯運算器G21運算並解密獲得還原的數據封包。

於一實施例中，請參酌「圖9」，所述的第二平行串流解密單元2464包含有第二三十二位元解密運算元生成器24641、第一六十四位元解密運算元生成器24642、第二外部解密金鑰輸入器24643、第二內部解密金鑰儲存器24644、以及第二解密邏輯運算器G22。第二外部解密金鑰輸入器24643的輸入端連接至解密金鑰設定器242的輸出端，第二外部解密金鑰輸入器24643的輸出端連接至第二三十二位元解密運算元生成器24641的輸入端與第一六十四位元解密運算元生成器24642的輸入端。第二內部解密金鑰儲存器24644的輸入端連接至解密金鑰設定器242的另一輸出端，第二內部解密金鑰儲存器24644的輸出端連接至第二三十二位元解密運算元生成器24641的另一輸入端與第一六十四位元解密運算元生成器24642的另一輸入端。於外部解密金鑰模式時解密金鑰設定器242啟動第二外部解密金鑰輸入器24643並輸出外部解密金鑰，於內部解密金鑰模式時解密金鑰設定器242啟動第二內部解密金鑰儲存器24644並輸出內部解密金鑰。第二三十二位元解密運算元生成器24641與第一六十四位元解密運算元生成器24642根據外部解密金鑰或內部解密金鑰各別生成第二解密運算元。第二解密邏輯運算G22的輸入端分別連接至第二三十二位元解密運算元生成器24641的輸出端與第一六十四位元解密運算元生成器24642的輸出端，該等第二解密運算元與第二加密序列ES2經由第二解密邏輯運算器G22運算並解密獲得一第一加密序列ES1。

於一實施例中，請參酌「圖10」，所述的第三平行串流解密單元2466包含有第二六十四位元解密運算元生成器24661、一二八位元解密運算元生成器24662、第三外部解密金鑰輸入器24663、第三內部解密金鑰儲存器24664、以及第三解密邏輯運算器G23。（於此定義十六位元解密運算元生成器24621、第一三十二位元解密運算元生成器24622、第二三十二位元解密運算元生成器24641、第一六十四位元解密運算元生成器24642、第二六十四位元解密運算元生成器24661、一二八位元解密運算元生成器24662的上位統稱為「解密運算元生成器」）第三外部解密金鑰輸入器24663的輸入端連接至解密金鑰設定器242的輸出端，第三外部解密金鑰輸入器24663的輸出端連接至第二六十四位元解密運算元生成器24661的輸入端與一二八位元解密運算元生成器24662的輸入端。第三內部解密金鑰儲存器24664的輸入端連接至解密金鑰設定器242的另一輸出端，第三內部解密金鑰儲存器24664的輸出端連接至第二六十四位元解密運算元生成器24661的另一輸入端與一二八位元解密運算元生成器24662的另一輸入端。於外部解密金鑰模式時解密金鑰設定器242啟動第三外部解密金鑰輸入器24663並輸出外部解密金鑰，於內部解密金鑰模式時解密金鑰設定器242啟動第三內部解密金鑰儲存器24664並輸出內部解密金鑰。第二六十四位元解密運算元生成器24661與一二八位元解密運算元生成器24662根據外部解密金鑰或內部解密金鑰各別生成第三解密運算元。第三解密邏輯運算器G23的輸入端分別連接至第二六十四位元解密運算元生成器24661的輸出端與一二八位元解密運算元生成器24662的輸出端，該等第三解密運算元與第三加密序列ES3經由第三解密邏輯運算器G23運算並解密獲得一第二加密序列ES2。

於一實施例中，所述的第一外部解密金鑰輸入器24623、第二外部解密金鑰輸入器24643、第三外部解密金鑰輸入器24663分別包含有解密金鑰生成器、以及解密控制器（圖未示）。所述的解密金鑰生成器可以是（但不限定於）密鑰生成器（Key Generator）、隨機數生成器（Random Number Generator, RNG）或偽隨機數生成器（Pseudorandom Number Generator, PRNG）等可以生成各種序列的裝置，於本發明中不予以限制。解密金鑰生成器依據外部金鑰解密模式生成外部解密金鑰。所述的解密控制器可以是（但不限定於）控制器（Controller）或其他能控制訊號輸出的裝置，於本發明中不予以限制。解密控制器依據外部金鑰解密模式輸出外部解密金鑰至解密運算元生成器。於另一實施例中，第一外部解密金鑰輸入器24623、第二外部解密金鑰輸入器24643、第三外部解密金鑰輸入器24663為解密輸入控制器（圖未示），所述的解密輸入控制器包含解密輸入器、以及解密控制器。解密輸入器可以為（但不限定是）輸入裝置（Input Device）、鍵盤（Keyboard）、電腦（Computer）或其他能用於提供資料和控制訊號的裝置，於本發明中不予以限制。解密輸入器用於輸入外部解密金鑰。解密控制器可以為（但不限定於）控制器（Controller）或其他能控制訊號輸出的裝置。所述的解密控制器依據輸入的外部解密金鑰以及外部金鑰解密模式將外部解密金鑰輸出至解密運算元生成器。

於一實施例中，所述的第一內部解密金鑰儲存器24624、第二內部解密金鑰儲存器24644、第三內部解密金鑰儲存器24664可以是（但不限定）於持續性記憶體（Persistent Memory）等能用以儲存及管理資料的裝置，於本發明中不予以限制。所述的第一內部解密金鑰儲存器24624、第二內部解密金鑰儲存器24644、第三內部解密金鑰儲存器24664依據內部解密金鑰模式輸出解密運算元生成器的內部解密金鑰。

於一實施例中，請參酌「圖11」，十六位元解密運算元生成器24621、第一三十二位元解密運算元生成器24622、第二三十二位元解密運算元生成器24641、第一六十四位元解密運算元生成器24642、第二六十四位元解密運算元生成器24661、一二八位元解密運算元生成器24662分別包含有解密線性反饋移位暫存器（Linear Feedback Shift Register, LFSR）以及一或複數個生成解密邏輯閘（Logic Gate），該解密線性反饋移位暫存器具有該內部解密金鑰或該外部解密金鑰，該解密線性反饋移位暫存器將該內部解密金鑰或該外部解密金鑰的複數個解密位元抽頭經由該生成解密邏輯閘進行邏輯運算後獲得該解密運算元，該解密運算元將反饋至解密線性反饋移位暫存器的第一位元作為解密金鑰的更新，所述的更新指該解密運算元會輸入至該解密線性反饋移位暫存器的解密金鑰的第一位元，使原先該解密金鑰的第一位元移動至第二位元、原先該解密金鑰的第二位元移動至第三位元，依此類推，原先該解密金鑰的最末位元會被前一位元覆蓋，藉此達到該解密金鑰的更新。所述的十六位元解密運算元生成器24621包含有解密線性反饋移位暫存器24621L（存有與十六位元加密金鑰a[1]至a[16]相同的十六位元解密金鑰，於此標號相同於十六位元加密金鑰）以及生成解密邏輯閘24621G、第一三十二位元解密運算元生成器24622包含有解密線性反饋移位暫存器24622L（存有與第一三十二位元加密金鑰b[1]至b[32]相同的第一三十二位元解密金鑰，於此標號相同於第一三十二位元加密金鑰）以及生成解密邏輯閘24622G、第二三十二位元解密運算元生成器24641包含有解密線性反饋移位暫存器24641L（存有與第二三十二位元加密金鑰c[1]至c[32]相同的第二三十二位元解密金鑰，於此標號相同於第二三十二位元加密金鑰）以及生成解密邏輯閘24641G、第一六十四位元解密運算元生成器24642包含有解密線性反饋移位暫存器24642L（存有與第一六十四位元加密金鑰d[1]至d[64]相同的第一六十四位元解密金鑰，於此標號相同於第一六十四位元加密金鑰）以及生成解密邏輯閘24642G、第二六十四位元解密運算元生成器24661包含有解密線性反饋移位暫存器24661L（存有與第二六十四位元加密金鑰e[1]至e[64]相同的第二六十四位元解密金鑰，於此標號相同於第二六十四位元加密金鑰）以及生成解密邏輯閘24661G、一二八位元解密運算元生成器24662包含有解密線性反饋移位暫存器24662L（存有與一二八位元加密金鑰f[1]至f[128]相同的一二八位元解密金鑰，於此標號相同於一二八位元加密金鑰）以及生成解密邏輯閘24662G，其中，十六位元解密金鑰、第一三十二位元解密金鑰、第二三十二位元解密金鑰、第一六十四位元解密金鑰、第二六十四位元解密金鑰、以及一二八位元解密金鑰可以是內部解密金鑰或外部解密金鑰。該解密線性反饋移位暫存器24621L將十六位元解密金鑰的複數個解密位元抽頭經由生成解密邏輯閘24621G進行邏輯運算後獲得解密運算元A2；該解密線性反饋移位暫存器24622L將第一三十二位元解密金鑰的複數個解密位元抽頭經由生成解密邏輯閘24622G進行邏輯運算後獲得解密運算元B2；該解密線性反饋移位暫存器24641L將第二三十二位元解密金鑰的複數個解密位元抽頭經由生成解密邏輯閘24641G進行邏輯運算後獲得解密運算元C2；該解密線性反饋移位暫存器24642L將第一六十四位元解密金鑰的複數個解密位元抽頭經由生成解密邏輯閘24642G進行邏輯運算後獲得解密運算元D2；該解密線性反饋移位暫存器24661L將第二六十四位元解密金鑰的複數個解密位元抽頭經由生成解密邏輯閘24661G進行邏輯運算後獲得解密運算元E2；該解密線性反饋移位暫存器24662L將一二八位元解密金鑰的複數個解密位元抽頭經由生成解密邏輯閘24662G進行邏輯運算後獲得解密運算元F2。原則上，所述的三階平行解密器246中的生成解密邏輯閘24621G、24622G、24641G、24642G、24661G、24662G必須與三階平行加密器146執行反向邏輯運算（例如三階平行加密器146為AND，則三階平行解密器246為NAND）。於一實施例中，解密位元抽頭的位元數量為兩個。於其他實施例中，解密位元抽頭的數量可以為偶數個。

於一實施例中，所述的第一解密邏輯運算器G21包含第一解密邏輯運算模組G212、以及第一數據解密邏輯閘G214。第一解密邏輯運算模組G212的輸入端分別連接至十六位元解密運算元生成器24621的輸出端與第一三十二位元解密運算元生成器24622的輸出端，第一解密邏輯運算模組G212接收解密運算元A2、B2並運算獲得一第一平行解密運算元。第一數據解密邏輯閘G214輸入端分別接收該第一平行解密運算元與該加密序列ES或第一加密序列ES1，第一數據解密邏輯閘G214用以將加密序列ES或第一加密序列ES1經由第一平行解密運算元進行解密並輸出還原後的數據封包；所述的第二解密邏輯運算器G22包含第二解密邏輯運算模組G222、以及第二數據解密邏輯閘G224。第二解密邏輯運算模組G22的輸入端分別連接至第二三十二位元解密運算元生成器24641的輸出端與第一六十四位元解密運算元生成器24642的輸出端，第二解密邏輯運算模組G222接收解密運算元C2、D2並運算獲得一第二平行解密運算元。第二數據解密邏輯閘G224輸入端分別接收該第二平行解密運算元與該第二加密序列ES2，第二數據解密邏輯閘G224用以將第二加密序列ES2經由第二平行解密運算元進行解密並輸出第一加密序列ES1；所述的第三邏輯運算器G23包含第三解密邏輯運算模組G232、以及第三數據解密邏輯閘G234。第三解密邏輯運算模組G232的輸入端分別連接至第二六十四位元解密運算元生成器24661的輸出端、一二八位元解密運算元生成器24662的輸出端，第三解密邏輯運算模組G232接收解密運算元E2、F2並運算獲得一第三平行解密運算元。第三數據解密邏輯閘G234輸入端分別接收該第三平行解密運算元與該第三加密序列ES3，第三數據解密邏輯閘G234用以將第三加密序列ES3經由第三平行解密運算元進行解密並輸出第二加密序列ES2。原則上，所述的第一解密邏輯運算模組G212、第一數據解密邏輯閘G214、第二解密邏輯運算模組G222、第二數據解密邏輯閘G224、第三解密邏輯運算模組G232、第三數據解密邏輯閘G234必須與三階層平行加密器146執行反向邏輯運算（例如三階平行加密器146為AND，則三階平行解密器246為NAND）。

以上針對本發明硬體架構的一具體實施例進行說明，有關於本發明的工作程式將於下面進行更進一步的說明，請參閱「圖12」，為本發明混合式多階運算加解密系統的流程示意圖：

於進行數據傳輸前，加密金鑰設定器142與解密金鑰設定器242將依據用戶設定/自動配置去設定相同的外部金鑰加/解密模式、內部金鑰加/解密模式。例如：當加密金鑰設定器142選定三階平行加密器146中十六位元加密運算元生成器14621為外部金鑰加密模式、第一三十二位元加密運算元生成器14622為外部金鑰加密模式、第二三十二位元加密運算元生成器14641為外部金鑰加密模式、第一六十四位元加密運算元生成器14642為外部金鑰加密模式、第二六十四位元加密運算元生成器14661為內部金鑰加密模式、一二八位元加密運算元生成器14662為內部金鑰加密模式時（設定四個外部金鑰加密模式與兩個內部金鑰加密模式），解密金鑰設定器242選定三階平行解密器246中十六位元解密運算元生成器24621為外部金鑰解密模式、第一三十二位元解密運算元生成器24622為外部金鑰解密模式、第二三十二位元解密運算元生成器24641為外部金鑰解密模式、第一六十四位元解密運算元生成器24642為外部金鑰解密模式、第二六十四位元解密運算元生成器24661為內部金鑰解密模式、一二八位元解密運算元生成器24662為內部金鑰解密模式時（設定四個外部金鑰解密模式與兩個內部金鑰解密模式）。

具體而言，該等加密運算元生成器可以是外部金鑰加密模式與內部金鑰加密模式的各種排列組合；解密運算元生成器可以是搭配加密運算元生成器的外部金鑰解密模式與內部金鑰解密模式的各種排列組合，具體而言，加密運算元生成器任一個或複數個皆可依據前述的排列組成設定成外部加密金鑰模式或內部加密金鑰模式；解密運算元生成器任一個或複數個皆可依據解密運算元生成器的搭配設定成外部解密金鑰模式或內部解密金鑰模式，前述的各種排列組合與變化非屬本發明所欲限制的範圍（例如：設定兩個外部金鑰加密模式與四個內部金鑰加密模式時會對應設定兩個外部金鑰解密模式與四個內部金鑰解密模式、一個外部金鑰加密模式與五個內部金鑰加密模式時會對應設定一個外部金鑰解密模式與五個內部金鑰解密模式、五個外部金鑰加密模式與一個內部金鑰加密模式時會對應設定五個外部金鑰解密模式與一個內部金鑰解密模式、六個外部金鑰加密模式時會對應設定六個外部金鑰解密模式、六個內部金鑰加密模式時會對應設定六個內部金鑰解密模式。

同樣地，於進行數據傳輸前，加密層級設定器144與解密層級設定器244將依據用戶設定/自動配置去設定相同的加密/解密層級（例如：當加密層級設定器144選定三階平行加密器146加密層級為三階時，解密層級設定器244將選定三階平行解密器246解密層級為三階），先行敘明於此。

首先，於發送端裝置10中，數據封包由資料生成模組12輸出至資料加密模組14（步驟S201）。

數據封包由資料加密模組14的三階平行加密器146接收並依照加密金鑰設定器142、以及加密層級設定器144所設定的外部金鑰加密模式或內部金鑰加密模式、以及加密層級對該數據封包進行加密（步驟S202）。

加密後的數據封包由該三階平行加密器146輸出加密序列ES至接收端裝置20（步驟S203）。

加密序列ES經由資料解密模組24中的三階平行解密器246依照解密金鑰設定器242、以及解密層級設定器244所設定的外部金鑰解密模式或內部金鑰解密模式、以及解密層級對該加密序列進行解密（步驟S204）。

解密後的加密序列ES由該三階平行解密器246輸出還原數據封包至資料目的模組22儲存（步驟S205）。

以下具體列舉一實施例，所述的三階平行加密器146包含依序連接的第一平行串流加密單元1462、第二平行串流加密單元1464、以及第三平行串流加密單元1466、以及三階平行解密器246包含依序連接的第一平行串流解密單元2462、第二平行串流解密單元2464、以及第三平行串流解密單元2466的情況下，請參酌「圖13」、「圖14」，為本發明三階平行加密器146的加密流程示意圖與三階平行解密器246的解密流程示意圖。

前述步驟S202依據加密層級可以由步驟S2021-S2023之中的一或複數個步驟替換，且該複數個步驟必須依序存在（例如：第二階加密層級的情況下，步驟S202需替換成對應的步驟S2022，此時步驟S2021也必須一併納入，因此，步驟S202在第二階加密層級的情況下能替換成步驟S2021-S2022）；步驟S204依據解密層級可以由步驟S2041-S2043之中的一或複數個步驟替換，且該複數個步驟必須反向依序存在（例如：在第二階層解密層級的情況下，步驟S204需替換成對應的步驟S2042，此時步驟S2043也必須一併納入，因此，步驟S204能替換成步驟S2042-S2043），先前已描述過的步驟內容將不再贅述，先行敘明於此。

於此實施例中，三階平行加密器146所述的邏輯運算皆為XOR；三階平行解密器246所述的邏輯運算都為XOR（對應五階加密器的邏輯運算）。於其他實施例中，前述的邏輯運算可以由AND、NAND等其他邏輯運算，於本發明中不予以限制；於此實施例中，加密線性反饋移位暫存器所選用的複數個加密位元抽頭、與解密反饋移位暫存器所選用的複數個解密位元抽頭及數量僅為一實施例，該加密/解密位元抽頭能根據實際需求進行不同的選擇、數量變化（例如：選擇第一位元、第七位元做為加密/解密位元抽頭；選擇第四位元、第五位元、第六位元、第八位元做為加密/解密位元抽頭；於位元數更多的情況下可以選擇第二位元、第三十七位元等），該加密/解密位元抽頭的選擇非屬本發明所欲限制的範圍。前述的解密位元抽頭將對應加密位元抽頭進行選擇，以搭配進行解密。於本實施例中，十六位元加密運算元生成器14621、第一三十二位元加密運算元生成器14622、第二三十二位元加密運算元生成器14641、第一六十四位元加密運算元生成器14642、第二六十四位元加密運算元生成器14661、一二八位元加密運算元生成器14662的該加密位元抽頭數量為兩個；十六位元解密運算元生成器24621、第一三十二位元解密運算元生成器24622、第二三十二位元解密運算元生成器24641、第一六十四位元解密運算元生成器24642、第二六十四位元解密運算元生成器24661、一二八位元解密運算元生成器24662的該解密位元抽頭數量為兩個，先行敘明於此。於一實施例中，前述的加密位元抽頭與解密位元抽頭的位元數量為偶數個。

以下說明步驟S2021-S2023，請一併參酌「圖6」、「圖13」。數據封包由第一平行串流加密單元1462接收並加密後輸出（步驟S2021）。於一實施例中，第一平行串流加密單元1462中的十六位元加密運算元生成器14621擷取第二位元a[2]與第十五位元a[15]進行邏輯運算後取得加密運算元A1、第一三十二位元加密運算元生成器14622取第二位元b[2]與第三十一位元b[31]進行邏輯運算後取得加密運算元B1，加密運算元A1與加密運算元B1經由第一加密邏輯運算模組G112進行運算取得第一平行加密運算元，該第一平行加密運算元經由第一數據解密邏輯閘G114運算加密並輸出；當加密層級設定器144設定為二階以上的加密時，此時第一平行串流加密單元1462輸出的第一加密序列ES1會輸出至第二串流加密單元1464；當加密層級設定器144設定為一階加密時，此時第一平行串流加密單元1462輸出的第一加密序列ES1會輸出至接收端裝置20。

第一加密序列ES1由第二平行串流加密單元1464接收並加密後輸出（步驟S2022）。於一實施例中，第二平行串流加密單元1464中的第二三十二位元加密運算元生成器14641擷取第二位元c[2]與三十二位元c[32]進行邏輯運算後取得加密運算元C1、第一六十四位元加密運算元生成器14642取第一位元d[1]與第六十四位元d[64]進行邏輯運算後取得加密運算元D1，加密運算元C1與加密運算元D1經由第二解密邏輯運算模組G122進行運算取得第二平行加密運算元，該第二平行加密運算元經由第二數據解密邏輯閘G124運算加密並輸出；當加密層級設定器144設定為三階以上的加密時，此時第二平行串流加密單元1464輸出的第二加密序列ES2會輸出至第三平行串流加密單元1466；當加密層級設定器144設定為二階時，此時第二平行串流加密單元1464輸出的第二加密序列ES2會輸出至接收端裝置20。

第二加密序列ES2由第三平行串流加密單元1466接收並加密後輸出（步驟S2022）。於一實施例中，第三平行串流加密單元1466中的第二六十四位元加密運算元生成器14661擷取第二位元e[2]與第六十三位元e[63]進行邏輯運算後取得加密運算元E1、一二八位元加密運算元生成器14662取第一位元f[1]與第一二七位元f[127]進行邏輯運算後取得加密運算元F1，加密運算元E1與加密運算元F1經由第三解密邏輯運算模組G232進行運算取得第三平行加密運算元，該第三平行加密運算元經由第三數據解密邏輯閘G234運算加密並輸出；加密層級設定器144設定為三階時，此時第三平行串流加密單元1466輸出的第三加密序列ES3會輸出至接收端裝置20。

以下說明步驟S2041-S2043，請一併參酌「圖11」、「圖14」。第三加密序列ES3由第三平行串流解密單元2466接收並解密後輸出（步驟S2041）。於一實施例中，第三平行串流解密單元2466中的第二六十四位元解密運算元生成器24661擷取第二位元e[2]與第六十三位元e[63]進行邏輯運算後取得解密運算元E2、一二八位元解密運算元生成器24662取第一位元f[1]與第一二七位元f[127]進行邏輯運算後取得解密運算元F2，解密運算元E2與解密運算元F2經由第三解密邏輯運算模組G232進行運算取得第三平行解密運算元，該第三平行解密運算元與第三加密序列ES3經由第三數據解密邏輯閘G234運算解密並輸出；解密層級設定器244設定為三階時，第三平行串流解密單元2466輸出的第二加密序列ES2會輸出至第二平行串流解密單元2464。

第二加密序列ES2經由第二平行串流解密單元2464接收並解密後輸出（步驟S2042）。第二平行串流解密單元2464中的第一三十二位元解密運算元生成器24641擷取第二位元c[2]與三十二位元c[32]進行邏輯運算後取得解密運算元C1、第一六十四位元解密運算元生成器24642取第一位元d[1]與第六十四位元d[64]進行邏輯運算後取得解密運算元D1，解密運算元C1與解密運算元D1經由第二解密邏輯運算模組G222進行運算取得第二平行解密運算元，該第二平行解密運算元經由第二數據解密邏輯閘G224運算解密並輸出；當解密層級設定器244設定為二階以上的解密時，此時第二平行串流解密單元2464輸出的第一加密序列ES1會輸出至第一平行串流解密單元2462。

第一加密序列ES1經由第一平行串流解密單元2462接收並解密後輸出（步驟S2043）。於一實施例中，第一平行串流解密單元2462中的十六位元解密運算元生成器24621擷取第二位元a[2]與第十五位元a[15]進行邏輯運算後取得解密運算元A2、第一三十二位元解密運算元生成器24622取第二位元b[2]與第三十一位元b[31]進行邏輯運算後取得解密運算元B2，解密運算元A2與解密運算元B2經由第一解密邏輯運算模組G212進行運算取得第一平行解密運算元，該第一平行解密運算元經由第一數據解密邏輯閘G214運算解密並輸出；此時第一平行串流解密單元2462輸出的為還原的數據封包。

比起習知技術，本發明可依據需要的加密模式調整金鑰為內部金鑰或外部金鑰、以及依據需求調整加密階層，並且能經由一套硬體實現不同的加密方式。

以上已將本發明做一詳細說明，惟，以上所述者，僅為本發明之一較佳實施例而已，當不能以此限定本發明實施之範圍，即凡依本發明申請專利範圍所作之均等變化與修飾，皆應仍屬本發明之專利涵蓋範圍內。

100:混合式多階運算加解密系統 10:發送端裝置 12:資料生成模組 14:資料加密模組 142:加密金鑰設定器 144:加密層級設定器 146:三階平行加密器 1462:第一平行串流加密單元 14621:十六位元加密運算元生成器 14621L:加密線性反饋移位暫存器 14621G:生成加密邏輯閘 14622:第一三十二位元加密運算元生成器 14622L:加密線性反饋移位暫存器 14622G:生成加密邏輯閘 14623:第一外部加密金鑰輸入器 14624:第一內部加密金鑰儲存器 G11:第一加密邏輯運算器 G112:第一加密邏輯運算模組 G114:第一數據加密邏輯閘 1464:第二平行串流加密單元 14641:第二三十二位元加密運算元生成器 14641L:加密線性反饋移位暫存器 14641G:生成加密邏輯閘 14642:第一六十四位元加密運算元生成器 14642L:加密線性反饋移位暫存器 14642G:生成加密邏輯閘 14643:第二外部加密金鑰輸入器 14644:第二內部加密金鑰儲存器 G12:第二加密邏輯運算器 G122:第二加密邏輯運算模組 G124:第二數據加密邏輯閘 1466:第三平行串流加密單元 14661:第二六十四位元加密運算元生成器 14661L:加密線性反饋移位暫存器 14661G:生成加密邏輯閘 14662:一二八位元加密運算元生成器 14662L:加密線性反饋移位暫存器 14662G:生成加密邏輯閘 14663:第三外部加密金鑰輸入器 14664:第三內部加密金鑰儲存器 G13:第三加密邏輯運算器 G132:第三加密邏輯運算模組 G134:第三數據加密邏輯閘 242:解密金鑰設定器 244:解密層級設定器 246:三階平行解密器 2462:第一平行串流解密單元 24621:十六位元解密運算元生成器 24621L:解密線性反饋移位暫存器 24621G:生成解密邏輯閘 24622:第一三十二位元解密運算元生成器 24622L:解密線性反饋移位暫存器 24622G:生成解密邏輯閘 24623:第一外部解密金鑰輸入器 24624:第一內部解密金鑰儲存器 G21:第一解密邏輯運算器 G212:第一解密邏輯運算模組 G224:第一數據解密邏輯閘 2464:第二平行串流解密單元 24641:第二三十二位元解密運算元生成器 24641L:解密線性反饋移位暫存器 24641G:生成解密邏輯閘 24642:第一六十四位元解密運算元生成器 24642L:解密線性反饋移位暫存器 24642G:生成解密邏輯閘 24643:第二外部解密金鑰輸入器 24644:第二內部解密金鑰儲存器 G22:第二解密邏輯運算器 G222:第二解密邏輯運算模組 G224:第二數據解密邏輯閘 2466:第三平行串流解密單元 24661:第二六十四位元解密運算元生成器 24661L:解密線性反饋移位暫存器 24661G:生成解密邏輯閘 24662:一二八位元解密運算元生成器 24662L:解密線性反饋移位暫存器 24662G:生成解密邏輯閘 24663:第三外部解密金鑰輸入器 24664:第三內部解密金鑰儲存器 G23:第三解密邏輯運算器 G232:第三解密邏輯運算模組 G234:第三數據解密邏輯閘 ES:加密序列 ES1:第一加密序列 ES2:第二加密序列 ES3:第三加密序列 A1:加密運算元 B1:加密運算元 C1:加密運算元 D1:加密運算元 E1:加密運算元 F1:加密運算元 A2:解密運算元 B2:解密運算元 C2:解密運算元 D2:解密運算元 E2:解密運算元 F2:解密運算元 S201-S205:步驟 S2021-S2023:步驟 S2041-S2043:步驟

圖1，本發明混合式多階運算加解密系統的方塊示意圖。

圖2，本發明資料加密模組的方塊示意圖。

圖3，本發明第一平行串流加密單元的方塊示意圖。

圖4，本發明第二平行串流加密單元的方塊示意圖。

圖5，本發明第三平行串流加密單元的方塊示意圖。

圖6，本發明三階平行加密器的邏輯運算示意圖。

圖7，本發明資料解密模組的方塊示意圖。

圖8，本發明第一平行串流解密單元的方塊示意圖。

圖9，本發明第二平行串流解密單元的方塊示意圖。

圖10，本發明第三平行串流解密單元的方塊示意圖。

圖11，本發明三階平行解密器的邏輯運算示意圖。

圖12，本發明混合式多階運算加解密系統的流程示意圖。

圖13，本發明三階平行加密器的流程示意圖。

圖14，本發明三階平行解密器的流程示意圖。

100:混合式多階運算加解密系統

10:發送端裝置

12:資料生成模組

14:資料加密模組

20:接收端裝置

22:資料目的模組

24:資料解密模組

Claims (18)

1. 一種混合式多階運算加解密系統，包含： 一發送端裝置，包含一資料生成模組、以及一資料加密模組，該資料加密模組包含一加密金鑰設定器、一加密層級設定器、以及一三階平行加密器，該加密金鑰設定器包括有一內部金鑰加密模式以及一外部金鑰加密模式，該加密金鑰設定器用以選定該內部金鑰加密模式或該外部金鑰加密模式，該加密層級設定器用以選定一加密層級，該資料加密模組自該資料生成模組取得至少一數據封包，該加密金鑰設定器選定該內部金鑰加密模式或該外部金鑰加密模式並依此更新該三階平行加密器的金鑰，該三階平行加密器依據所選定的該加密層級對該數據封包進行加密後輸出一加密序列；以及 一接收端裝置，包含一資料目的模組、以及一資料解密模組，該資料解密模組包含一解密金鑰設定器、一解密層級設定器、以及一三階平行解密器，該解密金鑰設定器包括有一內部金鑰解密模式以及一外部金鑰解密模式，該解密金鑰設定器用以選定該內部金鑰解密模式或該外部金鑰解密模式，該解密層級設定器對應該發送端裝置選定的該加密層級選定該加密層級，該資料解密模組自該發送端裝置取得該加密序列，該解密金鑰設定器對應該發送端裝置所選定的該內部金鑰加密模式或該外部金鑰加密模式選定該內部金鑰解密模式或該外部金鑰解密模式並依此更新該三階平行解密器的金鑰，該三階平行解密器依據所選定的該解密層級對該加密序列進行解密後輸出還原後的該數據封包至該資料目的模組。
2. 如請求項1所述的混合式多階運算加解密系統，其中，該三階平行加密器包含依序連接的一第一平行串流加密單元、一第二平行串流加密單元、以及一第三平行串流加密單元；該三階平行解密器包含依序連接的一第一平行串流解密單元、一第二平行串流解密單元、以及一第三平行串流解密單元。
3. 如請求項2所述的混合式多階運算加解密系統，其中，該第一平行串流加密單元包含有一十六位元加密運算元生成器、一第一三十二位元加密運算元生成器、一第一外部加密金鑰輸入器、一第一內部加密金鑰儲存器、以及一第一加密邏輯運算器，該十六位元加密運算元生成器與該第一三十二位元加密運算生成器依據該第一外部加密金鑰輸入器的第一外部加密金鑰或該第一內部加密金鑰儲存器的第一內部加密金鑰運算生成一第一加密運算元，該等第一加密運算元與該數據封包經由該第一加密邏輯運算器運算並加密獲得一第一加密序列；該第一平行串流解密單元包含有一十六位元解密運算元生成器、一第一三十二位元解密運算元生成器、一第一外部解密金鑰輸入器、一第一內部解密金鑰儲存器、以及一第一解密邏輯運算器，該十六位元解密運算元生成器與該第一三十二位元解密運算生成器依據該第一外部解密金鑰輸入器的第一外部解密金鑰或該第一內部解密金鑰儲存器的第一內部解密金鑰運算生成一第一解密運算元，該等第一解密運算元與該第一加密序列經由該第一解密邏輯運算器運算並解密獲得還原後的該數據封包。
4. 如請求項3所述的混合式多階運算加解密系統，其中，該第二平行串流加密單元包含有一第二三十二位元加密運算元生成器、一第一六十四位元加密運算元生成器、一第二外部加密金鑰輸入器、一第二內部加密金鑰儲存器、以及一第二加密邏輯運算器，該第二三十二位元加密運算元生成器與該第一六十四位元加密運算生成器依據該第二外部加密金鑰輸入器的第二外部加密金鑰或該第二內部加密金鑰儲存器的第二內部加密金鑰運算生成一第二加密運算元，該等第二加密運算元與該第一加密序列經由該第二加密邏輯運算器運算並加密獲得該第二加密序列；該第二平行串流解密單元包含有一第二三十二位元解密運算元生成器、一第一六十四位元解密運算元生成器、一第二外部解密金鑰輸入器、一第二內部解密金鑰儲存器、以及一第二解密邏輯運算器，該第二三十二位元解密運算元生成器與該第一六十四位元解密運算生成器依據該第二外部解密金鑰輸入器的第二外部解密金鑰或該第二內部解密金鑰儲存器的第二內部解密金鑰運算生成一第二解密運算元，該等第二解密運算元與該第二加密序列經由該第二解密邏輯運算器運算並解密獲得該第一加密序列。
5. 如請求項4所述的混合式多階運算加加密系統，其中，該第三平行串流加密單元包含有一第二六十四位元加密運算元生成器、一一二八位元加密運算元生成器、一第三外部加密金鑰輸入器、一第三內部加密金鑰儲存器、以及一第三加密邏輯運算器，該第二六十四位元加密運算元生成器與該一二八位元加密運算生成器依據該第三外部加密金鑰輸入器的第三外部加密金鑰或該第三內部加密金鑰儲存器的第三內部加密金鑰運算生成一第三加密運算元，該等第三加密運算元與該第二加密序列經由該第三加密邏輯運算器運算並加密獲得該第三加密序列；該第三平行串流解密單元包含有一第二六十四位元解密運算元生成器、一一二八位元解密運算元生成器、一第三外部解密金鑰輸入器、一第三內部解密金鑰儲存器、以及一第三解密邏輯運算器，該第二六十四位元解密運算元生成器與該一二八位元解密運算生成器依據該第三外部解密金鑰輸入器的第三外部解密金鑰或該第三內部解密金鑰儲存器的第三內部解密金鑰運算生成一第三解密運算元，該等第三解密運算元與該第三加密序列經由該第三解密邏輯運算器運算並解密獲得該第二加密序列。
6. 如請求項5所述的混合式多階運算加解密系統，其中，該十六位元加密運算元生成器、該第一三十二位元加密運算元生成器、該第二三十二位元加密運算元生成器、該第一六十四位元加密運算生成器、該第二六十四位元加密運算元生成器、以及該一二八位元加密運算生成器分別有一加密線性反饋移位暫存器以及一或複數個生成加密邏輯閘，該生成加密邏輯閘將該加密線性反饋移位暫存器進行抽頭運算獲得該第一加密運算元、第二加密運算元或第三加密運算元；該十六位元解密運算元生成器、該第一三十二位元解密運算元生成器、該第二三十二位元解密運算元生成器、該第一六十四位元解密運算生成器、該第二六十四位元解密運算元生成器、以及該一二八位元解密運算生成器分別有一解密線性反饋移位暫存器以及一或複數個生成解密邏輯閘，該生成解密邏輯閘將該解密線性反饋移位暫存器進行抽頭運算獲得該第一解密運算元、該第二解密運算元或該第三解密運算元。
7. 一發送端裝置，包含： 一資料生成模組；以及 一資料加密模組，該資料加密模組包含一加密金鑰設定器、一加密層級設定器、以及一三階平行加密器，該加密金鑰設定器包括有一內部金鑰加密模式以及一外部金鑰加密模式，該加密金鑰設定器用以選定該內部金鑰加密模式或該外部金鑰加密模式，該加密層級設定器用以選定一加密層級，該資料加密模組自該資料生成模組取得至少一數據封包，該加密金鑰設定器選定該內部金鑰加密模式或該外部金鑰加密模式並依此更新該三階平行加密器的金鑰，該三階平行加密器依據所選定的該加密層級對該數據封包進行加密後輸出一加密序列。
8. 如請求項7所述的發送端裝置，其中，該三階平行加密器包含依序連接的一第一平行串流加密單元、一第二平行串流加密單元、以及一第三平行串流加密單元。
9. 如請求項8所述的發送端裝置，其中，該第一平行串流加密單元包含有一十六位元加密運算元生成器、一第一三十二位元加密運算元生成器、一第一外部加密金鑰輸入器、一第一內部加密金鑰儲存器、以及一第一加密邏輯運算器，該十六位元加密運算元生成器與該第一三十二位元加密運算生成器依據該第一外部加密金鑰輸入器的第一外部加密金鑰或該第一內部加密金鑰儲存器的第一內部加密金鑰運算生成一第一加密運算元，該等第一加密運算元與該數據封包經由該第一加密邏輯運算器運算並加密獲得一第一加密序列。
10. 如請求項9所述的發送端裝置，其中，該第二平行串流加密單元包含有一第二三十二位元加密運算元生成器、一第一六十四位元加密運算元生成器、一第二外部加密金鑰輸入器、一第二內部加密金鑰儲存器、以及一第二加密邏輯運算器，該第二三十二位元加密運算元生成器與該第一六十四位元加密運算生成器依據該第二外部加密金鑰輸入器的第二外部加密金鑰或該第二內部加密金鑰儲存器的第二內部加密金鑰運算生成一第二加密運算元，該等第二加密運算元與該第一加密序列經由該第二加密邏輯運算器運算並加密獲得該第二加密序列。
11. 如請求項10所述的發送端裝置，其中，該第三平行串流加密單元包含有一第二六十四位元加密運算元生成器、一一二八位元加密運算元生成器、一第三外部加密金鑰輸入器、一第三內部加密金鑰儲存器、以及一第三加密邏輯運算器，該第二六十四位元加密運算元生成器與該一二八位元加密運算生成器依據該第三外部加密金鑰輸入器的第三外部加密金鑰或該第三內部加密金鑰儲存器的第三內部加密金鑰運算生成一第三加密運算元，該等第三加密運算元與該第二加密序列經由該第三加密邏輯運算器運算並加密獲得該第三加密序列。
12. 如請求項11所述的發送端裝置，其中，該十六位元加密運算元生成器、該第一三十二位元加密運算元生成器、該第二三十二位元加密運算元生成器、該第一六十四位元加密運算生成器、該第二六十四位元加密運算元生成器、以及該一二八位元加密運算生成器分別有一加密線性反饋移位暫存器以及一或複數個生成加密邏輯閘，該生成加密邏輯閘將該加密線性反饋移位暫存器進行抽頭運算獲得該第一加密運算元、第二加密運算元或第三加密運算元。
13. 一接收端裝置，包含： 一資料目的模組；以及 一資料解密模組，該資料解密模組包含一解密金鑰設定器、一解密層級設定器、以及一三階平行解密器，該解密金鑰設定器包括有一內部金鑰解密模式以及一外部金鑰解密模式，該解密金鑰設定器用以選定該內部金鑰解密模式或該外部金鑰解密模式，該解密層級設定器對應一發送端裝置選定的一加密層級選定一加密層級，該資料解密模組自該發送端裝置取得一加密序列，該解密金鑰設定器對應該發送端裝置所選定的一內部金鑰加密模式或一外部金鑰加密模式選定該內部金鑰解密模式或該外部金鑰解密模式並依此更新該三階平行解密器的金鑰，該三階平行解密器依據所選定的該解密層級對該加密序列進行解密後輸出還原後的一數據封包至該資料目的模組。
14. 如請求項13所述的接收端裝置，其中，該三階平行解密器包含依序連接的一第一平行串流解密單元、一第二平行串流解密單元、以及一第三平行串流解密單元。
15. 如請求項14所述的接收端裝置，其中，該第一平行串流解密單元包含有一十六位元解密運算元生成器、一第一三十二位元解密運算元生成器、一第一外部解密金鑰輸入器、一第一內部解密金鑰儲存器、以及一第一解密邏輯運算器，該十六位元解密運算元生成器與該第一三十二位元解密運算生成器依據該第一外部解密金鑰輸入器的第一外部解密金鑰或該第一內部解密金鑰儲存器的第一內部解密金鑰運算生成一第一解密運算元，該等第一解密運算元與一第一加密序列經由該第一解密邏輯運算器運算並解密獲得還原後的該數據封包。
16. 如請求項15所述的接收端裝置，其中，該第二平行串流解密單元包含有一第二三十二位元解密運算元生成器、一第一六十四位元解密運算元生成器、一第二外部解密金鑰輸入器、一第二內部解密金鑰儲存器、以及一第二解密邏輯運算器，該第二三十二位元解密運算元生成器與該第一六十四位元解密運算生成器依據該第二外部解密金鑰輸入器的第二外部解密金鑰或該第二內部解密金鑰儲存器的第二內部解密金鑰運算生成一第二解密運算元，該等第二解密運算元與一第二加密序列經由該第二解密邏輯運算器運算並解密獲得該第一加密序列。
17. 如請求項16所述的接收端裝置，其中，該第三平行串流解密單元包含有一第二六十四位元解密運算元生成器、一一二八位元解密運算元生成器、一第三外部解密金鑰輸入器、一第三內部解密金鑰儲存器、以及一第三解密邏輯運算器，該第二六十四位元解密運算元生成器與該一二八位元解密運算生成器依據該第三外部解密金鑰輸入器的第三外部解密金鑰或該第三內部解密金鑰儲存器的第三內部解密金鑰運算生成一第三解密運算元，該等第三解密運算元與一第三加密序列經由該第三解密邏輯運算器運算並解密獲得該第二加密序列。
18. 如請求項17所述的接收端裝置，其中，該十六位元解密運算元生成器、該第一三十二位元解密運算元生成器、該第二三十二位元解密運算元生成器、該第一六十四位元解密運算生成器、該第二六十四位元解密運算元生成器、以及該一二八位元解密運算生成器分別有一解密線性反饋移位暫存器以及一或複數個生成解密邏輯閘，該生成解密邏輯閘將該解密線性反饋移位暫存器進行抽頭運算獲得該第一解密運算元、該第二解密運算元或該第三解密運算元。

Images