CN101713893B

CN101713893B - 画素数组

Info

Publication number: CN101713893B
Application number: CN2009103088371A
Authority: CN
Inventors: 张锡明
Original assignee: CPTF Optronics Co Ltd; Chunghwa Picture Tubes Ltd
Priority date: 2009-10-26
Filing date: 2009-10-26
Publication date: 2012-07-04
Anticipated expiration: 2029-10-26
Also published as: CN101713893A

Abstract

本发明涉及一种画素数组，其包括多条第一讯号线、多条第二讯号线、多个开关组件及多个画素单元。第一讯号线及第二讯号线布局于不同的膜层上，画素单元透过开关组件耦接至第一讯号线及第二讯号线。每一画素单元包括一共享电极线，其中在第i列的每一画素单元中，共享电极线具有彼此连接但布局于不同的膜层上的至少一第一线段及至少一第二线段，且第(i-1)条第一讯号线与第一线段两者之间的距离不等于第(i-1)条第一讯号线与第二线段两者之间的距离。本发明透过共享电极线以及扫描线或数据线之间的配置关系，来设计共享电极线的布局，使本发明的画素数组具有高开口率。

Description

画素数组

技术领域

本发明是有关于一种画素数组，且特别是有关于一种具有高开口率的画素数组。

背景技术

图1A绘示传统一种画素数组的上视示意图。请参照图1A，画素数组100a包括多数条扫描线GL、多数条数据线DL、多数个薄膜晶体管100T及多数个画素单元100P，其中画素单元100P透过薄膜晶体管100T耦接至扫描线GL以及数据线DL。除此之外，每一画素单元100P包括一共享电极线CL，其中共享电极线CL平行扫描线GL。

承上述，扫描线GL以及共享电极线CL由一第一导电层(未绘示)所构成，而资料线DL由位于第一导电层上方的一第二导电层(未绘示)所构成。此外，为了确保相同膜层所构成的扫描线GL以及共享电极线CL因两者不会发生电性导通或干扰的情形，扫描线GL以及共享电极线CL之间相距距离Da。由图1A可知，距离Da之内的布局空间无法进行画面的显示。

另一种传统画素数组被提出，如图1B所示。扫描线GL由第一导电层(未绘示)所构成，而数据线DL以及共享电极线CL由位于第一导电层上方的第二导电层(未绘示)所构成，其中由相同膜层所构成的数据线DL以及共享电极线CL两者也透过相距距离Db的方式来避免电性导通或干扰的情形。同样地，由图1B可知，距离Db之内的布局空间也无法进行画面的显示。

发明内容

本发明提供一种画素数组，其具有高开口率。

本发明提出一种画素数组，其包括多条第一讯号线、多条第二讯号线、多个开关组件及多个画素单元。第一讯号线及第二讯号线布局于不同的膜层上，画素单元透过开关组件耦接至第一讯号线及第二讯号线。每一画素单元包括一共享电极线，其中在第i列的每一画素单元中，共享电极线具有彼此连接但布局于不同的膜层上的至少一第一线段及至少一第二线段，且第(i-1)条第一讯号线与第一线段两者之间的距离不等于第(i-1)条第一讯号线与第二线段两者之间的距离。第一讯号线为该画素数组的多条扫描线或多条数据线两者其一，第二讯号线为扫描线或数据线两者另一。

在本发明的一实施例中，当第一讯号线为扫描线且第二讯号线为数据线时，在第i列的每一画素单元中，第(i-1)条扫描线与第二线段两者之间的距离小于第(i-1)条扫描线与第一线段两者之间的距离。在一实施例中，每一扫描线与邻近的第二线段布局于不同的膜层上。在另一实施例中，每一扫描线与邻近的第一线段布局于相同的膜层上。在又一实施例中，扫描线与共享电极线实质上平行。在更一实施例中，资料线与共享电极线相交。

在本发明的一实施例中，每一共享电极线更具有与第二线段彼此连接的至少一第三线段。在一实施例中，在第i列的每一画素单元中，第三线段覆盖第(i-1)条扫描线。在另一实施例中，在第i列的每一画素单元中，第(i-1)条扫描线覆盖第三线段。在又一实施例中，第三线段以及第二线段布局于相同的膜层上，但每一扫描线与邻近的第三线段布局于不同的膜层上。

在本发明的一实施例中，当第一讯号线为数据线且第二讯号线为扫描线时，在第i列的每一画素单元中，第(i-1)条数据线与第二线段两者之间的距离小于第(i-1)条数据线与第一线段两者之间的距离。在一实施例中，每一数据线与邻近的第二线段布局于不同的膜层上。在另一实施例中，每一数据线与邻近的第一线段布局于相同的膜层上。在又一实施例中，资料线与共享电极线实质上平行。在再一实施例中，扫描线与共享电极线相交。

在本发明的一实施例中，每一共享电极线更具有与第二线段彼此连接的至少一第三线段。在一实施例中，在第i列的每一画素单元中，第三线段覆盖第(i-1)条数据线。在另一实施例中，在第i列的每一画素单元中，第(i-1)条数据线覆盖第三线段。在又一实施例中，第三线段以及第二线段布局于相同的膜层上，但每一数据线与邻近的第三线段布局于不同的膜层上。

基于上述，本发明透过共享电极线以及扫描线或数据线之间的配置关系，来设计共享电极线的布局，使本发明的画素数组具有高开口率。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1A以及图1B绘示传统一种画素数组的上视示意图。

图2A以及图2B绘示本发明的第一实施例的两种画素数组的上视示意图。

图3A以及图3B绘示本发明的第二实施例的两种画素数组的上视示意图。

【主要组件符号说明】

100、200a、200b、300a、300b：画素数组

100T：薄膜晶体管

100P、P1、P1’、P2、P2’、P3、P3’、P4、P4’、P5、P5’、P6、P6’、P7、P7’、P8、P8’：画素单元

A、A’、B、B’：位置

CL、CL1、CL1’、CL2、CL2’：共享电极线

GL、GL_i-2、GL_i-1、GL_i：扫描线

Da、Db、D1、D2、D3、D4：距离

DL：资料线

H：接触窗

L1：第一线段

L2：第二线段

L3：第三线段

SW：开关组件

具体实施方式

以下举例说明本实施例的画素数组，但本发明并不限定以下说明为本发明的所有实施方式。

第一实施例

图2A绘示本发明的第一实施例的画素数组的上视示意图。请参照图2A，本实施例的画素数组200a包括多数条第一讯号线、多数条第二讯号线、多数个开关组件SW及多数个画素单元P1、P2、P3、P4、…，其中开关组件SW例如是薄膜晶体管(Thin Film Transistor，TFT)。在本实施例中，第一讯号线例如是扫描线GL_i-2、GL_i-1、GL_i、…，而第二讯号线例如是数据线DL，且画素单元P1、P2、P3、P4、…可透过开关组件SW耦接至扫描线GL_i、GL_i-1、…以及数据线DL。

值得注意的是，本发明并非限制第一讯号线和第二讯号线必需分别为扫描线GL_i-2、GL_i-1、GL_i、…和资料线DL。然而，在本实施例中，主要针对以第一讯号线为扫描线GL_i-2、GL_i-1、GL_i、…和以第二讯号线为数据线DL所组成的画素数组200a进行说明。

当然，画素数组200a及其画素单元P1、P2、P3、P4、…还可分别包括其它构件(component)，例如画素电极、…等。但为了使说明更加简明，该些构件的连接方式与功用于此将不再赘述，本实施例仅绘示出发明主要相关设计来做说明。

在本实施例中，扫描线GL_i-2、GL_i-1、GL_i、…以及数据线DL两种讯号线分别布局于不同的膜层上，且这两种讯号线之间通常会透过夹设绝缘材料来降低此两种不同讯号线之间的电性干扰。举例来说，扫描线GL_i-2、GL_i-1、GL_i、…由一第一导电层所构成，而资料线DL由位于第一导电层上方的一第二导电层所构成，其中第一导电层以及第二导电层之间具有一绝缘层(未绘示)。当然，实际布局的膜层应视产品的需求而定，本发明不以上述布局为限。

在本实施例中，画素单元P1、P2、P3、P4、…分别包括一共享电极线CL1。共享电极线CL1实质上平行扫描线GL_i-2、GL_i-1、GL_i、…，并相交于资料线DL。此外，每一共享电极线CL1具有彼此连接的至少一第一线段L1以及至少一第二线段L2，如图2A所示，其中第一线段L1与扫描线GL_i-2、GL_i-1、GL_i、…实质上平行，并与资料线DL相交。

在本实施例中，第一线段L1以及第二线段L2两者布局于不同的膜层上。更具体地说，本实施例假设第一线段L1由第一导电层所构成，并假设与此第一线段L1相连接的第二线段L2则改由第二导电层所构成，但本发明不以此为限。实务上，第一线段L1以及第二线段L2两者在可透过至少一接触窗H电性连接。

一般来说，依据制程条件，相同膜层的构件之间通常会相距一定程度的距离，以确保同一膜层上的不同构件之间不会发生电性导通或干扰的情形。在本实施例中，虽然第一线段L1以及扫描线GL_i-2、GL_i-1、GL_i、…属于相同膜层，但是，由于第二线段L2以及扫描线GL_i-2、GL_i-1、GL_i、…分别属于不同膜层，因而第二线段L2以及扫描线GL_i-2、GL_i-1、GL_i、…之间的距离D2可小于第一线段L1以及扫描线GL_i-2、GL_i-1、GL_i、…之间的距离D1。

相较于先前技术所揭露的画素单元100P，本实施例的画素单元P1、P2、P3、P4、…中位置A内并无设置共享电极线CL1，因而具有较大的开口率(Aperture ratio)。

基于上述概念，布局设计还可以采取画素数组200b的样貌，如图2B所示。详细而言，每一共享电极线CL1’可进一步设置至少一第三线段L3，其中第三线段L3与第二线段L2相互连接且布局于相同的膜层上。也就是说，第二、第三线段L2、L3例如皆由第二导电层所构成，且第二、第三线段L2、L3与扫描线GL_i-2、GL_i-1、GL_i、…布局于不同的膜层上。由图2B可清楚观之，这样的布局设计可使位置A’不会被共享电极线CL1’所占据，如此一来，画素单元P1’、P2’、P3’、P4’、…的开口率可更为提升。值得一提的是，由于本实施例的第一、第二导电层之间配置有绝缘层(未绘示)，因此，第三线段L3与扫描线GL_i-2、GL_i-1、GL_i、…两者彼此重迭处的电性干扰可被忽略。

在此需要说明的是，画素数组200b中是假设扫描线GL_i-2、GL_i-1、GL_i、…以及第一线段L1由第一导电层所构成，并假设数据线DL、第二线段L2以及第三线段L3由位于第一导电层上方的第二导电层所构成，因而共享电极线CL1’以及扫描线GL_i-2、GL_i-1、GL_i、…之间的配置关系例如采取第三线段L3覆盖扫描线GL_i-2、GL_i-1、GL_i、…的布局设计。

然而，在其它实施例中，倘若数据线DL、第二线段L2以及第三线段L3改由第一导电层所构成，且扫描线GL_i-2、GL_i-1、GL_i、…以及第一线段L1改由位于第一导电层上方的第二导电层所构成，则共享电极线CL1’以及扫描线GL_i-2、GL_i-1、GL_i、…之间的布局设计便是采取扫描线GL_i-2、GL_i-1、GL_i、…覆盖第三线段L3的方式。

第二实施例

本实施例欲阐述的精神与第一实施例相类似，而本实施例与第一实施例主要差异在于：本实施例的第一讯号线以及第二讯号线分别为数据线以及扫描线，其中数据线与共享电极线实质上平行，而扫描线与共享电极线相交。然而，本实施例与前述实施例若有相同或相似的标号则代表相同或相似的构件，在此不重复叙述。

图3A绘示本发明的第二实施例的画素数组的上视示意图。请参照图3A，本实施例的画素数组300a包括多数条扫描线GL_i-2、GL_i-1、GL_i、…、多数条数据线DL、多数个开关组件SW及多数个画素单元P5、P6、P7、P8、…，其中开关组件SW例如是薄膜晶体管，而画素单元P5、P6、P7、P8、…可透过开关组件SW耦接至扫描线GL_i、GL_i-1、…及资料线DL。

在本实施例中，扫描线GL_i-2、GL_i-1、GL_i、…例如由一第一导电层(未绘示)所构成，而数据线DL例如由一第二导电层(未绘示)所构成，其中第一导电层以及第二导电层之间具有一绝缘层(未绘示)，因而扫描线GL_i-2、GL_i-1、GL_i、…以及数据线DL两种讯号线分别布局于不同的膜层上。当然，实际布局的膜层应视产品的需求而定，本发明不以上述布局为限。

在本实施例中，画素单元P5、P6、P7、P8、…分别包括一共享电极线CL2。共享电极线CL2实质上平行资料线DL，并相交于扫描线GL_i-2、GL_i-1、GL_i、…。此外，每一共享电极线CL2具有彼此连接的至少一第一线段L1以及至少一第二线段L2。由图3A可知，本实施例的第一线段L1与数据线DL实质上平行，并与扫描线GL_i-2、GL_i-1、GL_i、…相交。

在本实施例中，第一线段L1例如由第二导电层所构成，且第二线段L2例如由第一导电层所构成，因而第一线段L1以及第二线段L2两者布局于不同的膜层上。实务上，第一线段L1以及第二线段L2两者在可透过至少一接触窗H电性连接。

在本实施例中，虽然第一线段L1以及数据线DL属于相同膜层，但是，由于第二线段L2以及数据线DL分别属于不同膜层，因而第二线段L2以及数据线DL之间的距离D4可小于第一线段L1以及数据线DL之间的距离D3。由图3A可知，因为位置B内并无设置共享电极线CL2，所以画素单元P1、P2、P3、P4、…的开口率可随之提升。

根据上述概念，布局设计还可以采取画素数组300b的样貌，如图3B所示。详言之，每一共享电极线CL2’可进一步设置至少一第三线段L3，其中第三线段L3与第二线段L2相互连接且布局于相同的膜层上。换句话说，第二、第三线段L2、L3例如皆由第一导电层所构成，且第二、第三线段L2、L3与资料线DL布局于不同的膜层上。由图3B可清楚看到，这样的布局设计可使位置B’不会被共享电极线CL2’所占据，如此一来，画素单元P5’、P6’、P7’、P8’、…的开口率可更为提升。特别一提的是，由于本实施例的第一、第二导电层之间配置有绝缘层(未绘示)，因此，第三线段L3与数据线DL两者彼此重迭处的电性干扰可被忽略。

最后尚须需要说明的是，上述实施例是假设扫描线GL_i-2、GL_i-1、GL_i、…、第二线段L2以及第三线段L3由第一导电层所构成，并假设数据线DL以及第一线段L1由位于第一导电层上方的第二导电层所构成，因而共享电极线CL2’以及数据线DL之间的配置关系例如采取数据线DL覆盖第三线段L3的布局设计。

当然，在其它实施例中，也可采取数据线DL以及第一线段L1由位于第一导电层所构成，且扫描线GL_i-2、GL_i-1、GL_i、…、第二线段L2以及第三线段L3改由位于第一导电层上方的第二导电层所构成的布局方式。如此，共享电极线CL2’以及数据线DL之间的布局设计便会以第三线段L3覆盖数据线DL的方式呈现。

综上所述，本发明的画素电极中的共享电极线由不只一种膜层所构成，因而扫描线以及数据线二者其一与共享电极线的配置可更为靠近，进而使本发明的画素数组具有高开口率的优势。将本实施例的画素数组应用于显示装置中，则显示画面的亮度以及对比度可获得提升，进而改善显示质量。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims

1.一种画素数组，其特征在于：其包括多数条第一讯号线、多数条第二讯号线、多数个开关组件以及多数个画素单元，该些第一讯号线以及该些第二讯号线布局于不同的膜层上，且该些画素单元透过该些开关组件耦接至该些第一讯号线以及该些第二讯号线，其中第i列的每一画素单元包括：一共享电极线，具有彼此连接的至少一第一线段以及至少一第二线段，其中该第一线段以及该第二线段布局于不同的膜层上，且第(i-1)条第一讯号线与该第一线段两者之间的距离不等于该第(i-1)条第一讯号线与该第二线段两者之间的距离，其中，该些第一讯号线为该画素数组的多数条扫描线或多数条数据线两者其一，且该些第二讯号线为该些扫描线或该些数据线两者另一；

其中当该些第一讯号线为该些扫描线且该些第二讯号线为该些数据线时，在第i列的每一画素单元中，该第(i-1)条扫描线与该第二线段两者之间的距离小于该第(i-1)条扫描线与该第一线段两者之间的距离。

2.根据权利要求1所述的画素数组，其特征在于：其中每一扫描线与邻近的该第二线段布局于不同的膜层上，与邻近的该第一线段布局于相同的膜层上。

3.根据权利要求1所述的画素数组，其特征在于：其中该些扫描线与该些共享电极线实质上平行。

4.根据权利要求1所述的画素数组，其特征在于：其中该些数据线与该些共享电极线相交。

5.根据权利要求1所述的画素数组，其特征在于：其中每一共享电极线更具有与该第二线段彼此连接的至少一第三线段。

6.根据权利要求5所述的画素数组，其特征在于：其中在第i列的每一画素单元中，该第三线段覆盖该第(i-1)条扫描线。

7.根据权利要求5所述的画素数组，其特征在于：其中在第i列的每一画素单元中，该第(i-1)条扫描线覆盖该第三线段。

8.根据权利要求5所述的画素数组，其中该些第三线段以及该些第二线段布局于相同的膜层上，但每一扫描线与邻近的该第三线段布局于不同的膜层上。