CN101702399A - 用于在半导体层内制造具有降低了的电导率的区域的方法以及光电子半导体器件 - Google Patents
用于在半导体层内制造具有降低了的电导率的区域的方法以及光电子半导体器件 Download PDFInfo
- Publication number
- CN101702399A CN101702399A CN200910212134.9A CN200910212134A CN101702399A CN 101702399 A CN101702399 A CN 101702399A CN 200910212134 A CN200910212134 A CN 200910212134A CN 101702399 A CN101702399 A CN 101702399A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- layer
- iii
- conductivity
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 113
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- 238000000034 method Methods 0.000 claims abstract description 35
- 238000000137 annealing Methods 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 11
- 230000005855 radiation Effects 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 5
- 238000002347 injection Methods 0.000 abstract description 3
- 239000007924 injection Substances 0.000 abstract description 3
- 238000010521 absorption reaction Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000005588 protonation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02461—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02463—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Lasers (AREA)
Abstract
在用于在导电的III-V半导体层(3)内制造至少一个具有降低了的电导率的区域(8)的方法中，在所述半导体层(3)的区域(8)上敷设ZnO层(1)，并且接着优选地在300℃和500℃之间的温度时退火。ZnO层(1)优选地在低于150℃的温度、优选地在包含25℃在内和包含120℃在内之间的温度时被沉积在所述III-V半导体层(3)上。具有降低了的电导率的区域(8)优选地在发射辐射的光电子器件中被布置在活性区(4)和连接接触(7)之间，以便减少向活性区(4)的位于连接接触(7)对面的区域中的电流注入。
Description
本发明是申请日为2005年4月25日、申请号为200580017279.3、发明名称为“用于在半导体层内制造具有降低了的电导率的区域的方法以及光电子半导体器件”的发明专利申请的分案申请。
技术领域
本专利申请要求德国专利申请102004026231.4-33的优先权，其公开内容在此被引入作为参考。
本发明涉及一种用于在导电的III-V半导体层内产生至少一个具有降低了的电导率的区域的方法和具有III-V半导体层的光电子半导体器件，所述III-V半导体层在至少一个第一区域中用ZnO层覆盖。
背景技术
在光电子半导体器件、尤其是发光二极管或者半导体激光装置的情况下往往希望引导通过半导体本体的电流有针对性地流经半导体层的各个部分区域，以便提高所述器件的效率。
例如在发射辐射的光电子器件的情况下，在电连接接触(焊盘(Bondpad))之下不注入电流，因为在活性区的位于所述连接接触之下的区域中所产生的电磁辐射在连接接触内会以比较大的部分被吸收，并且因此不能从所述器件中被耦合输出。
此外，往往还希望把所述光电子半导体器件的由电流流过的面积限制在半导体芯片的部分区域上，以便在该部分区域中达到较高的载流子密度并且由此达到所述光电子器件的较短的开关时间。
用于影响流过半导体器件的电流路径的公知方法是给电连接接触衬垫绝缘层、在半导体层的部分区域中注入质子或者对以外延方式制造的AlAs层进行选择性氧化，以便通过这种方式制造限流膜片。
然而，在具有高的横向电导率的半导体材料的情况下，用绝缘层衬垫连接接触的效果局限于接近于表面的区域，因为半导体材料的电导率本身由此不受影响。相反，利用质子注入或者AlAs层的选择性氧化的上述方法可以改变半导体层的各个部分区域的电导率。然而所述方法在技术上是比较耗费的。
发明内容
因此，本发明所基于的任务是，说明一种方法，利用所述方法可以以比较少的耗费在导电的III-V半导体层内产生具有降低了的电导率的区域，并且说明一种具有这种III-V半导体层的有利的光电子器件。
根据本发明，在用于在导电的III-V半导体层内制造至少一个具有降低了的电导率的区域的方法中，在所述半导体层的所述区域中敷设ZnO层并且接着退火。也即通过所述方法有利地在III-V半导体层内产生一个区域，其中跟III-V半导体层的一个或者多个与具有降低了的电导率的区域邻接的区域相比，电导率被降低。例如所述III-V半导体层具有电导率σ1，并且在所述导电的III-V半导体层内产生具有跟σ1相比降低了的电导率σ2的区域，使得σ1＜σ2是适用的。
优选地，在低于150℃的温度、优选地在包含25℃在内和包含120℃在内之间的温度时，所述ZnO层被沉积在所述III-V半导体材料上。有利地借助于溅射来敷设所述ZnO层。接着的退火优选地在约为300℃至500℃的温度时进行。
为了限定应当降低半导体层的电导率的区域，例如可以借助于摄影平版术或者剥离(Lift-Off)技术对所述ZnO层进行结构化。为了改善所述ZnO层的电导率，可以优选地以高达3％的浓度用Al掺杂所述ZnO层。
本发明基于这样的认识：可以通过ZnO层的敷设和接着的退火工艺有针对性地影响III-V半导体层的电导率、尤其还影响横向电导率。尤其是表明了所述III-V半导体层的电导率的降低大大取决于敷设所述ZnO层时的温度。在低于150℃的沉积温度时，例如可能的是使III-V半导体层的电导率降低至少一个因数2、优选地至少一个因数5、并且特别优选地甚至至少一个因数10。另一方面，通过在高于150℃的温度、例如在约为250℃的温度时敷设所述ZnO层并且接着退火，至少不太强地、优选地甚至只是在可忽略的程度上微小地影响所述III-V半导体层的电导率。
所述ZnO层在退火以后可以被去除，或者也可以保留在所述半导体层上，并且例如在光电子器件内起电流扩展层的作用。
根据本发明的方法尤其适用于包含半导体材料之一In1-x-yGaxAlyP(其中0≤x+y≤1、0≤x≤1、0≤y≤1)或者Al1-xGaxAs(其中0≤x≤1)的III-V半导体层。所述III-V半导体层优选地是p掺杂的。
在根据本发明的一个优选的方法中，所述III-V半导体层包含在光电子器件中、尤其是包含在发光二极管或者半导体激光装置中。在一个特别优选的实施形式中，所述光电子器件包含发射辐射的活性区，并且借助于所述具有降低了的电导率的区域来减少流经所述活性区的部分区域的电流。为此，所述具有降低了的电导率的区域优选地被布置在所述光电子器件的电连接接触与所述活性区之间。
根据本发明的方法的一个有利的变型方案在于，在所述半导体层的第一区域上沉积第一ZnO层，并且在所述半导体层的第二区域上沉积第二ZnO层，其中相对于第一ZnO层的沉积温度如此地提高所述第二ZnO层的沉积温度，使得在接着的退火时至少比第一区域的电导率较少地降低所述半导体层的第二区域的电导率。优选地在高于150℃的温度时、例如在约为250℃的温度时敷设所述第二ZnO层。
此外，在本发明的范畴内设置一种光电子半导体器件，所述光电子半导体器件包含III-V半导体层，所述III-V半导体层包含至少一个利用本发明方法所制造的具有降低了的电导率的区域。
根据本发明的光电子半导体器件的一个优选的实施形式具有III-V半导体层，所述III-V半导体层在至少一个第一区域中用ZnO层覆盖，其中在由所述ZnO层覆盖的第一区域中的半导体本体中的电导率低于在所述半导体层的横向邻接的区域中的电导率。
有利地，所述III-V半导体层的第一区域的电导率跟在所述半导体层的横向邻接的区域中的电导率相比低至少一个因数2、优选地低至少一个因数5并且特别优选地低至少一个因数10。优选地，所述III-V半导体层包含半导体材料之一In1-x-yGaxAlyP(其中0≤x+y≤1、0≤x≤1、0≤y≤1)或者Al1-xGaxAs(其中0≤x≤1)。
在所述半导体层的第二区域上可以沉积第二ZnO层，其中所述半导体层的第二区域的电导率大于所述第一区域的电导率。
尤其是所述第一ZnO层和所述第二ZnO层可以相互邻接，并且可以被布置在所述III-V半导体层和光电子器件的连接接触之间。因此，所述第一ZnO层和所述第二ZnO层以有利的方式共同构成一个电流扩展层。
优选地，光电子半导体器件包含发射辐射的活性区，其中具有降低了的电导率的所述区域被布置在所述光电子器件的电连接接触与所述活性区之间，以便减少所述活性区的位于连接接触对面的区域中的电流注入。由此减少在该区域中辐射的产生并且从而有利地减少在连接接触中的吸收。
附图说明
下面结合图1和图2借助于两个实施例详细地说明本发明。
图1a示出根据本发明的第一实施例的光电子器件的示意性俯视图，
图1b示出沿图1a中所示的本发明实施例的直线AB的横截面示意图，
图2a示出根据本发明的第二实施例的光电子器件的示意性俯视图，
图2b示出沿图2a中所示的本发明实施例的直线CD的横截面示意图，并且
图2c示出沿图2a中所示的本发明实施例的直线EF的横截面示意图。
具体实施方式
在图中，相同的或者相同作用的元件具有相同的附图标记。
在图1a和1b中示出的本发明所述的光电子器件的第一实施例在衬底2上包含至少一个p掺杂的III-V半导体层3和至一个n掺杂的半导体层5，在其之间构成发射辐射的活性区4。在本发明的范畴内，在图1b中仅示意性示出的半导体层序列3、4、5可以具有对发光二极管或者半导体激光装置通常的任意实施方式。尤其是量子层也可以被设置为发射辐射的活性区4。
在III-V半导体层3的部分区域8上敷设第一ZnO层1，所述第一ZnO层是借助于溅射在25℃和120℃之间的温度时被沉积的。通过在300℃和500。℃之间的温度时在沉积第一ZnO层1之后所进行的退火工艺在III-V半导体层3内产生了具有降低了的电导率的区域8。
在横向方向上，第二ZnO层6邻接所述第一ZnO层1，所述第二ZnO层与所述第一ZnO层相比是在高于150℃的较高温度、例如在约为250℃的温度时被敷设的。
敷设第一ZnO层1和第二ZnO层6例如可以这样地进行：首先将第二ZnO层6敷设在III-V半导体层3的整个平面上，并且接着用掩模层覆盖，所述掩模层在为所述第一ZnO层所设置的部分区域中包含开口。在该部分区域中，例如用一种蚀刻方法去除第ZnO层6，并且接着在低于150℃的沉积温度时敷设第一ZnO层1。接着敷设第一连接接触7。可以把第一ZnO层1和连接接触7的在那里所沉积的材料与所述掩模层一起从第二ZnO层6的用掩模层覆盖的区域剥离(剥离技术)。接着在300℃和500℃之间的温度时进行退火，以便在第一ZnO层1的下方产生具有降低了的电导率的区域8。
通过具有降低了的电导率的区域8，从第一ZnO层1上的第一电连接接触7流向例如被布置在背离所述活性区4的衬底2背侧上的第二连接接触9的电流有利地被引导到活性区4的不位于所述连接接触7对面的区域中。在半导体层3内从连接接触7流向活性区4的优选的电流路径在图1b中通过箭头10表示。电流路径10的这种走向的优点是，在活性区4的位于连接接触7对面的区域中只产生从所述光电子器件发射的辐射的比较少的部分，由此减少在连接接触7中的吸收耗损。
在该实施例中，第一ZnO层1和第二ZnO层6相互邻接并且共同构成电流扩展层。有利地，ZnO层1、6用高达百分之三的Al掺杂。由于ZnO层1、6的在退火的方法步骤中依然保持的良好的横向电导率，电流可以从连接接触7通过第一ZnO层1和第ZnO层6被注入III-V半导体层3的具有未降低的或者仅仅微小降低了的电导率的区域中。
在图2a、2b、2c中所示的、根据本发明的光电子器件的第二实施例与图1中所示的实施例的区别基本上在于，向半导体层3的电流注入不是通过第二ZnO层6、而是通过以结构化的形式被敷设在半导体层3上的接触层11实现的。接触层11优选地是适于在半导体层3上构成欧姆接触的金属层，并且尤其可以包含Au、Zn、或者是这些材料的化合物。
如在图2a中可以看出，所述接触层11如此被结构化，使得所述接触层11在俯视图中描绘正方形的外形。作为替代方案，接触层11还可以有其它的结构化。接触层11通过连接条12与布置在中央的连接接触7连接。
在图2b和图2c中所示的横截面中可以看出，如在第一实施例中那样，连接接触7被布置在第一ZnO层1上，所述第一ZnO层根据用于降低位于其下的区域的电导率的上述方法被敷设在了III-V半导体层3上，并且被退火。因此，在该实施例的情况下，半导体层3的电导率也在位于连接接触7对面的区域8中被降低，使得通过接触层11的电流注入优选地在活性区4的不位于连接接触7对面的区域中进行。由此减少在连接接触7中由光电子器件发射的辐射的吸收，并且从而提高所述器件的效率。
本发明不受借助于实施例的说明的限制。更确切地说，本发明包含每个新的特征和以及特征的每个组合，这特别是包含在权利要求书中的特征的每个组合，即使在权利要求书或者实施例中未明确地说明这些特性或者这些组合本身。
Claims (22)
1.用于在导电的III-V半导体层(3)内产生至少一个具有降低了的电导率的区域(8)的方法，其特征在于，
在半导体层(3)的所述区域(8)上敷设ZnO层(1)，并且接着退火，其中所述ZnO层(1)在低于150℃的温度时被沉积在III-V半导体层(3)上。
2.如权利要求1所述的方法，其中所述ZnO层(1)在包含25℃在内和包含120℃在内之间的温度时被沉积在所述III-V半导体层(3)上。
3.如权利要求1或2所述的方法，其中借助于溅射进行所述ZnO层(1)的沉积。
4.如权利要求1或2所述的方法，其中在退火之前对所述ZnO层进行结构化。
5.如权利要求1或2所述的方法，其中在300℃至500℃的温度时进行退火。
6.如权利要求1或2所述的方法，其中优选地以低于或者等于3％的浓度用Al掺杂所述ZnO层(1)。
7.如权利要求1或2所述的方法，其中所述III-V半导体层(3)包含具有0≤x+y≤1、0≤x≤1、0≤y≤1的In1-x-yGaxAlyP或者具有0≤x≤1的Al1-xGaxAs。
8.如权利要求1或2所述的方法，其中所述III-V半导体层(3)是p掺杂的。
9.如权利要求1或2所述的方法，其中使III-V半导体层(3)的区域(8)的电导率降低至少一个因数2。
10.用于在导电的III-V半导体层(3)内产生至少一个具有降低了的电导率的区域(8)的方法，其特征在于，在半导体层(3)的所述区域(8)上敷设ZnO层(1)，并且接着退火，其中所述III-V半导体层(3)包含在光电子器件中，和其中所述光电子器件包含发射辐射的活性区(4)，并且借助于具有降低了的电导率的区域(8)减少流经活性区(4)的部分区域的电流(10)。
11.如权利要求10所述的方法，其中具有降低了的电导率的区域(8)被布置在所述光电子器件的电连接接触(7)与所述活性区(4)之间。
12.用于在导电的III-V半导体层(3)内产生至少一个具有降低了的电导率的区域(8)的方法，其特征在于，在半导体层(3)的所述区域(8)上敷设ZnO层(1)，并且接着退火，其中在退火后去除所述ZnO层(1)。
13.用于在导电的III-V半导体层(3)内产生至少一个具有降低了的电导率的区域(8)的方法，其特征在于，在半导体层(3)的所述区域(8)上敷设第一ZnO层(1)和第二ZnO层(2)，并且接着退火，其中在所述半导体层(3)的第一区域上沉积所述第一ZnO层(1)，并且在所述半导体层(3)的第二区域上沉积所述第二ZnO层(6)，其中如此地相对于第一ZnO层(1)的沉积温度来提高所述第二ZnO层(6)的沉积温度，使得在退火时至少比所述半导体层(3)的第一区域的电导率较少地使所述半导体层(3)的第二区域的电导率降低。
14.如权利要求13所述的方法，其中所述第二ZnO层(6)在高于150℃的温度时被沉积。
15.具有III-V半导体层(3)的光电子半导体器件，所述III-V半导体层包含至少一个利用根据权利要求1、10、12或13所述的方法所制造的具有降低了的电导率的区域(8)。
16.具有III-V半导体层(3)的光电子半导体器件，所述III-V半导体层在至少一个第一区域(8)中用ZnO层(1)覆盖，
其特征在于，在由所述ZnO层(1)覆盖的第一区域(8)中的半导体层(3)的电导率低于在所述III-V半导体层(3)的横向邻接的区域中的电导率，其中所述光电子器件包含发射辐射的活性区(4)，并且具有降低了的电导率的区域(8)被布置在所述光电子器件的电连接接触(7)与所述活性区(4)之间。
17.如权利要求16所述的光电子半导体器件，
其中所述III-V半导体层(3)的第一区域(8)的电导率比所述III-V半导体层(3)的横向邻接的区域中的电导率低至少一个因数2。
18.如权利要求16或者17所述的光电子半导体器件，其中优选地以低于或者等于3％的浓度用Al掺杂所述ZnO层(1)。
19.如权利要求16或17之一所述的光电子半导体器件，其中所述III-V半导体层(3)包含具有0≤x+y≤1、0≤x≤1、0≤y≤1的In1-x-yGaxAlyP或者具有0≤x≤1的Al1-xGaxAs。
20.如权利要求16或17之一所述的光电子半导体器件，其中在所述半导体层(3)的第二区域上沉积第二ZnO层(6)，并且所述半导体层(3)的第二区域的电导率大于所述第一区域(8)的电导率。
21.如权利要求20所述的光电子半导体器件，其中所述第一ZnO层(1)和所述第二ZnO层(6)相互邻接，并且被布置在所述III-V半导体层(3)和所述光电子器件的连接接触(7)之间。
22.如权利要求21所述的光电子半导体器件，其中所述第一ZnO层(1)和所述第二ZnO(6)共同地构成电流扩展层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102004026231.4A DE102004026231B4 (de) | 2004-05-28 | 2004-05-28 | Verfahren zur Herstellung eines Bereichs mit reduzierter elektrischer Leitfähigkeit innerhalb einer Halbleiterschicht und optoelektronisches Halbleiterbauelement |
| DE102004026231.4 | 2004-05-28 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200580017279.3A Division CN100576584C (zh) | 2004-05-28 | 2005-04-25 | 用于在半导体层内制造具有降低了的电导率的区域的方法以及光电子半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101702399A true CN101702399A (zh) | 2010-05-05 |
| CN101702399B CN101702399B (zh) | 2013-04-03 |
Family
ID=34969016
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200580017279.3A Active CN100576584C (zh) | 2004-05-28 | 2005-04-25 | 用于在半导体层内制造具有降低了的电导率的区域的方法以及光电子半导体器件 |
| CN200910212134.9A Active CN101702399B (zh) | 2004-05-28 | 2005-04-25 | 制造有降低了的电导率的区域的方法和光电子半导体器件 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200580017279.3A Active CN100576584C (zh) | 2004-05-28 | 2005-04-25 | 用于在半导体层内制造具有降低了的电导率的区域的方法以及光电子半导体器件 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8293553B2 (zh) |
| EP (1) | EP1749317B1 (zh) |
| JP (1) | JP5044394B2 (zh) |
| KR (1) | KR100900114B1 (zh) |
| CN (2) | CN100576584C (zh) |
| DE (1) | DE102004026231B4 (zh) |
| WO (1) | WO2005117147A1 (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004026231B4 (de) | 2004-05-28 | 2019-01-31 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Bereichs mit reduzierter elektrischer Leitfähigkeit innerhalb einer Halbleiterschicht und optoelektronisches Halbleiterbauelement |
| US7795623B2 (en) | 2004-06-30 | 2010-09-14 | Cree, Inc. | Light emitting devices having current reducing structures and methods of forming light emitting devices having current reducing structures |
| US7335920B2 (en) | 2005-01-24 | 2008-02-26 | Cree, Inc. | LED with current confinement structure and surface roughening |
| DE102005061797B4 (de) | 2005-12-23 | 2020-07-09 | Osram Opto Semiconductors Gmbh | Lumineszenzdiodenchip mit Stromaufweitungsschicht und Verfahren zu dessen Herstellung |
| DE102006034847A1 (de) | 2006-04-27 | 2007-10-31 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip |
| DE102007020291A1 (de) * | 2007-01-31 | 2008-08-07 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Verfahren zur Herstellung einer Kontaktstruktur für einen derartigen Chip |
| KR101047634B1 (ko) | 2008-11-24 | 2011-07-07 | 엘지이노텍 주식회사 | 발광 소자 및 그 제조방법 |
| KR101020945B1 (ko) * | 2009-12-21 | 2011-03-09 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법 |
| DE102018127201A1 (de) * | 2018-10-31 | 2020-04-30 | Osram Opto Semiconductors Gmbh | Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3798083A (en) * | 1971-04-15 | 1974-03-19 | Monsanto Co | Fabrication of semiconductor devices |
| JPH0777278B2 (ja) * | 1988-12-09 | 1995-08-16 | 三菱電機株式会社 | 半導体レーザおよびその製造方法 |
| JP2752423B2 (ja) * | 1989-03-31 | 1998-05-18 | 三菱電機株式会社 | 化合物半導体へのＺｎ拡散方法 |
| JP2566661B2 (ja) * | 1990-04-18 | 1996-12-25 | 三菱電機株式会社 | 不純物拡散方法 |
| US5135581A (en) * | 1991-04-08 | 1992-08-04 | Minnesota Mining And Manufacturing Company | Light transmissive electrically conductive oxide electrode formed in the presence of a stabilizing gas |
| JP3151096B2 (ja) | 1993-12-15 | 2001-04-03 | シャープ株式会社 | 半導体発光素子 |
| JPH07307490A (ja) * | 1994-05-10 | 1995-11-21 | Daido Steel Co Ltd | 半導体光電素子に対するＺｎＯ膜形成方法 |
| JPH07307409A (ja) | 1994-05-12 | 1995-11-21 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP3157690B2 (ja) | 1995-01-19 | 2001-04-16 | 沖電気工業株式会社 | ｐｎ接合素子の製造方法 |
| JPH11112078A (ja) | 1997-09-30 | 1999-04-23 | Hitachi Ltd | 半導体レーザ素子 |
| JPH11274635A (ja) * | 1998-03-19 | 1999-10-08 | Hitachi Ltd | 半導体発光装置 |
| JP2000138419A (ja) | 1998-11-04 | 2000-05-16 | Hitachi Ltd | 半導体レーザ素子及びその製造方法 |
| JP3276930B2 (ja) * | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
| JP2002016287A (ja) | 2000-04-28 | 2002-01-18 | Stanley Electric Co Ltd | 半導体素子及び光半導体素子 |
| JP2002305353A (ja) * | 2001-04-06 | 2002-10-18 | Sanyo Electric Co Ltd | 窒化物系半導体レーザ素子およびその製造方法 |
| US6834068B2 (en) * | 2001-06-29 | 2004-12-21 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser device and method for fabricating the same |
| CN2593370Y (zh) | 2002-12-26 | 2003-12-17 | 炬鑫科技股份有限公司 | 氮化镓基ⅲ－ⅴ族化合物半导体发光装置 |
| CN1258005C (zh) * | 2003-01-13 | 2006-05-31 | 中国科学院长春光学精密机械与物理研究所 | 一种适合分子束外延制备氧化物薄膜的方法 |
| KR100571818B1 (ko) * | 2003-10-08 | 2006-04-17 | 삼성전자주식회사 | 질화물계 발광소자 및 그 제조방법 |
| DE102004026231B4 (de) | 2004-05-28 | 2019-01-31 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Bereichs mit reduzierter elektrischer Leitfähigkeit innerhalb einer Halbleiterschicht und optoelektronisches Halbleiterbauelement |
-
2004
- 2004-05-28 DE DE102004026231.4A patent/DE102004026231B4/de not_active Expired - Lifetime
-
2005
- 2005-04-25 CN CN200580017279.3A patent/CN100576584C/zh active Active
- 2005-04-25 CN CN200910212134.9A patent/CN101702399B/zh active Active
- 2005-04-25 US US11/597,928 patent/US8293553B2/en active Active
- 2005-04-25 JP JP2007513666A patent/JP5044394B2/ja active Active
- 2005-04-25 WO PCT/DE2005/000753 patent/WO2005117147A1/de active Application Filing
- 2005-04-25 KR KR1020067027371A patent/KR100900114B1/ko active IP Right Grant
- 2005-04-25 EP EP05747600.4A patent/EP1749317B1/de active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101099244A (zh) | 2008-01-02 |
| EP1749317A1 (de) | 2007-02-07 |
| EP1749317B1 (de) | 2017-01-18 |
| WO2005117147A1 (de) | 2005-12-08 |
| DE102004026231A1 (de) | 2005-12-22 |
| KR20070034526A (ko) | 2007-03-28 |
| US8293553B2 (en) | 2012-10-23 |
| DE102004026231B4 (de) | 2019-01-31 |
| KR100900114B1 (ko) | 2009-06-01 |
| CN100576584C (zh) | 2009-12-30 |
| US20090008751A1 (en) | 2009-01-08 |
| JP2008500710A (ja) | 2008-01-10 |
| CN101702399B (zh) | 2013-04-03 |
| JP5044394B2 (ja) | 2012-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100576584C (zh) | 用于在半导体层内制造具有降低了的电导率的区域的方法以及光电子半导体器件 | |
| KR100434242B1 (ko) | 반도체 발광 소자 | |
| CN102782886A (zh) | 发光二极管芯片 | |
| CN101656287B (zh) | 发光二极管装置及其形成方法 | |
| US20070012939A1 (en) | Flip chip light emitting diode and method of manufacturing the same | |
| CN102067334A (zh) | 半导体发光器件 | |
| DE19640003B4 (de) | Halbleitervorrichtung und Verfahren zu dessen Herstellung | |
| CN105870013A (zh) | 通过p型钝化实现增强型HEMT的方法及增强型HEMT | |
| WO2005029588A1 (ja) | 窒化物系半導体素子及びその製造方法 | |
| CN1755932A (zh) | 半导体电阻元件及其制造方法 | |
| CN105390575A (zh) | 发光器件和照明系统 | |
| CN100495744C (zh) | 半导体发光装置 | |
| CN101971374B (zh) | 发射辐射的器件和用于制造发射辐射的器件的方法 | |
| KR0184025B1 (ko) | 화합물 반도체장치 | |
| JPS6351557B2 (zh) | ||
| CN1846317B (zh) | 发射辐射的半导体元件及其制造方法 | |
| US20070108519A1 (en) | Semiconductor light emitting device and method for manufacturing the same | |
| CN202797052U (zh) | 半导体发光元件 | |
| JPS609185A (ja) | 半導体レ−ザ集積回路装置 | |
| CN109817697B (zh) | 半导体装置及其制造方法 | |
| CN110690282A (zh) | 一种基于晶体管的电阻结构及其制作方法 | |
| CN103078026A (zh) | 半导体发光元件及其制造方法 | |
| US20230125745A1 (en) | Optoelectronic component and method for producing an optoelectronic component | |
| CN102388472B (zh) | 用于制造光电子器件的方法、光电子器件以及带有多个光电子器件的光电子器件装置 | |
| US20150303287A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |