CN101686120A - 一种实现时钟同步的装置及方法 - Google Patents
一种实现时钟同步的装置及方法 Download PDFInfo
- Publication number
- CN101686120A CN101686120A CN200810223375A CN200810223375A CN101686120A CN 101686120 A CN101686120 A CN 101686120A CN 200810223375 A CN200810223375 A CN 200810223375A CN 200810223375 A CN200810223375 A CN 200810223375A CN 101686120 A CN101686120 A CN 101686120A
- Authority
- CN
- China
- Prior art keywords
- clock signal
- clock
- sent
- microprocessor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000004891 communication Methods 0.000 claims abstract description 20
- 238000012545 processing Methods 0.000 claims abstract description 14
- 239000000284 extract Substances 0.000 claims description 35
- 238000000605 extraction Methods 0.000 claims description 33
- 238000001514 detection method Methods 0.000 claims description 32
- 238000012360 testing method Methods 0.000 claims description 32
- 238000001914 filtration Methods 0.000 claims description 27
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 claims description 26
- 230000005611 electricity Effects 0.000 claims description 13
- 238000011084 recovery Methods 0.000 claims description 13
- 230000001360 synchronised effect Effects 0.000 claims description 13
- 230000005540 biological transmission Effects 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 230000009466 transformation Effects 0.000 claims description 4
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 230000002194 synthesizing effect Effects 0.000 abstract 1
- 239000000203 mixture Substances 0.000 description 22
- 230000015572 biosynthetic process Effects 0.000 description 12
- 238000003786 synthesis reaction Methods 0.000 description 12
- 230000006870 function Effects 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 102000006479 Heterogeneous-Nuclear Ribonucleoproteins Human genes 0.000 description 2
- 108010019372 Heterogeneous-Nuclear Ribonucleoproteins Proteins 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 229910052792 caesium Inorganic materials 0.000 description 1
- TVFDJXOCXUVLDH-UHFFFAOYSA-N caesium atom Chemical compound [Cs] TVFDJXOCXUVLDH-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 238000000275 quality assurance Methods 0.000 description 1
- 229910052701 rubidium Inorganic materials 0.000 description 1
- IGLNJRXAVVLDKE-UHFFFAOYSA-N rubidium atom Chemical compound [Rb] IGLNJRXAVVLDKE-UHFFFAOYSA-N 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明涉及一种实现时钟同步的装置及方法，所述装置包括以太网接口、锁相环单元和时钟生成单元；锁相环单元包括逻辑控制电路、微处理器、数模转换器和压控振荡器或者直接数字频率合成器；所述方法包括步骤：提取时钟信号；锁相环处理；将经过频率调整的本地时钟信号合成相位相同、频率不同的至少两路时钟信号，一路发送至以太网接口，其余至少一路发送至以太网；以太网接口将接收的时钟信号分为两路，一路作为自身工作时钟，另一路被发送至以太网。本发明装置及方法在以太网链路发生故障、堵塞、时延和抖动的情况下以及从以太网中提取的时钟信号发生丢失时，能保障各通讯设备之间和各业务之间能实现良好的时钟同步，可广泛应用于通信系统中。
Description
技术领域
本发明涉及同步技术，特别是涉及一种实现时钟同步的装置及方法。
背景技术
随着信息技术的发展，通信网络可传输各种数字业务，从普通业务到智能增值业务，从语音到数据、图像等综合业务，多种业务的并存使得系统的同步问题显得越来越重要，而时钟同步是通信网内各种设备之间相互通信的基础。如果没有良好的时钟同步，数字信息在传递过程中就不可避免地会出现误码、滑码等现象，从而造成通信质量的下降，例如，语音通话过程中听到的咔嗒声，传真业务中的信息缺失，数据业务丢包率增高，传送的图像模糊不清等。由此可见，可靠的时钟同步是通信业务的质量保证。
随着通信系统的发展和应用需求，以太网正逐步向通信系统中渗透，越来越多的数据和业务通过以太网进行传输，但是，获取数据和业务必须的同步时钟成为了以太网的一个瓶颈。目前，在以太网中传输的数据和业务较多的采用包信息时钟同步方法或以太码流时钟恢复方法。包信息时钟同步方法是基于IEEE1588协议提取同步时钟的方法。
图1为一种基于IEEE1588协议提取同步时钟的时钟装置的组成结构示意图。如图1所示，基于IEEE1588协议提取同步时钟的时钟装置位于介质访问(MAC，Media Access)层或者物理层，包括网络处理器、时钟标签产生器和时钟源。如果图1所示的时钟装置作为从时钟装置，那么，在以太网数据包进入网络处理器后，网络处理器从数据包中提取时间戳信息，并对从多个数据包提取的时间戳信息中的时间进行处理(比如，平均算法处理等)，将时间标签产生器的时间设定为网络处理器处理得到的时间；时间标签产生器根据设定的时间，将提取的时间戳信息转换为时钟信号后，发送至外部设备；如果图1所示的时钟装置作为主时钟装置时，该同步时钟装置内部包括有时钟源，时钟源产生的时钟信号经过时钟标签产生器的处理后，被加入了反映时间信息的时间标签，网络处理器将包含有时间标签的时钟信号发送至以太网。
以太码流时钟恢复方法是：在以太网物理层，码流以串行方式进行传输，码流接收端恢复并提取以太网发送码流的时钟信号。
在以太网链路正常工作的情况下，基于IEEE1588协议和以太码流时钟恢复方法提取的时钟信号均能满足实际要求；但是，在链路发生故障、堵塞、时延和抖动等的情况下，所提取的时钟信号就不能满足实际要求。另外，如果基于IEEE1588协议和以太码流时钟恢复方法提取的时钟信号丢失，那么，数据和业务就无法在以太网中进行同步传输。
由此可见，现有技术中，在以太网链路发生故障、堵塞、时延和抖动的情况下，各通讯设备之间和各种业务之间不能实现良好的时钟同步。特别是，如果从以太网中提取的时钟信号发生丢失时，各通讯设备之间和各种业务之间无法实现时钟同步。
发明内容
有鉴于此，本发明的主要目的在于提供一种实现时钟同步的装置及方法，在以太网链路发生故障、堵塞、时延和抖动的情况下以及从以太网中提取的时钟信号发生丢失时，各通讯设备之间和各业务之间能实现良好的时钟同步。
为了达到上述第一目的，本发明提出的一种实现时钟同步的装置的技术方案为：
一种实现时钟同步的装置，包括以太网接口、锁相环单元和时钟生成单元；其中，
以太网接口，用于从以太网物理层提取两路时钟信号并发送至锁相环单元；将从时钟生成单元接收的同步时钟信号分为两路，一路作为该以太网接口自身的工作时钟信号，另一路发送至以太网；
锁相环单元，用于根据预设的选择策略，从来自以太网接口的两路时钟信号中选择一路与该锁相环单元自身内部生成的本地时钟信号进行鉴相，对鉴相结果进行环路低通滤波处理，并根据环路低通滤波处理结果，将本地时钟信号频率调整为所选时钟信号的频率；将经过频率调整的本地时钟信号发送至时钟生成单元；
时钟生成单元，用于将接收到的本地时钟信号作为参考频率信号，生成与接收到的本地时钟信号相位相同但频率不同的至少两路同步时钟信号，将一路同步时钟信号发送至以太网接口，其余至少一路同步时钟信号发送至以太网。
为了达到上述第二目的，本发明提出的一种实现时钟同步的方法的技术方案为：
一种实现同步时钟的方法，包括如下步骤：
a、以太网接口从以太网物理层提取两路时钟信号；
b、锁相环单元根据预设的选择策略，从以太网提取的两路时钟信号中选择一路与本地时钟信号进行锁相环处理，将本地时钟信号频率调整为所选时钟信号频率；将经过频率调整的本地时钟信号发送至时钟生成单元；
c、时钟生成单元以接收到的本地时钟信号作为参考频率信号，生成与接收到的本地时钟信号相位相同但频率不同的至少两路同步时钟信号，一路被发送至以太网接口，其余至少一路被发送至以太网；
d、以太网接口将从时钟生成单元接收的同步时钟信号分为两路，一路作为以太网接口自身的工作时钟，另一路被发送至以太网。
综上所述，本发明提出的实现同步时钟的装置及方法从以太网接口提取的两路时钟信号中选择一路，进行锁相处理，即，调整本地时钟信号频率，使得本地时钟信号频率与所选时钟信号频率相同；把经过频率调整的本地时钟信号发送至以太网。这样，在以太网链路发生故障、堵塞、时延和抖动的情况下，发送至以太网的本地时钟信号能保障各通讯设备之间和各种业务之间实现良好的时钟同步。特别是，如果从以太网中提取的时钟信号发生丢失后，发送至以太网的本地时钟信号仍能保障各通讯设备之间和各种业务之间实现良好的时钟同步。
附图说明
图1为一种基于IEEE1588协议提取同步时钟的时钟装置的组成结构示意图。
图2为本发明实现时钟同步的装置的组成结构示意图。
图3为本发明锁相环单元的第一种组成结构示意图。
图4为本发明锁相环单元中逻辑控制电路组成结构示意图。
图5为本发明锁相环单元的第二种组成结构示意图。
图6为本发明锁相环单元的第三种组成结构示意图。
图7为本发明锁相环单元的第四种组成结构示意图。
图8为包括网同步设备接口的发明装置的组成结构图。
图9为本发明所述在以太网中实现同步时钟的方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图及具体实施例对本发明作进一步地详细描述。
图2为本发明实现时钟同步的装置的组成结构示意图。如图2所示，本发明所述实现时钟同步的装置包括以太网接口1、锁相环单元2和时钟生成单元3；其中，
以太网接口1，用于从以太网物理层提取的两路时钟信号并发送至锁相环单元2；将从时钟生成单元3接收的同步时钟信号分为两路，一路作为该以太网接口1自身的工作时钟信号，另一路发送至以太网；
锁相环单元2，用于根据预设的选择策略，从来自以太网接口1的两路时钟信号中选择一路与该锁相环单元自身内部生成的本地时钟信号进行鉴相，对鉴相结果进行环路低通滤波处理，并根据环路低通滤波处理结果，将本地时钟信号频率调整为所选时钟信号的频率；将经过频率调整的本地时钟信号发送至时钟生成单元3；
时钟生成单元3，用于将接收到的本地时钟信号作为参考频率信号，生成与接收到的本地时钟信号相位相同但频率不同的至少两路同步时钟信号，将一路同步时钟信号发送至以太网接口1，其余至少一路同步时钟信号发送至以太网。
本发明装置中，以太网接口1从以太网物理层提取的两路时钟信号分别为基于IEEE1588协议提取的时钟信号和基于以太码流时钟恢复方法提取的时钟信号。
本发明装置中，以太网接口1包括第一时钟提取模块11和第二时钟提取模块12；其中，第一时钟提取模块11用于将基于IEEE1588协议提取的时钟信号发送至锁相环单元2；将从时钟生成单元3接收的时钟信号分为两路，一路作为第一时钟提取模块11自身的工作时钟信号，另一路被发送至以太网；第二时钟提取模块12用于将基于以太码流时钟恢复方法提取的时钟信号发送至锁相环单元2；将从时钟生成单元3接收的时钟信号分为两路，一路作为第二时钟提取模块12自身的工作时钟信号，另一路被发送至以太网。
实际应用中，锁相环单元2采用的预设的选择策略可以根据以太网接口1提取的两路时钟信号的强度、时延、抖动等属性确定，即，从以太网接口1提取的两路时钟信号中选择一路信号强度较强、时延和抖动较小的时钟信号；预设的选择策略还可以根据两路时钟信号的优先级，选择优先级较高的一路。另外，预设的选择策略也可以通过硬件设备直接从以太网接口1提取的两路时钟信号中选择一路。
实际应用中，时钟生成单元3由频率合成器实现。频率合成器采用一个或数个高频率稳定度的参考频率源，产生多个与参考频率稳定度相同或接近的新频率。频率合成技术不但能提高通信频率和通信设备的稳定度、准确度，而且还能满足通信自动化对频率可控和存储的要求，以及抗干扰对快速跳频的要求。
实际应用中，IEEE1588协议是以太网通过报文方式接收以太网上游时钟信息的一种协议，以太码流时钟恢复方法是通过以太网链路码流提取线路恢复时钟的一种方法。
图3为本发明锁相环单元的第一种组成结构示意图。如图3所示，锁相环单元2包括逻辑控制电路21、微处理器22、数模转换器23和压控振荡器(VCO，Voltage Controlled Oscillator)24；其中，
逻辑控制电路21，用于接收微处理器22发送的检测控制信号和选择控制信号；根据检测控制信号检测来自所述以太网接口1的两路时钟信号，检测来自压控振荡器24的本地时钟信号，将检测结果发送至微处理器22；将经过检测的本地时钟信号发送至时钟生成单元3；根据选择控制信号，从来自以太网接口1的两路时钟信号中选择一路与本地时钟信号进行鉴相，将鉴相结果发送至微处理器22；
微处理器22，用于对来自逻辑控制电路21的鉴相结果进行环路低通滤波处理，并将处理结果发送至数模转换器23；向逻辑控制电路21发送检测控制信号和选择控制信号；接收逻辑控制电路21对各时钟信号的检测结果；
数模转换模块23，用于将来自微处理器22的处理结果由数字量转换为模拟量，并将转换结果作为电压值发送至压控振荡器24；
压控振荡器24，用于根据来自数模转换器23的电压值，将本地时钟信号频率调整为逻辑控制电路21所选时钟信号的频率后，将本地时钟信号发送至逻辑控制电路21。
压控振荡器是利用处于振荡电路中的变容二极管或可变电抗管等效电容随外加电压变化的特性构成的振荡电路，它实际上是一种电压-频率变换器。压控振荡器的振荡频率由外加电压控制，其输出波形是正弦波、脉冲波或三角波等；当控制电压为正弦信号时，在压控振荡器输出端得到调频波；当控制电压为锯齿波信号时，在压控振荡器输出端得到扫频波。
实际应用中，压控振荡器24是本地时钟源，它可以是一级钟(铯钟)、二级钟(铷钟，高稳压控晶振)或三级钟(高稳压控晶振)，具体采用哪种压控振荡器取决于实际需求。
图4为本发明锁相环单元中逻辑控制电路组成结构示意图。如图4所示，逻辑控制电路21包括时钟选择检测器211、秒脉冲鉴相器212、时钟检测器213和微处理器接口214；其中，时钟选择检测器211用于根据微处理器22发送的检测控制信号，检测来自以太网接口1的两路时钟信号，并将检测结果发送至微处理器接口214；根据微处理器214发送的选择控制信号，从来自以太网接口1的两路时钟信号中选择一路发送至秒脉冲鉴相器212。秒脉冲鉴相器212用于对本地时钟信号和时钟选择检测器211所选时钟信号进行鉴相，并将鉴相结果发送至微处理器接口214。时钟检测器213用于检测本地时钟信号，将检测结果发送至微处理器接口214，将经过检测的本地时钟信号发送至时钟生成单元3。微处理器接口214用于将经过串并转换的时钟选择检测器211检测结果、秒脉冲鉴相器212鉴相结果、时钟检测器213检测结果发送至微处理器22；将微处理器22发送检测控制信号和选择控制信号发送至时钟选择检测器211。
实际应用中，秒脉冲鉴相器212又称为相位比较器，它检测外部时钟信号和本地时钟信号的相位差，并将相位差信号转换为电压信号，该电压信号经微处理器22做低通滤波器滤波后形成压控振荡器24的控制电压，对振荡器输出信号的频率实施控制。
图5为本发明锁相环单元的第二种组成结构示意图。如图5所示，锁相环单元包括逻辑控制电路21、微处理器22、数模转换器23和压控振荡器24；其中，
逻辑控制电路21，用于接收微处理器22发送的检测控制信号和选择控制信号；根据检测控制信号检测来自以太网接口1的两路时钟信号，检测来自压控振荡器24的本地时钟信号，将检测结果发送至微处理器22；根据选择控制信号，从来自以太网接口1的两路时钟信号中选择一路与本地时钟信号进行鉴相，将鉴相结果发送至微处理器22；
微处理器22，用于对来自逻辑控制电路21的鉴相结果进行环路低通滤波处理，并将处理结果发送至数模转换器23；向逻辑控制电路21发送检测控制信号和选择控制信号；接收逻辑控制电路21对各时钟信号的检测结果；
数模转换模块23，用于将来自微处理器22的处理结果由数字量转换为模拟量，并将转换结果作为电压值发送至压控振荡器24；
压控振荡器24，用于根据来自数模转换器23的电压值，将本地时钟信号频率调整为逻辑控制电路21所选时钟信号的频率后，分为两路，一路被发送至逻辑控制电路21进行检测，另一路直接被发送至时钟生成单元3。
在图5所示的锁相环单元的第二种组成结构中，逻辑控制电路21包括时钟选择检测器、秒脉冲鉴相器、时钟检测器和微处理器接口；其中，选择检测器、秒脉冲鉴相器和微处理器接口与图4所示的逻辑控制电路21中的相应组成完全相同；不同的是，时钟检测器用于检测来自压控振荡器24的本地时钟信号，并将检测结果发送至微处理器接口；即，时钟检测器不再向时钟生成单元3发送经检测的由压控振荡器24生成的本地时钟信号。
图6为本发明锁相环单元的第三种组成结构示意图。如图6所示，锁相环单元2包括逻辑控制电路21、微处理器22和直接数字频率合成器(DDS，DirectDigital Frequency Synthesis)25；其中，
逻辑控制电路21，用于接收微处理器22发送的检测控制信号和选择控制信号；根据检测控制信号检测来自所述以太网接口1的两路时钟信号，检测来自直接数字频率合成器25的本地时钟信号，将检测结果发送至微处理器22；将经过检测的本地时钟信号发送至时钟生成单元3；根据选择控制信号，从来自以太网接口1的两路时钟信号中选择一路与本地时钟信号进行鉴相，将鉴相结果发送至微处理器22；
微处理器22，用于对来自逻辑控制电路21的鉴相结果进行环路低通滤波处理，并将处理结果作为相位值发送至直接数字频率合成器25；向逻辑控制电路21发送检测控制信号和选择控制信号；接收逻辑控制电路21对各时钟信号的检测结果；
直接数字频率合成器25，用于根据来自微处理器22的相位值，将本地时钟信号频率调整为逻辑控制电路21所选时钟信号的频率后，发送至逻辑控制电路21。
直接数字频率合成器25从相位的概念出发进行频率合成，不仅可以产生不同频率的正弦波，而且可以控制波形的初始相位，还可以产生任意波形。直接数字频率合成器可采用高性能单片机电路、分立电路系统、复杂可编程逻辑器件(CPLD，Complex Programmable Logic Device)或可变成逻辑门阵列(FPGA，Field Programmable Gate Arry)实现；分离电路系统包括微处理器、存储器、数/模转换器、复杂可编程逻辑器件、模拟滤波器等。
逻辑控制电路21的组成和功能与图4所示的相应组成、功能基本相同，所不同的是本地时钟信号是由直接数字频率合成器25生成的。
图7为本发明锁相环单元的第四种组成结构示意图。如图7所示，锁相环单元2包括逻辑控制电路21、微处理器22和直接数字频率合成器25；其中，
逻辑控制电路21，用于接收微处理器22发送的检测控制信号和选择控制信号；根据检测控制信号检测来自以太网接口1的两路时钟信号，检测来自直接数字频率合成器25的本地时钟信号，将检测结果发送至微处理器22；根据选择控制信号，从来自以太网接口1的两路时钟信号中选择一路与本地时钟信号进行鉴相，将鉴相结果发送至微处理器；
微处理器22，用于对来自逻辑控制电路21的鉴相结果进行环路低通滤波处理，并将处理结果作为相位值发送至直接数字频率合成器25；向逻辑控制电路25发送检测控制信号和选择控制信号；接收逻辑控制电路25对各时钟信号的检测结果；
直接数字频率合成器25，用于根据来自微处理器22的相位值，将本地时钟信号频率调整为逻辑控制电路所选时钟信号的频率后，分为两路，一路被发送至逻辑控制电路21进行检测，另一路直接被发送至时钟生成单元3。
逻辑控制电路21的组成和功能与图4所示的相应组成、功能基本相同，所不同的是：本地时钟信号是由直接数字频率合成器25生成的；时钟检测器213用于检测来自直接数字频率合成器25的本地时钟信号，将检测结果发送至微处理器接口214；时钟检测器213不再向时钟生成单元3发送经检测的由直接数字频率合成器25生成的本地时钟信号。
上述图3、图5、图6和图7所示的四种锁相环单元中，所述选择控制信号为微处理器22根据所述预设的选择策略生成的控制信号。
本发明装置中，时钟生成单元3除频率合成模块外，还可包括时钟驱动和电平转换模块；其中，时钟驱动和电平转换模块将接收的时钟信号进行一分多，即，将一路时钟信号分为多路时钟信号，根据实际需要，将分路后的每一路时钟信号转换为所需电平对应的信号，例如，正电压射极耦合逻辑(PECL，Positive-referenced Emitter-Coupled Logic)信号、低电压差分(LVDS，Low VoltageDifferential Signal)信号、多点低电压差分(MLVDS，Multipoint Low VoltageDifferential Signal)信号，并将转换后的各同步时钟信号发送至以太网。
实际应用中，经过时钟驱动和电平转换模块进行电平转换后的同步时钟信号还可供没有连接以太网的现有设备使用。
图8为包括网同步设备接口的发明装置的组成结构图。实际应用中，如图9所示，本发明装置还包括网同步设备接口4用于通过电口线缆线路、光口线缆线路提取供锁相环单元2选择的时钟信号；锁相环单元2还用于对网同步设备接口提取的时钟信号进行检测。
本发明装置中，网同步设备接口4包括电口时钟提取模块41和光口时钟提取模块42；其中，电口时钟提取模块41用于通过电口线缆线路提取供锁相环单元2选择的时钟信号；光口时钟提取模块42用于通过光口线缆线路提取供锁相环单元2选择的时钟信号。
本发明装置中，网同步设备接口4还包括全球定位系统接收模块43，用于获取供锁相环单元2选择的时钟信号。
实际应用中，本发明装置的锁相环单元2还用于对自身及与自身连接以太网接口1、网同步设备接口4、逻辑控制电路21、数模转换模块23、直接数字频率合成模块25进行初始化配置；获取以太网接口1、网同步设备接口4的工作状态信息。这里，初始化配置包括复位、寄存器检测、线路选择、卫星个数门限设置、通讯接口格式设定；工作状态信息包括以太网具备的协议、滑码警告、故障报警、卫星个数、天线信号强度。
本发明装置的锁相环单元2中，由逻辑处理电路21中的秒脉冲鉴相器212、微处理器22中的环路低通滤波处理部分、压控振荡器24或直接数字频率合成器25组成锁相环电路，锁相环电路为闭环电路。在本发明装置初始上电时，由于压控振荡器24或直接数字频率合成器25生成的本地时钟信号的频率不固定且比较乱，锁相环单元2的运行处于自由状态；随着时钟选择检测器211选择的外部时钟信号与本地时钟信号之间的相位比较的不断进行，以及锁相环电路的闭环控制作用，锁相环单元2依次运行在快捕状态、跟踪状态，即，本地时钟信号频率逐渐接近时钟选择检测器211所选时钟信号频率；当本地时钟信号频率与时钟选择检测器211所选时钟信号频率相同时，锁相环单元2运行在保持状态。
综上所述，本发明装置在上电后，锁相环单元的微处理器对连接自身的组成单元进行初始化配置，并获取以太网接口和网同步设备接口的工作状态信息；锁相环单元的逻辑控制电路从以太网接口、网同步设备接口提取供锁相环单元选择的时钟信号中选择一路，与由压控振荡器或直接数字频率合成器生成的本地时钟信号进行鉴相，微处理器对鉴相结果进行环路低通滤波处理之后，由环路低通滤波处理结果控制压控振荡器或直接数字频率合成器生成本地时钟信号；在锁相环单元中的锁相环电路的控制作用下，将本地时钟信号频率调整为被选时钟信号的频率；时钟生成单元以经过频率调整本地时钟信号作为参考频率信号，生成与本地时钟信号相位相同但频率不同的至少两路时钟信号，一路发送至以太网接口，另一路发送至以太网。时钟生成单元生成的时钟信号与本地时钟信号保持同步。
本发明装置在实际应用中，还可以配置一个外部监测系统，用于监测微处理器的工作状态，并向微处理器发送工作状态控制信号。这里，微处理器的工作状态包括自由状态、快捕状态、跟踪状态、保持状态等。微处理器可以根据外部监测系统发送的工作状态控制信号进行状态切换，并把自己的当前工作状态发送至外部监测系统。
图9为本发明所述在以太网中实现同步时钟的方法的流程图。如图9所示，本发明所述在以太网中实现同步时钟的方法，包括如下步骤：
a、以太网接口从以太网物理层提取两路时钟信号。
实际应用中，步骤a中，所述提取两路时钟信号为：
基于IEEE1588协议提取时钟信号；
基于以太码流时钟恢复方法提取时钟信号。
实际应用中，所述步骤a之前，还进一步包括步骤：
上电时，锁相环单元对自身及与自身连接的以太网接口、网同步设备接口进行初始化配置，并获取以太网接口、网同步设备接口的工作状态信息。初始化配置包括复位、寄存器检测、线路选择、卫星个数门限设置、通讯接口格式设定；工作状态信息包括以太网具备的协议、滑码警告、故障报警、卫星个数、天线信号强度。
本发明方法中，所述步骤a还包括：网同步设备接口通过电口线缆线路、光口线缆线路提取供锁相环单元选择的时钟信号。
本发明方法中，所述步骤a还包括：网同步设备接口通过全球定位系统获取供锁相环单元选择的时钟信号。
b、锁相环单元对以太网提取的两路时钟信号和本地时钟信号进行检测，从以太网提取的两路时钟信号中选择一路与本地时钟信号进行锁相环处理，将本地时钟信号频率调整为所选时钟信号频率；将经过频率调整的本地时钟信号发送至时钟生成单元。
所述步骤b中，所述锁相环处理包括：
b1、从以太网提取的两路时钟信号中选择一路与本地时钟信号进行鉴相；
b2、对鉴相结果进行环路低通滤波处理，并根据环路低通滤波处理结果，将本地时钟信号频率调整为锁相环单元所选时钟信号的频率。
这里，本地时钟信号由压控振荡器或直接数字频率合成器生成。
本发明方法中，如果本地时钟信号是由压控振荡器生成的，则，所述步骤b2中，将本地时钟信号频率调整为锁相环单元所选时钟信号的频率的步骤包括：
b21、对环路低通滤波处理结果进行数模转换；
b22、数模转换结果作为电压值控制压控振荡器，将本地时钟信号频率调整为锁相环单元所选时钟信号的频率。
本发明方法中，如果本地时钟信号是由直接数字频率合成器生成的，则，所述步骤b2中，将本地时钟信号频率调整为锁相环单元所选时钟信号的频率的步骤包括：
由所述环路低通滤波处理结果作为相位值控制直接数字频率合成器，将本地时钟信号频率调整为锁相环单元所选时钟信号的频率。
c、时钟生成单元以接收的本地时钟信号作为参考频率信号，合成出与本地时钟信号相位相同但频率不同的至少两路同步时钟信号，一路被发送至以太网接口，另一路被发送至以太网。
d、以太网接口将从时钟生成单元接收的同步时钟信号分为两路，一路作为以太网接口自身的工作时钟，另一路被发送至以太网。
上述发明装置和发明方法中，由以太网接口发送至以太网的时钟信号经过以太网传输后，时钟信号质量变差，因此，时钟信号在经过一段时间传输后，返回至本发明所述装置，对时钟信号进行如步骤a～d的处理，以保证时钟信号的强度和质量满足工作要求。
实施例
本实施例实现时钟同步的装置包括以太网接口、网同步设备接口、锁相环单元和时钟生成单元，以太网接口包括第一时钟提取模块、第二时钟提取模块，网同步设备接口包括全球定位系统接收模块、电口时钟提取模块和光口时钟提取模块，锁相环单元包括逻辑控制电路、微处理器和直接数字频率合成器，时钟生成单元包括频率合成模块、时钟驱动和电平转换模块。锁相环单元的组成结构与图8所示的组成结构一致。
第一时钟提取模块基于IEEE1588协议，可提取出1脉冲/秒(PPS，PulsePer Second)的脉冲；第二时钟提取模块基于以太码流时钟恢复方法，可提取出1脉冲/秒(PPS，Pulse Per Second)的脉冲。
全球定位系统接收模块为逻辑控制电路提供一个可选的时钟信号，实际上，是为锁相环提供了一个基准时钟信号。当本实施例装置产生的时钟信号作为主时钟信号时，本实施例装置中配置有全球定位系统接收模块；当本实施例装置产生的时钟信号仅作为节点时钟信号时，本实施例所述装置中可以不配置全球定位系统接收模块；因此，需要根据具体应用环境来确定是否配置全球定位系统接收模块。
电口时钟提取模块通过E1/T1线缆线路提取时钟信号，时钟信号频率是2.048MHz或1.544MHz，并将输出频率分成1PPS脉冲形式。
光口时钟提取模块通过光口线缆线路提取时钟信号，时钟信号频率是19.44MHz，然后在该模块将输出频率分成1PPS脉冲形式。
直接数字频率合成器采用可编程门阵列进行时钟信号的频率合成。
本实施例所述实现时钟图同步的方法包括如下步骤：
1、设定每一路外部时钟信号的优先级；
2、上电后，微处理器对与自身连接的以太网接口、网同步设备接口、逻辑控制电路、直接数字频率合成器进行初始化，并获取以太网接口、网同步设备接口的工作状态信息；
3、以太网接口基于IEEE1588协议提取时钟信号；
4、以太网接口基于以太码流时钟恢复方法提取时钟信号；
5、网同步设备接口通过电口线缆线路提取时钟信号；
6、网同步设备接口通过光口线缆线路提取时钟信号；
7、网同步设备接口提取全球定位系统接收模块提供的时钟信号；
8、逻辑控制电路对步骤3～7所提取的时钟信号进行检测后，根据对外部时钟信号设定的优先级，选择一路信号强度、质量满足工作要求的外部时钟信号与直接数字频率合成器生成的本地时钟信号进行鉴相；
本实施例中，直接数字频率合成器生成的本地时钟信号的频率为10MHz。
实际应用中，还可以采用其它方法对时钟信号进行选择，例如，通过硬件配置选择外部时钟信号。
9、微处理器对鉴相结果进行环路低通滤波处理，并根据处理结果，将本地时钟信号频率调整为被选时钟信号的频率；
10、逻辑控制电路检测本地时钟信号，并将经过检测的本地时钟信号发送至时钟生成单元的频率合成模块；
11、频率合成模块以本地时钟信号作为参考频率信号合成出以太网接口、时钟驱动和电平转换模块所需的时钟信号；
本实施例中，频率合成模块合成后的发送至以太网的时钟信号频率为25MHz，发送至时钟驱动和电平转换模块的经时钟驱动后的多路时钟信号频率为8KHz、32.786MHz、19.44MHz等。
12、以太网接口将从频率合成模块接收的时钟信号分为两路，一路作为该以太网接口工作时钟，另一路被发送至以太网；
13、时钟驱动和电平转换模块将从频率合成模块接收的时钟信号驱动为多路时钟信号，对经驱动的每一路时钟信号进行电平转换后，发送至以太网。
实际应用中，由时钟驱动和电平转换模块驱动和转换后的时钟信号可以供以太网中的设备使用，也可以没有连接到以太网的设备使用。
实际应用中，外部监测系统对微处理器进行配置，包括配置微处理器的运行状态，如，自由状态、快捕状态、跟踪状态、保持状态等；并获取微处理器的运行状态。
综上所述，以上仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (27)
1、一种实现时钟同步的装置，其特征在于，所述装置包括以太网接口、锁相环单元和时钟生成单元；其中，
以太网接口，用于从以太网物理层提取两路时钟信号并发送至锁相环单元；将从时钟生成单元接收的同步时钟信号分为两路，一路作为该以太网接口自身的工作时钟信号，另一路发送至以太网；
锁相环单元，用于根据预设的选择策略，从来自以太网接口的两路时钟信号中选择一路与该锁相环单元自身内部生成的本地时钟信号进行鉴相，对鉴相结果进行环路低通滤波处理，并根据环路低通滤波处理结果，将本地时钟信号频率调整为所选时钟信号的频率；将经过频率调整的本地时钟信号发送至时钟生成单元；
时钟生成单元，用于将接收到的本地时钟信号作为参考频率信号，生成与接收到的本地时钟信号相位相同但频率不同的至少两路同步时钟信号，将一路同步时钟信号发送至以太网接口，其余至少一路同步时钟信号发送至以太网。
2、根据权利要求1所述的装置，其特征在于，所述从以太网物理层提取的两路时钟信号分别为基于IEEE1588协议提取的时钟信号和基于以太码流时钟恢复方法提取的时钟信号。
3、根据权利要求2所述的装置，其特征在于，所述以太网接口包括第一时钟提取模块和第二时钟提取模块；其中，
所述第一时钟提取模块，用于将基于IEEE1588协议提取的时钟信号发送至所述锁相环单元；将从所述时钟生成单元接收的时钟信号分为两路，一路作为第一时钟提取模块自身的工作时钟信号，另一路被发送至以太网；
所述第二时钟提取模块，用于将基于以太码流时钟恢复方法提取的时钟信号发送至所述锁相环单元；将从所述时钟生成单元接收的时钟信号分为两路，一路作为第二时钟提取模块自身的工作时钟信号，另一路被发送至以太网。
4、根据权利要求1所述的装置，其特征在于，所述锁相环单元包括逻辑控制电路、微处理器、数模转换器和压控振荡器；其中，
所述逻辑控制电路，用于接收微处理器发送的检测控制信号和选择控制信号；根据检测控制信号检测来自所述以太网接口的两路时钟信号，检测来自压控振荡器的本地时钟信号，将检测结果发送至微处理器；将经过检测的本地时钟信号发送至所述时钟生成单元；根据选择控制信号，从来自所述以太网接口的两路时钟信号中选择一路与本地时钟信号进行鉴相，将鉴相结果发送至微处理器；
所述微处理器，用于对来自逻辑控制电路的鉴相结果进行环路低通滤波处理，并将处理结果发送至数模转换器；向逻辑控制电路发送检测控制信号和选择控制信号；接收逻辑控制电路对各时钟信号的检测结果；
所述数模转换模块，用于将来自微处理器的处理结果由数字量转换为模拟量，并将转换结果作为电压值发送至压控振荡器；
所述压控振荡器，用于根据来自数模转换器的电压值，将本地时钟信号频率调整为逻辑控制电路所选时钟信号的频率后，将本地时钟信号发送至逻辑控制电路。
5、根据权利要求1所述的装置，其特征在于，所述锁相环单元包括逻辑控制电路、微处理器、数模转换器和压控振荡器；其中，
所述逻辑控制电路，用于接收微处理器发送的检测控制信号和选择控制信号；根据检测控制信号检测来自所述以太网接口的两路时钟信号，检测来自压控振荡器的本地时钟信号，将检测结果发送至微处理器；根据选择控制信号，从来自所述以太网接口的两路时钟信号中选择一路与本地时钟信号进行鉴相，将鉴相结果发送至微处理器；
所述微处理器，用于对来自逻辑控制电路的鉴相结果进行环路低通滤波处理，并将处理结果发送至数模转换器；向逻辑控制电路发送检测控制信号和选择控制信号；接收逻辑控制电路对各时钟信号的检测结果；
所述数模转换模块，用于将来自微处理器的处理结果由数字量转换为模拟量，并将转换结果作为电压值发送至压控振荡器；
所述压控振荡器，用于根据来自数模转换器的电压值，将本地时钟信号频率调整为逻辑控制电路所选时钟信号的频率后，分为两路，一路被发送至逻辑控制电路进行检测，另一路直接被发送至所述时钟生成单元。
6、根据权利要求1所述的装置，其特征在于，所述锁相环单元包括逻辑控制电路、微处理器和直接数字频率合成器；其中，
所述逻辑控制电路，用于接收微处理器发送的检测控制信号和选择控制信号；根据检测控制信号检测来自所述以太网接口的两路时钟信号，检测来自直接数字频率合成器的本地时钟信号，将检测结果发送至微处理器；将经过检测的本地时钟信号发送至所述时钟生成单元；根据选择控制信号，从来自所述以太网接口的两路时钟信号中选择一路与本地时钟信号进行鉴相，将鉴相结果发送至微处理器；
所述微处理器，用于对来自逻辑控制电路的鉴相结果进行环路低通滤波处理，并将处理结果作为相位值发送至直接数字频率合成器；向逻辑控制电路发送检测控制信号和选择控制信号；接收逻辑控制电路对各时钟信号的检测结果；
所述直接数字频率合成器，用于根据来自微处理器的相位值，将本地时钟信号频率调整为逻辑控制电路所选时钟信号的频率后，发送至逻辑控制电路。
7、根据权利要求1所述的装置，其特征在于，所述锁相环单元包括逻辑控制电路、微处理器和直接数字频率合成器；其中，
所述逻辑控制电路，用于接收微处理器发送的检测控制信号和选择控制信号；根据检测控制信号检测来自所述以太网接口的两路时钟信号，检测来自直接数字频率合成器的本地时钟信号，将检测结果发送至微处理器；根据选择控制信号，从来自所述以太网接口的两路时钟信号中选择一路与本地时钟信号进行鉴相，将鉴相结果发送至微处理器；
所述微处理器，用于对来自逻辑控制电路的鉴相结果进行环路低通滤波处理，并将处理结果作为相位值发送至直接数字频率合成器；向逻辑控制电路发送检测控制信号和选择控制信号；接收逻辑控制电路对各时钟信号的检测结果；
所述直接数字频率合成器，用于根据来自微处理器的相位值，将本地时钟信号频率调整为逻辑控制电路所选时钟信号的频率后，分为两路，一路被发送至逻辑控制电路进行检测，另一路直接被发送至所述时钟生成单元。
8、根据权利要求4、5、6或7所述的装置，其特征在于，所述选择控制信号为所述微处理器根据预设的选择策略生成的控制信号。
9、根据权利要求4或6所述的装置，其特征在于，所述逻辑控制电路包括时钟选择检测器、秒脉冲鉴相器、时钟检测器和微处理器接口；其中，
所述时钟选择检测器，用于根据所述微处理器发送的检测控制信号，检测来自所述以太网接口的两路时钟信号，并将检测结果发送至微处理器接口；根据所述微处理器发送的选择控制信号，从来自所述以太网接口的两路时钟信号中选择一路发送至秒脉冲鉴相器；
所述秒脉冲鉴相器，用于对本地时钟信号和时钟选择检测器所选时钟信号进行鉴相，并将鉴相结果发送至微处理器接口；
所述时钟检测器，用于检测本地时钟信号，将检测结果发送至微处理器接口，将经过检测的本地时钟信号发送至所述时钟生成单元；
所述微处理器接口，用于将经过串并转换的时钟选择检测器检测结果、秒脉冲鉴相器鉴相结果、时钟检测器检测结果发送至微处理器；将微处理器发送检测控制信号和选择控制信号发送至时钟选择检测器。
10、根据权利要求5或7所述的装置，其特征在于，所述逻辑控制电路包括时钟选择检测器、秒脉冲鉴相器、时钟检测器和微处理器接口；其中，
所述时钟选择检测器，用于根据所述微处理器发送的检测控制信号，检测来自所述以太网接口的两路时钟信号，并将检测结果发送至微处理器接口；根据所述微处理器发送的选择控制信号，从来自所述以太网接口的两路时钟信号中选择一路发送至秒脉冲鉴相器；
所述秒脉冲鉴相器，用于对本地时钟信号和时钟选择检测器所选时钟信号进行鉴相，并将鉴相结果发送至微处理器接口；
所述时钟检测器，用于检测本地时钟信号，并将检测结果发送至微处理器接口；
所述微处理器接口，用于将经过串并转换的时钟选择检测器检测结果、秒脉冲鉴相器鉴相结果、时钟检测器检测结果发送至微处理器；将微处理器发送的检测控制信号和选择控制信号发送至时钟选择检测器。
11、根据权利要求1所述的装置，其特征在于，所述装置还包括网同步设备接口：
所述网同步设备接口，用于通过电口线缆线路、光口线缆线路提取供所述锁相环单元选择的时钟信号。
12、根据权利要求11所述的装置，其特征在于，所述网同步设备接口还用于通过全球定位系统获取供所述锁相环单元选择的时钟信号。
13、根据权利要求11所述的装置，其特征在于，所述网同步设备接口包括电口时钟提取模块和光口时钟提取模块；其中，
所述电口时钟提取模块，用于通过电口线缆线路提取供所述锁相环单元选择的时钟信号；
所述光口时钟提取模块，用于通过光口线缆线路提取供所述锁相环单元选择的时钟信号。
14、根据权利要求12所述的装置，其特征在于，所述网同步设备接口还包括全球定位系统接收模块，用于获取供所述锁相环单元选择的时钟信号。
15、根据权利要求1或11所述的装置，其特征在于，所述锁相环单元还用于对锁相环单元自身及所述以太网接口、网同步设备接口进行初始化配置；获取所述以太网接口和网同步设备接口的工作状态信息。
16、根据权利要求15所述的装置，其特征在于，所述初始化配置包括复位、寄存器检测、线路选择、卫星个数门限设置以及通讯接口格式设定；所述工作状态信息包括以太网具备的协议、滑码警告、故障报警、卫星个数以及天线信号强度。
17、一种实现同步时钟的方法，其特征在于，所述方法包括如下步骤：
a、以太网接口从以太网物理层提取两路时钟信号；
b、锁相环单元根据预设的选择策略，从以太网提取的两路时钟信号中选择一路与本地时钟信号进行锁相环处理，将本地时钟信号频率调整为所选时钟信号频率；将经过频率调整的本地时钟信号发送至时钟生成单元；
c、时钟生成单元以接收到的本地时钟信号作为参考频率信号，生成与接收到的本地时钟信号相位相同但频率不同的至少两路同步时钟信号，一路被发送至以太网接口，其余至少一路被发送至以太网；
d、以太网接口将从时钟生成单元接收的同步时钟信号分为两路，一路作为以太网接口自身的工作时钟，另一路发送至以太网。
18、根据权利要求17所述的方法，其特征在于，步骤a中，所述提取两路时钟信号为：
基于IEEE1588协议提取时钟信号；
基于以太码流时钟恢复方法提取时钟信号。
19、根据权利要求17所述的方法，其特征在于，所述步骤a之前，还进一步包括步骤：
上电时，锁相环单元对自身及与自身连接的以太网接口进行初始化配置，并获取以太网接口的工作状态信息。
20、根据权利要求19所述的方法，其特征在于，所述锁相环单元在上电时还对网同步设备接口进行初始化配置，获取网同步设备接口的工作状态信息。
21、根据权利要求20所述的方法，其特征在于，所述初始化配置包括复位、寄存器检测、线路选择、卫星个数门限设置以及通讯接口格式设定；所述工作状态信息包括以太网具备的协议、滑码警告、故障报警、卫星个数以及天线信号强度。
22、根据权利要求17所述的方法，其特征在于，所述步骤a还包括：网同步设备接口通过电口线缆线路、光口线缆线路提取供锁相环单元选择的时钟信号。
23、根据权利要求22所述的方法，其特征在于，所述步骤a还包括：网同步设备接口通过全球定位系统获取供锁相环单元选择的时钟信号。
24、根据权利要求17所述的方法，其特征在于，所述步骤b中，所述锁相环处理包括：
b1、从以太网接口提取的两路时钟信号中选择一路与本地时钟信号进行鉴相；
b2、对鉴相结果进行环路低通滤波处理，并根据环路低通滤波处理结果，将本地时钟信号频率调整为锁相环单元所选时钟信号的频率。
25、根据权利要求17或24所述的方法，其特征在于，所述本地时钟信号由压控振荡器或直接数字频率合成器生成。
26、根据权利要求25所述的方法，其特征在于，如果本地时钟信号是由压控振荡器生成的，则，所述步骤b2中，所述将本地时钟信号频率调整为锁相环单元所选时钟信号的频率的步骤包括：
b21、对所述环路低通滤波处理结果进行数模转换；
b22、数模转换结果作为电压值控制压控振荡器，将本地时钟信号频率调整为锁相环单元所选时钟信号的频率。
27、根据权利要求25所述的方法，其特征在于，如果本地时钟信号是由直接数字频率合成器生成的，则，所述步骤b2中，所述将本地时钟信号频率调整为锁相环单元所选时钟信号的频率的步骤包括：
由所述环路低通滤波处理结果作为相位值控制直接数字频率合成器，将本地时钟信号频率调整为锁相环单元所选时钟信号的频率。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102233759A CN101686120B (zh) | 2008-09-26 | 2008-09-26 | 一种实现时钟同步的装置及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102233759A CN101686120B (zh) | 2008-09-26 | 2008-09-26 | 一种实现时钟同步的装置及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101686120A true CN101686120A (zh) | 2010-03-31 |
| CN101686120B CN101686120B (zh) | 2012-07-25 |
Family
ID=42049109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008102233759A Active CN101686120B (zh) | 2008-09-26 | 2008-09-26 | 一种实现时钟同步的装置及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101686120B (zh) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102684807A (zh) * | 2012-05-21 | 2012-09-19 | 中兴通讯股份有限公司 | 一种时钟恢复方法和装置 |
| CN104410409A (zh) * | 2014-10-20 | 2015-03-11 | 中国电子科技集团公司第四十一研究所 | 一种自适应的多时钟产生装置及方法 |
| CN104506270A (zh) * | 2014-12-25 | 2015-04-08 | 大唐电信（成都）信息技术有限公司 | 一种时间频率同步一体化实现系统及实现方法 |
| CN105406337A (zh) * | 2015-11-19 | 2016-03-16 | 江汉大学 | 一种基于激光器的信号源装置的伺服模块及信号源装置 |
| CN105629107A (zh) * | 2015-12-30 | 2016-06-01 | 北京四方继保自动化股份有限公司 | 一种厂站时钟同步故障在线监测方法 |
| WO2016101562A1 (zh) * | 2014-12-26 | 2016-06-30 | 中兴通讯股份有限公司 | 一种网络时钟同步装置及其工作方法 |
| CN106502312A (zh) * | 2016-10-08 | 2017-03-15 | 南京熊猫电子股份有限公司 | 一种高精度时钟同步设备设计方法 |
| CN109696481A (zh) * | 2018-11-09 | 2019-04-30 | 天津师范大学 | 一种用于声学相机的声学传感器阵列控制电路及其控制方法 |
| CN111130679A (zh) * | 2019-12-19 | 2020-05-08 | 武汉虹信通信技术有限责任公司 | 一种用于解决同步以太网时钟成环的方法及系统 |
| CN113346954A (zh) * | 2021-08-05 | 2021-09-03 | 深圳市迅特通信技术股份有限公司 | 一种用于50g以上无源光网络中的局端设备 |
| CN114337708A (zh) * | 2021-12-31 | 2022-04-12 | 苏州兆芯半导体科技有限公司 | 数据传输电路、方法和芯片 |
| CN114499731A (zh) * | 2022-01-25 | 2022-05-13 | 中电科航空电子有限公司 | 一种客舱广播音频的以太网同步方法及系统 |
| WO2022262587A1 (zh) * | 2021-06-16 | 2022-12-22 | 中兴通讯股份有限公司 | 数据传输方法、装置、系统、电子设备及可读介质 |
| CN117318707A (zh) * | 2023-09-27 | 2023-12-29 | 上海锐星微电子科技有限公司 | 一种时钟切换控制电路和控制方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7200158B2 (en) * | 2002-06-24 | 2007-04-03 | Honeywell International | Clock synchronizing method over fault-tolerant Ethernet |
| CN1722654B (zh) * | 2004-12-31 | 2010-04-14 | 杭州华三通信技术有限公司 | 以太网设备时钟调整装置 |
| CN1866803B (zh) * | 2005-09-13 | 2012-05-30 | 华为技术有限公司 | 一种在以太网设备中解决时钟同步的方法 |
-
2008
- 2008-09-26 CN CN2008102233759A patent/CN101686120B/zh active Active
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102684807A (zh) * | 2012-05-21 | 2012-09-19 | 中兴通讯股份有限公司 | 一种时钟恢复方法和装置 |
| CN102684807B (zh) * | 2012-05-21 | 2018-05-04 | 中兴通讯股份有限公司 | 一种时钟恢复方法和装置 |
| CN104410409A (zh) * | 2014-10-20 | 2015-03-11 | 中国电子科技集团公司第四十一研究所 | 一种自适应的多时钟产生装置及方法 |
| CN104410409B (zh) * | 2014-10-20 | 2017-12-01 | 中国电子科技集团公司第四十一研究所 | 一种自适应的多时钟产生装置及方法 |
| CN104506270B (zh) * | 2014-12-25 | 2017-06-16 | 大唐电信（成都）信息技术有限公司 | 一种时间频率同步一体化实现系统及实现方法 |
| CN104506270A (zh) * | 2014-12-25 | 2015-04-08 | 大唐电信（成都）信息技术有限公司 | 一种时间频率同步一体化实现系统及实现方法 |
| WO2016101562A1 (zh) * | 2014-12-26 | 2016-06-30 | 中兴通讯股份有限公司 | 一种网络时钟同步装置及其工作方法 |
| CN105406337A (zh) * | 2015-11-19 | 2016-03-16 | 江汉大学 | 一种基于激光器的信号源装置的伺服模块及信号源装置 |
| CN105406337B (zh) * | 2015-11-19 | 2019-02-12 | 江汉大学 | 一种基于激光器的信号源装置的伺服模块及信号源装置 |
| CN105629107A (zh) * | 2015-12-30 | 2016-06-01 | 北京四方继保自动化股份有限公司 | 一种厂站时钟同步故障在线监测方法 |
| CN105629107B (zh) * | 2015-12-30 | 2018-08-31 | 北京四方继保自动化股份有限公司 | 一种厂站时钟同步故障在线监测方法 |
| CN106502312A (zh) * | 2016-10-08 | 2017-03-15 | 南京熊猫电子股份有限公司 | 一种高精度时钟同步设备设计方法 |
| CN106502312B (zh) * | 2016-10-08 | 2020-01-14 | 南京熊猫电子股份有限公司 | 一种高精度时钟同步设备设计方法 |
| CN109696481A (zh) * | 2018-11-09 | 2019-04-30 | 天津师范大学 | 一种用于声学相机的声学传感器阵列控制电路及其控制方法 |
| CN109696481B (zh) * | 2018-11-09 | 2024-03-15 | 天津芯盟微电子技术有限公司 | 一种用于声学相机的声学传感器阵列控制电路及其控制方法 |
| CN111130679A (zh) * | 2019-12-19 | 2020-05-08 | 武汉虹信通信技术有限责任公司 | 一种用于解决同步以太网时钟成环的方法及系统 |
| WO2022262587A1 (zh) * | 2021-06-16 | 2022-12-22 | 中兴通讯股份有限公司 | 数据传输方法、装置、系统、电子设备及可读介质 |
| CN113346954A (zh) * | 2021-08-05 | 2021-09-03 | 深圳市迅特通信技术股份有限公司 | 一种用于50g以上无源光网络中的局端设备 |
| CN113346954B (zh) * | 2021-08-05 | 2021-12-17 | 深圳市迅特通信技术股份有限公司 | 一种用于50g以上无源光网络中的局端设备 |
| CN114337708A (zh) * | 2021-12-31 | 2022-04-12 | 苏州兆芯半导体科技有限公司 | 数据传输电路、方法和芯片 |
| WO2023125332A1 (zh) * | 2021-12-31 | 2023-07-06 | 苏州兆芯半导体科技有限公司 | 数据传输电路、方法和芯片 |
| CN114499731A (zh) * | 2022-01-25 | 2022-05-13 | 中电科航空电子有限公司 | 一种客舱广播音频的以太网同步方法及系统 |
| CN114499731B (zh) * | 2022-01-25 | 2024-05-28 | 中电科航空电子有限公司 | 一种客舱广播音频的以太网同步方法及系统 |
| CN117318707A (zh) * | 2023-09-27 | 2023-12-29 | 上海锐星微电子科技有限公司 | 一种时钟切换控制电路和控制方法 |
| CN117318707B (zh) * | 2023-09-27 | 2024-04-09 | 上海锐星微电子科技有限公司 | 一种时钟切换控制电路和控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101686120B (zh) | 2012-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101686120B (zh) | 一种实现时钟同步的装置及方法 | |
| CN101534185B (zh) | 时间同步装置、方法和系统 | |
| US7532697B1 (en) | Methods and apparatus for clock and data recovery using a single source | |
| US8351560B2 (en) | Phase interpolator based transmission clock control | |
| CN101078763B (zh) | 在ip网络中依靠卫星定位系统校准时钟频率的方法及设备 | |
| RU2489801C2 (ru) | Система синхронизирующих тактовых импульсов | |
| CA2138564C (en) | Method and apparatus for supplying synchronization signals serving as clock signals with defined phase relationships | |
| CN101005349B (zh) | 一种时钟同步方法和系统 | |
| CN1852087B (zh) | 包交换网络中的时钟同步方法及实现装置 | |
| CN103404226A (zh) | 一种传输数据的方法及设备 | |
| CN104144023B (zh) | 用于时钟同步的方法、装置和系统 | |
| US8321717B2 (en) | Dynamic frequency adjustment for interoperability of differential clock recovery methods | |
| JPS59214357A (ja) | リング通信システム | |
| GB2348555A (en) | Clock synchronization | |
| CN101610123B (zh) | 一种时钟单元及其实现方法 | |
| CN102104474B (zh) | 一种时钟检测方法及装置 | |
| US8369472B2 (en) | Semiconductor integrated circuit device and method for clock data recovery | |
| EP1936848A1 (en) | Integrated phase lock loop and network PHY or switch | |
| US9893826B2 (en) | Method for retaining clock traceability over an asynchronous interface | |
| CN101621346B (zh) | 一种具有自适应反馈的源同步接收装置及源同步方法 | |
| US7180343B2 (en) | Apparatus for synchronizing clock using source synchronous clock in optical transmission system | |
| US7424076B2 (en) | System and method for providing synchronization information to a receiver | |
| CN102201906A (zh) | 一种时钟信号处理方法及其设备 | |
| CN108111224B (zh) | 一种异步光纤通信方法、装置及网络 | |
| CN201114098Y (zh) | 具有GPS授时校频功能的TDMoverIP设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: INST OF TELECOMMUNICATION SCIENCE AND TECHNOLGOY Free format text: FORMER OWNER: DATANG MOBILE COMMUNICATION EQUIPMENT CO., LTD. Effective date: 20110714 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100083 NO. 29, XUEYUAN ROAD, HAIDIAN DISTRICT, BEIJING TO: 100191 NO. 40, XUEYUAN ROAD, HAIDIAN DISTRICT, BEIJING |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20110714 Address after: 100191 Haidian District, Xueyuan Road, No. 40, Applicant after: CHINA ACADEMY OF TELECOMMUNICATIONS TECHNOLOGY Address before: 100083 Haidian District, Xueyuan Road, No. 29, Applicant before: DATANG MOBILE COMMUNICATIONS EQUIPMENT Co.,Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 100191 No. 40, Haidian District, Beijing, Xueyuan Road Patentee after: CHINA ACADEMY OF TELECOMMUNICATIONS TECHNOLOGY Address before: 100191 No. 40, Haidian District, Beijing, Xueyuan Road Patentee before: CHINA ACADEMY OF TELECOMMUNICATIONS TECHNOLOGY |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210607 Address after: 100085 1st floor, building 1, yard 5, Shangdi East Road, Haidian District, Beijing Patentee after: DATANG MOBILE COMMUNICATIONS EQUIPMENT Co.,Ltd. Address before: 100191 No. 40, Haidian District, Beijing, Xueyuan Road Patentee before: CHINA ACADEMY OF TELECOMMUNICATIONS TECHNOLOGY |