JPS59214357A - リング通信システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 本発明はデータ通信に関し、特定するとリング通信回路
網における端末装置の同期に関する。

リング通信回路網は、一般に、単方向通信路に沿って直
列に接続された複数の端末装置を含む。

この種の通信リングにおいては、リングに接続された端
末装置は、リングのプロトコルにしたがってリング上に
データを送信し、またリングからデータを受信すること
ができる。端末装置がすべて地理的に接近している場合
は、例えば、共通の発振器から各端末装置で使用するだ
めのクロック（すなわちタイミング）信号を供給するこ
とにより、全端末装置を同期させることは比較的簡単な
ことである。しかしながら、一般的なリング回路網の使
用環境においては、マスク発振器は容易にアクセスでき
ない。このよう々システムにおいて端末装置間の同期を
達成するためには、タイミング情報が伝送されるデータ
に加えられる。この種のシステムに対する従来技術にお
いては、リングタイミング情報は、単一の端末装置によ
り挿入される。他のすべての端末装置は、その伝送速度
を観察される到来データ速度に適合される。この手法は
、決定をする立場にある端末装置を識別しなければなら
ないという不利益がある。

他の従来技術の手法においては、すべての端末装置は、
その伝送速度を観察識別されるタイミング源に適合させ
る。実際には、リング形態のため伝送速度の平均の分布
化を可能にする。この手法は、リング遅延に敏感であり
、端末装置間でタイミングの相互依存性があるという欠
点を有する。

特に、異常な端末装置は、診断困難な誤状態を生ずるこ
とがある。

他の従来技術の手法においては、各端末装置が伝送ビッ
ト速度の倍数の周波数の不変局部発振器を有する場合、
伝送速度の平均の分布化が達成される。端末装置の伝送
ビット速度は、観察される入力データ速度にしたがって
別個に調節される。

調節は複数の時間クロックで行なわれ、端末装置中の得
られるビット速度がこれらのブロック中は変更されるが
他の時間においては実質的に一定であるようになされる
。この結果、この時間ブロック中、種々の端末装置にお
けるデータパケットは、同じ一定数のビットを通過させ
るかもしれないが、ビットは調節可能な長さを有するで
あろう。それゆえ、リングを回って予定された公称クロ
ック速度が存するように調節される。実際には、このシ
ステムは、固定数のビットを有する同期ワードを循環さ
せる。しかして、各ビットは調節により別個に長さを変
更し得る。同期ワード間においては、データは固定周波
数にてクロックされる。このシステムが多くの応用にお
いて実施される場合、不オリ益が生ずる。例えば、可変
長ビットを突然導入すれば、比較的広い帯域幅を必要と
しようし、また多くの形式のトランシーバはその使用を
禁止されることになる。

発甲］の目的 本発明の目的は、リング通信回路に対する改良されたビ
ット同期システムを提供することである。

発明の概要 本発明は、複数の端末装置が単方向通信リングを提供す
るように接続された通信回路網に関する。

各端末装置は、リングに沿って直列に接続される。

各端末装置は、リング上の次の下流の端末装置ヘデイジ
タル信号（関連する一定データ速度で）伝送するように
構成される。各端末装置に対するデータ速度は、一般に
は各同上接近していなければならないが、同一である必
要はない。ディジタル信号は、一連の同期ワードすなわ
ちパケットが挾まれた一連のデータパケットの形式を採
る。データパケットは、予定された限界以下またはそれ
に等しい卵数のビットを有し、同期パケットは予定され
た最大限界と最低限界の間の複数のビットを有する。本
発明の好ましい具体例においては、同期パケットは、同
じ２進値のラン（例えばすべて２進１またはすべて２進
０）を有し両端に反対の２進値で限界を定められた一連
のビットを含む。

さらに、データパケットは、同期パケットのシンと同じ
２進数のビットを有し、かつ、最低長の同期パケットに
等しいかこれより長い長さのランを含んではいけない。

各端末装置は、次の上流の端末装置と関連するデータ速
度でディジタル信号を受信するように構成される。各局
部端末装置においては、受信された同期パケットおよび
データパケットを検出するだめの検出器が設けられる。

これらのパケットから、一連の同期パケットおよび関連
するデータパケットが発生され、その局部端末装置と関
連する予定された一定データ速度でリング上の次の下流
の端末装置に送信される。送信される各データパケット
のデータは、対応する受信されたデータパケットのデー
タとビット対ビットで整合している。

送信同期パケットのビット数は、関連する受信された同
期パケットのビット数と相異しており、送信されるデー
タパケットと関連する同期データにより形成される複合
パケットに対するデータ速度が、その端末装置に対する
データ伝送速度に対応するようになっている。上記の差
は、予定された最低限界と最大限界の間で変えることが
でき、実質的に同じビット伝送速度を有する２つの端末
装置、については０とし得る。

本発明の１形式においては、いずれの局部端末装置に対
するデータ伝送速度も、リング上の他の端末装置のデー
タ伝送速度に関係づけられる。この関係は、データパケ
ットの長さＬにより表わすことができる。こ＼でＬ＜Ｗ
（１−Ｔ２　）／２Ｔであり、Ｔは端末装置と関連する
ビット速度の許容値であり、Ｗは信号の最大の位相ジッ
タを表わす。

検出器および送信ジェネレータは、局部的端末装置のデ
ータ伝送速度に対応する繰返し周波数を有する伝送りロ
ック信号を発生するだめの送信クロックジェネレータを
備える。エラスチッククロックジェネレータが設けられ
ており、ｎ個のエラスチッククロック信号を発生する。

こ＼にｎは整数である。各エラスチッククロック信号は
、局部端末装置に対するデータ伝送速度に対応する繰返
し周波数を有し、各々、送信クロック信号の周期の１／
］ｌｌの異なる倍数だけ送信クロック信号に関して時間
的にシフトされている。

ディジタルサンプル・ホールド回路が設けられており、
エラスチッククロック信号の１つにより決定された時点
にて上流の端末装置から受信されたデータ信号をサンプ
ルし、保持するように構成されている。送信データパケ
ットおよび送信同期パケットを発生するため、出力シフ
トレジスタが送信クロック速度にて保持されたサンプル
をクロックする。

コントローラが設けられており、サンプルされ保持され
た値が同期パケットに対応するときこれを検出し、その
検出に応答してエラスチッククロック信号の１つを選択
し、サンプル・ホールド回路に供給するように構成され
ている。検出に際しては、検出された同期パケットに続
く最初の反転から時間的にシフトされた（伝送りロック
信号の周期のｉに実質的に等しい周期だけ）エラスチッ
ククロック信号が選択される。

このようにして、名局部的端末装僧は、その局部端末装
置それ自体の不変の発振器を基準としてデータを次の下
流の端末装置に送信する。受信されたディジタル信号の
データパケットには、可変長の同期パケットが挾まれて
いる。同期パケットの長さは、リングの回りに適当な同
期を達成１するだめ増大されることもあり、減ぜられる
こともある。実際には、同期は、浅い別個に調節された
遅延（ファーストイン−ファーストアウト）バッファお
よびサンプル点再調節回路により達成される。

ファースイン−ファーストアウトバッファは、一定のデ
ータ伝送速度で読み取られ、可変の周期が検出されるま
で同じ速度でロードされる。

この点で、サンプル点は伝送ビット窓の中央にあるよう
に再選択され、ファーストイン−ファーストアウトバッ
ファの深さを有効に変更する。

本発明のこれらおよびその他の目的および種々の構成上
の特徴は、図面を参照して行なった以下の説明から明ら
かとなろう。

具体例の説明 第１図は本発明に依る通信回路網１ｏを示す。

例示の通信回路網は、通信リングを形成するように単方
向信号路に沿って直後ＩＪに接続された４つの端末装置
１１　、’ｒ２、Ｔ３およびＴ４を備える。各端末装置
は、入力ポートと出力ボートを備える。各端末装置の入
力ポートは上流の端末装置の出力ボートに接続され、各
端末装置の出口ボートは次の下流の端末装置の入力ポー
トに接続される。

本具体例は、特に、回路網１０の端末装置から端末装置
に送られるディジタル信号が、関連する一連の同期パケ
ットが挾まれた一連のデータパケットを含む装置に適合
する。局部的端末装置のデータ伝送速度は、他の端末装
置のデータ伝送速度に関係づけられる。この関係は、デ
ータパケットに対する最大ビット長（Ｌ）により表わす
ことができる。すなわち、 こ＼で、Ｔは局部的端末装置ピッド速度の周波数許容値
（ｆｒｎａｘ−ｆｎｏｍ／ｆｎｏｍ　）であり、Ｗは装
置に対するビット当りの最大位相ジッタ（Ｐｍａｘ）に
関鐸づけられる。こ＼でＷ　＝　（Ｔｏ−Ｐｍａｘ　）
　／　Ｔｏ、Ｔｏはビット伝送周期である。Ｌは予定さ
れた限界より小さいかまｆｃは限界に等しい。さらに、
同期パケットは、予定の最低限界および最大限界間の複
数のビット、例えば本具体例においては６〜１４のビッ
ト数を有する。すなわち、同期パケットは、実際には、
１０ビツトワード±４ビツトワードである。これらの限
界は、他の具体例においては変えることができる。一般
に、所与の公称同期パケット長に対する下限は、逐次の
端末装置がそのパケットのビットを下限に削減すること
を必要とする関連するビット速度を有するシステムの確
率に依存する。所与の公称同期パケット長に対する上限
は、データパケットのデータに対するシステムのスルー
プット要求と物理的な媒体の考察に依存する。

好ましい具体例においては、１０２４ビツトのデータパ
ケットが、公称１０ビツト±４ビツトを有する同期パケ
ットとともに使用される。同期パケットは同じ２進の「
１」より成る一連のビットを含む。データパケットは、
５より多い連続の１より成るシンをもたないように制限
される。

１例として、データは、被変調キャリヤにより端末装置
から端末装置に送ることができる。各端末装置において
受信された信号は、復調されたＮＲＺＩディジタル伯号
に変換できる。ＮＲＺＩ信号は、位相ロックルーズを使
って再生ＮＲＺデータに変換し得る。位相ロックループ
は、回収されたデータから振幅および位相ノズルを除去
する。

再構成されたＰＬＬ基準ＮＲＺデーデー、上流の端末装
置ビット速度により決定されるビット速度を有する。し
たがって、このビット速度は、クリスタルの許容値例え
ば０．０００５％およびエージングパラメータ例えば０
．０００５％／年にしたがってこの局部端末装置のビッ
ト速度に関して変動し得る。この差のため、局部端末装
置サンプリング点がビット窓の観察中心からドリフトし
過ぎるのを防ぐため、ＰＬＬ−ＮＲＺテーデー周期的位
相調節を局部端末装置ビット速度に対して行なう必要が
ある。これを可能にするため１〜２ビツトの可変の遅延
が提供される。遅延要素の限界に達すると、通過するデ
ータ流に対して１ビツトが選択的に加減される。実際に
は、これにより局部端末装置の伝送速度が変調される。

ＰＬＬはＰＬＬ−ＮＲＺデータの「エツジジッタ」を大
幅に除去したから、遅延調節のグラニュラリティは比較
的粗い。最小調節ステップは、局部ピッ）（Ｈ８）サン
プルクロックの周期である。遅延調節は、時間的に別個
の瞬間になされる。調節の機会は、通過するデータパケ
ットに対して挾まれるパケット中の同期情報が周期的に
存在することにより提供される。

同期パケットはビットパターンにより識別されるが、こ
のパターンの独自性はビット列のプロトコルにより保証
される。本具体例においては、すべて１より成るパター
ンが、　「０−ＩＪおよびｒｌ−ｏＪの反転により境界
を確定される。本具体例においては、ロー１および１−
０反転間に少なくとも６、そして１４より多く々い連続
の１が存続する。同期パケット長の可変性によりビット
の挿入または消去が許容されるが、これは可変遅延要素
の限界に達したときに行なわれる。

０１１１１１１０−最低長同期パケット（＝６つの１ビ
ツト） （ｌｉｌｌｌｌｌｌｌｌｌｌｌｌｌｏ−最大長同期パケ
ット可変遅延は別個に調節される。遅延は、各ステップ
で１〜２ピット時変わるが、これは比較的速い局部発振
器すなわちビットサンプル（Ｈ８）クロックの周期の長
さに等しい。

好ましい具体例において、遅延はブロック３４および１
Ｂの２つのカスケード接貴されたフリップフロップによ
り導入される。第２のフリップ７０ツブは、局部端末装
置ビット速度の（Ｔｘ　）クロックに等しい不変速度で
第１のフリップフロップからロードされる。第１のフリ
ップフロップは、概ねビット窓の中央でＰＬＬ−ＮＲＺ
データをサンプルする。遅延の長さは、Ｉ　Ｔｘクロッ
ク周期と、第１のフリップフロップのサンプリングと第
２の７リツプフロツプのサンプリングのロードの間の時
間との和である。

第１の７リツプフロツプのサンプル点は、同１期記号が
通過する度に再選択される。同期パケットは、６または
それ以上の１がこの第１の７リツプフロツプに順次ロー
ドするとき通過していることが決定される。この状態が
起こると、２進０（ＨＳクロック信号に同期する）がＰ
ＬＬ−ＮＲＺデータに検出されるまで第１フリツプフロ
ツプのサンプリングは抑止される。この０が現われると
、カウンタが始動し、最適のサンプル点を決定する。

サンプル点が再選択されると、遅延は有効に変更される
。

再選択は、通過する同期パケットに作用しない場合もあ
り、１ビツトだけ切断する場合もあり、１だけ延長する
場合もある。同期パケット寸法は、遅延限界に達したと
きのみ変更される。遅延が現在最大であり増大すること
が必要であれば、遅延は最小に戻され、バクットを１だ
け切除する（最低パテ６ツト長限界に達していなければ
）。遅延が最小であり縮めることが必要であれば、遅延
は最大に向って増大され、バケツ）ｉｔ、１ビツトだけ
延長せしめられる（最大パケット長限界に達していない
限り）。牌の端末装置が最悪の周波数不整合に遭遇すれ
ば、１０中１の同期パケットの長さが変更される。

そのとき、再クロック送信データ（同期およびデータパ
ケットの両者を含む）は、キャリヤ上に変調され次の下
流の端末装置に伝送される前にＮＲＺ　Ｉ形式に再コー
ド化される。コード化は、端末装置の不変のビット速度
クロックに関してなされる。

第２図は端末装ＢＴ、内の同期回路網１２を図示するも
のである。端末装置Ｔ２〜Ｔ４の対応する回路網もこれ
に同様である。端末装置Ｔ、の残りの部分（例えば他の
装置とのインターフェース、アクセス制御装置等に適合
した装置）は第２図には示されていない。同期回路網１
２は、線１４ａにより入力ボートに接続された入力段１
４、線１８ａにより出力ポートに接続された出力段１８
、および段階１４および１８を接続する中間段１６を備
える。

本具体例において、入力段１４は、位相ロックループ（
ＰＬＬ）クロンク回復回路２０およびシフトレジスタ２
２を備える。ＰＬＬ回路２ｏは、端末装置Ｔ４から受信
された信号から受信（Ｒｘ　）クロック信号を抽出する
。Ｒｘクロック信号は、シフトレジスタ２２に供給され
、抽出されたＲｘクロック信号と同期して紗１４ａを介
して供給されるデータ信号を再発生させる。線２２ａ上
のこの再発生データ信号は、中間段１６に供給される。

段階１８は、出力シフトレジスタ２４および送信クロッ
クジェネレータ２６を含んでいる。送信クロックジェネ
レータ２６は、端末装置１と関連する予定された一定の
データ伝送速度に対応する繰返し周波数で送信（Ｔｘ　
）クロック信号を生ずる。シフトレジスタ２４は、Ｔｘ
クロック信号および線２４　ａを介して供給されるディ
ジタル信号によりクロックされ、端末装置Ｔ、と関連す
るデータ伝送速度で下流の端末装置Ｔ２にディジタル信
号を供給する。

本具体例において、中間段１６は、高速度クロックジェ
ネレータ、３０、エラスチッククロックジェネレータ３
２、ディジタルサンプル・ホールド回Ｐ６３４およびコ
ントローラ３８を備える。コントローラ３８は、クロッ
クセレクタ４０、同期ワード検出器４２、同期終了（Ｅ
Ｏ８）検出器４４、およびシフトレジスタ遅延回路を含
む。

本具体例において、高速クロックジェネレータ６０は、
送信クロック信号の繰返し周波数の８倍で、送信クロッ
ク信号と同期する窩速（Ｈ８）クロック信号を発生する
。エラスチッククロックジェネレータ６２はジェネレー
タ３０に接続されており、８個のエラスチッククロック
信号Ｏｒ　、　０２・・―・０８　　を発生する。各信
号は、データ伝送速朋に対応する繰返し速度を有してい
る。エラスチッククロックジェネレータ３２により発生
される各信号は、送信クロック信号の周期の７８倍の異
々る倍数だけ送信（Ｔｘ　）クロック信号に関して時間
的にシフトされる。他の具体例においては、異なる数（
８以下）の信号を適当に位相調節されたクロックジェネ
レータにより発生し得る。

クロックセレクタ４０は、エラスチッククロック信号の
１つを選択し、その信号を線４０ａを経てサンプル・ホ
ールド回路６４のクロック入力に供給するように適合さ
れている。この具体例における回路６４は、単一のシフ
トレジスタ段を備えており、そして該シフトレジスタ段
のデータ入力は線２２ａに接続され、データ出力は線２
４ａに接続されている。回路３４のシフトレジスタのク
ロック入力にクロックパルスを供給すると、該シフトレ
ジスタのデータ入力（す力わち線２２ａ）の２進値ば、
データ出力（すなわち線２４ａ）に転送される。

同期ワード検出器４２は、その入力が線２２　ａに接続
されており、そのクロック入力が線４０ａ上のエラスチ
ッククロック信号により駆動される。

Ｅ　ＯＳ検出器４４は、線２２ａに接続されており、そ
の線上のデータの反転を検出するよう適合されている。

検出器４４の出力は、シフトレジスタ遅延回路４５をＨ
Ｓクロック速度で通され、反転の検出後）ＩＳクロック
信号の４周期ごとにＥＯＰ信号が生ずるようになされて
いる。

動作において、クロックセレクタ４０は、エラスチック
クロック信号の１つをサンプル・ホールド回路３４に供
給する。同期ワード検出器４２は、１２２ａ上のディジ
タル信号を監視する。同期ノくケラトを検出すると、す
なわち少なくとも６個の連続の２進１を検出すると、検
出器４２はクロックセレクタ４０の動作を抑止する信号
を発生する。

この結果、長い「２進１」がこのとき線２４ａ上に発生
する。

検出器４２による同期ワード検出に続いて、同期終了（
ＥＯ８）検出器４４が線２２ａを監視し、最初の反転を
検出し、同期パケットの終了を指示する。同期パケット
の検出にて、ＥＯ８検出器４４および遅延回路４５は、
ＨＳクロック佃信号ｎ／２の反復周期の後パケット終了
（ＥＯＰ）信号を発生する。このＥＯＰ信号は、クロッ
クセレクタ４０のイネーブル入力に供給され、そして該
クロックセレクタは、ＥＯＰ信号にもつとも近い反転を
有するエラスチッククロック信号（０，，０２・・・・
Ｏ，）を選択し、この選択されたエラスチッククロック
信号を、セレクタ４０の動作が次に抑止されるまで線Ａ
Ｏａに供給する。

このセレクタの動作抑止まで、線２２ａ上のデータパケ
ットは、選択されたエラスチッククロック信号に応答し
て回路６４を通して送られる。このようにして、複合デ
ータパケットおよび同期パケットは、Ｔｘクロック速度
にてレジスタ２４を介して端末装置Ｔ２に送ることがで
きる。

本発明は、発明の技術思想から逸脱することなく他の特
定の形式で具体化できるものである。それゆえ、こ＼に
示した具体例は単なる例示であり、本発明を限定するも
のでないことをはっきりと理解されたい。

【図面の簡単な説明】

第１図は本発明を採用したリング通信回路のブロック図
および第２図は第１図の回路の同期回路のブロック図で
ある。 １０：通信回路網 Ｔ＋　、　Ｔ２　、Ｔｓ　、Ｔ４　　：端末装置１２：
同期回路 １４：入力段 １６：中間段 １８：出力段 ２０：ＰＬＬクロック回復回路 ２２．２４：シフトレジスタ ２６：送信クロックジェネレータ ６０：高速クロックジェネレータ ３２：エラスチッククロックジェネレータろ４：サンプ
ル・ホールド回路 ６８：コントローラ ４０：クロックセレクタ ４２：同期ワード検出器 ４４、：ＥＯ８検出器 ４５：シフトレジスタ

Claims (3)

【特許請求の範囲】
1. （１）単方向通信リングを提供するように接続された複
   数の端末装置を備え、該各端末装置が入力ボートおよび
   出力ボートを含み、入力ボートが次の上流端末装色の出
   力ボートに接続され、出力ボートが次の下流の端末装置
   の人力ボートに接続され、各端末装置が、 Ａ、関連する一連の受信同期パケットが挾まれた一連の
   受信データパケットを含み、該データパケットが予定さ
   れた限界以下または該限界に等しいビット数を有し、前
   記同期パケットが予定された最大および最低限界間のビ
   ット数を有するディジタル信号を、前記人力ボートで次
   の上流の端末装置と関連するデータ速度で受信する手段
   と、Ｂ、各受信同期パケットおよび関連する受信データ
   パケットを検出する手段と、 Ｃ０該検出手段に応答して、一連の送信同期パケットお
   よび関連する送信データパケットを前記端末装置と関連
   する予定の一定のデータ伝送速度で発生するための手段
   と、 Ｄ、前記の一連の送信同期パケットおよび関連する送信
   データパケットを前記出力ボートから前記端末装置と関
   連する前記データ伝送速度で伝送する手段と を備え、 各送信データパケットのデータビットが対応する受信デ
   ータパケットのデータビットとピッド対ピッドで整合し
   ており、送信同期パケットのビット数は、関連する受信
   同期パケットのビット数と同一または不同であり、各送
   信データパケットおよびその関連する送信同期パケット
   に対するデータ速度が前記端末装置と関連する前記デー
   タ伝送速度に対応するようになされたことを特徴とする
   リング通信回路網。
2. （２）　　前記検出手段および発生手段が、前記データ
   伝送速度に対応する繰返し周波数を有する送信（Ｔｘ）
   り四ツク信号を発生する送信クロック発生手段と、デー
   タ伝送速度のｎ倍（こ（にｎは整数である）の繰返し周
   波数を有し前記Ｔｘクロック信号と同期する高速Ｈ８り
   四ツク信号を発生する尚速クロック発生手段と、前記入
   力ポートにおいて前記同期パケットを検出し、この検出
   を表わす同期（Ｓ）　　信号を発生する同期検出手段と
   、前記入力ポートに接続されるデータ入力線と、前記信
   号線に接続されるデータ出力線と、エラスチッククロッ
   ク人力線を有する第１のシフトレジスタと、前記信号線
   に接続されたデータ入力線、前記出力ボートに接続され
   たデータ出力線および前記送信クロック発生手段に接続
   された送信クロック人力線を有する第２シフトレジスタ
   であって、送信クロック入力線に供給される前記Ｔｘク
   ロック信号に応答してデータ人力線上の２進レベルをデ
   ータ出力線にシフトするよう構成されたものと、前記入
   力ポートに接続され、該入力ポートにおける前記ディジ
   タル信号の論理反転を検出する手段、および前記同期パ
   ケットの検出後動作し、前記入力ポートにおける前記信
   号の次の論理反転の後前記Ｈａクロック信号の％の繰返
   し同期後パテット終了（ＥＯＰ）信号を発生する手段と
   、前記高速クロック発生手段に接続され、前記Ｉ（Ｓク
   ロック信号、前記Ｓ信号および前記ＥＯＰ信号に応答し
   て、供給される前記ＨＳクロック信号の速度の／にて前
   記ＥＯＰ信号と同期するエラスチッククロック信号を発
   生する選択的に動作し得るエラスチッククロック発生手
   段であって、前記エラスチッククロック信号を前記エラ
   スチッククロック人７１に結合する手段を含み、前記エ
   ラスチッククロック発生手段が供給されるＳＮＮ後後動
   作抑制され、供給されるＥＯＰ信号後動作を許容される
   ものを含む特許請求の範囲第１項記載のリング通信回路
   網。
3. （３）　　データパケット長（Ｌ）がＬＡＷ　（１−Ｔ
   ”）／２Ｔであり、こｋにＴは前記端末装置と関連する
   ビット速度の許容値であり、Ｗは前記データ信号に対す
   る最大位相ジッタを表わす、前記検出手段および前記発
   生手段が、前記データ伝送速度に対応するに返し速度を
   有する送信クロック信号（Ｔｘ）を発生する送信クロッ
   ク発生手段と、ｎのエラスチッククロック信号、こ＼に
   ｎは整数である、を発生するエラスチッククロック発生
   手段であって、各エラスチッククロック信号が前記デー
   タ伝送速度に対応する繰返し周波数を有し、各々前記Ｔ
   Ｘクロック信号の周期のン。倍の異なる倍数だけ前記Ｔ
   Ｘクロック信号に関して時間的にシフ）２れるものと、
   前記エラスチッククロック信号の供給された１つにより
   決定された時点に前記の受信されたデータ信号をサンプ
   ル、保持する手段と、前記Ｔｘクロック信号で前記の保
   持されたサンプルをクロックして、前記送信データパケ
   ットおよび前記送信同期パケットを発生するシフトレジ
   スタ手段と、前記のサンプル・保持された値が前記同期
   パケットに対応することを検出し、この検出に応答して
   、前記エラスチッククロック信号の１つを選択してこの
   選択されたエラスチッククロック信号を前記サンプル・
   ホールド手段に供給する手段を含むコントローラを備え
   、前記の選択されたエラスチッククロック信号が、前記
   受信されたデータ信号における検出された同期パケット
   に続く最初の反転から前記ＴＸクロック信号の周期の才
   に実質的に等しい周期だけ時間的にシフトされたエラス
   チッククロック信号であるようになされた特許請求の範
   囲第１項記載のリング通信回路網。