CN101656208A - 一种选择性去除TaN金属栅电极层的方法 - Google Patents

一种选择性去除TaN金属栅电极层的方法 Download PDF

Info

Publication number
CN101656208A
CN101656208A CN200910307689A CN200910307689A CN101656208A CN 101656208 A CN101656208 A CN 101656208A CN 200910307689 A CN200910307689 A CN 200910307689A CN 200910307689 A CN200910307689 A CN 200910307689A CN 101656208 A CN101656208 A CN 101656208A
Authority
CN
China
Prior art keywords
gate electrode
electrode layer
metal gate
hard mask
tan metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910307689A
Other languages
English (en)
Other versions
CN101656208B (zh
Inventor
李永亮
徐秋霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN2009103076891A priority Critical patent/CN101656208B/zh
Publication of CN101656208A publication Critical patent/CN101656208A/zh
Application granted granted Critical
Publication of CN101656208B publication Critical patent/CN101656208B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种选择性去除TaN金属栅电极层的方法,属于集成电路制造技术领域。所述方法包括以下步骤:在半导体衬底上形成高K栅介质层;在所述高K栅介质层上形成TaN金属栅电极层,并在其上形成非晶硅硬掩膜;采用干法刻蚀所述非晶硅硬掩膜形成硬掩膜的图形;采用湿法腐蚀对未被所述硬掩膜的图形覆盖的TaN金属栅电极层进行选择性腐蚀;采用湿法腐蚀去除所述硬掩膜的图形。本发明以非晶硅为硬掩膜,采用湿法腐蚀TaN金属栅电极层时,可以实现高选择比的TaN金属栅电极层的去除;另外,采用湿法腐蚀液去除剩余的非晶硅硬掩膜时,对TaN金属栅电极层和高K栅介质层的选择比很高,不存在兼容性问题。

Description

一种选择性去除TaN金属栅电极层的方法
技术领域
本发明涉及一种选择性去除金属栅电极层的方法,尤其涉及一种选择性去除TaN金属栅电极层的方法,属于集成电路制造技术领域。
背景技术
随着半导体器件的特征尺寸进入到45nm技术节点以后,采用高K(介电常数)/金属栅材料代替传统的SiO2/poly(多晶硅)结构已经成为了必然的选择。TaN金属栅材料由于具有好的热稳定性、化学稳定性,可以控制的功函数,以及与Hf基高介电常数栅介质有好的粘附性等特点使其成为了纳米级CMOS(互补型金属-氧化物-半导体场效应晶体管)器件中NMOSFET(N型金属-氧化物-半导体场效应晶体管)金属栅材料的有力候选者。为了实现N/PMOSFET对金属栅功函数的不同要求,即N/PMOSFET金属栅的有效功函数应分别处于Si的导带底/价带顶,可采用淀积-腐蚀-再淀积的集成方法实现。该集成方法是在高K栅介质层上淀积第一层金属栅电极层后,先用湿法腐蚀选择性去除第一层金属栅电极层,然后再淀积第二层金属栅电极层,从而实现N/PMOSFET具有不同功函数的金属栅。
采用淀积腐蚀再淀积的集成方法实现双金属栅的集成时,若第一层金属栅电极层是由TaN形成的,为了实现TaN金属栅电极层的选择性去除必须要满足以下条件:TaN金属栅电极层的腐蚀溶液要对高K栅介质层和掩膜具有较高的选择比;TaN金属栅电极层湿法腐蚀后,去除掩膜时也不能损伤高K栅介质层和TaN金属栅电极层,否则会影响器件的可靠性。采用含有NH4OH和H2O2的混合溶液腐蚀TaN金属栅电极层时,由于该溶液中含有的NH4OH溶液对光刻胶掩膜损伤较大,采用光刻胶掩膜为掩膜的工艺窗口很小,所以一般采用正硅酸四乙酯(TEOS)硬掩膜来实现TaN金属栅电极层的选择性去除。另外,虽然NH4OH和H2O2的混合溶液对正硅酸四乙酯硬掩膜的选择比很高,可以实现TaN金属栅电极层的选择性去除,但去除正硅酸四乙酯时需采用含有HF的溶液,该溶液对HfO2高K栅介质层的选择比很高,但对HfSiON等高K栅介质层的选择比很低,所以正硅酸四乙酯硬掩膜与HfSiON高K栅介质层存在兼容性的问题,不适用于在HfSiON高K栅介质层上实现TaN金属栅电极层选择性去除的需要。
发明内容
本发明针对现有湿法腐蚀选择性去除第一层TaN金属栅电极层后,需采用含有HF的溶液去除TEOS硬掩膜,但含有HF的溶液对HfSiON等高K栅介质层的选择比很低,使得TEOS硬掩膜与HfSiON高K栅介质层存在兼容性的问题,不适用于在HfSiON高K栅介质层上实现TaN金属栅电极层选择性去除需要的不足,提供一种选择性去除TaN金属栅电极层的方法。
本发明解决上述技术问题的技术方案如下:一种选择性去除TaN金属栅电极层的方法,包括以下步骤:
步骤10:在半导体衬底上形成高K栅介质层;
步骤20:在所述高K栅介质层上形成TaN金属栅电极层,并在所述TaN金属栅电极层上形成非晶硅硬掩膜;
步骤30:采用干法刻蚀所述非晶硅硬掩膜形成硬掩膜的图形;
步骤40:采用含有NH4OH和H2O2的混合溶液对未被所述硬掩膜的图形覆盖的TaN金属栅电极层进行选择性腐蚀;
步骤50:采用含有NH4OH的水溶液去除所述硬掩膜的图形。
进一步,所述步骤10中的高K栅介质层由HfO2、HfON、HfAlO、HfAlON、HfTaO、HfTaON、HfSiO、HfSiON、HfZrO、HfZrON、HfLaO或者HfLaON形成,所述高K栅介质层通过物理气相淀积、金属有机化学气相沉积或者原子层淀积形成。
进一步,所述步骤20中非晶硅硬掩膜通过低压化学气相淀积或者等离子体增强化学气相淀积形成,其厚度为400埃~1500埃。
进一步,所述步骤30中采用体积比为1∶3~3∶1的Cl2和HBr混合气体对所述非晶硅硬掩膜进行干法刻蚀,从而形成硬掩膜的图形。
进一步,所述步骤40中于50℃~70℃下,采用含有NH4OH和H2O2的混合溶液,对未被所述硬掩膜的图形覆盖的TaN金属栅电极层进行湿法腐蚀。
进一步,所述NH4OH和H2O2的混合溶液中NH4OH溶液和H2O2溶液的体积比为1∶5~2∶1。
进一步,所述NH4OH溶液的浓度为25%,所述H2O2溶液的浓度为30%。
进一步,所述步骤50中于50℃~70℃下,采用含有NH4OH的水溶液去除所述硬掩膜的图形。
进一步,所述含有NH4OH的水溶液为包括NH4OH和H2O的混合溶液,所述NH4OH溶液和H2O的体积比为1∶20~1∶1。
进一步,所述NH4OH溶液的浓度为25%。
本发明的有益效果是:本发明选择性去除TaN金属栅电极层的方法,以非晶硅为硬掩膜,采用NH4OH和H2O2的混合溶液腐蚀TaN金属栅电极层时,对高K栅介质层和非晶硅硬掩膜的选择比很高,可以实现高选择比的TaN金属栅电极层的去除;另外,选择性去除TaN金属栅电极层后,采用含NH4OH的水溶液去除剩余的非晶硅硬掩膜时,含NH4OH的水溶液对TaN金属栅电极层和高K栅介质层的选择比很高,不存在兼容性问题,该方法完全满足双金属栅集成中选择性去除由TaN形成的第一层金属栅电极层的需要。
附图说明
图1为本发明实施例选择性去除TaN金属栅电极层的方法流程图;
图2为本发明实施例形成高K栅电极层的结构示意图;
图3为本发明实施例形成非晶硅硬掩膜的结构示意图;
图4为本发明实施例形成硬掩膜的图形后的结构示意图;
图5为本发明实施例形成硬掩膜的图形后的扫描电镜图;
图6为本发明实施例TaN金属栅电极层湿法腐蚀后的结构示意图;
图7为本发明实施例TaN金属栅电极层湿法腐蚀后的扫描电镜图;
图8为本发明实施例非晶硅硬掩膜的图形湿法腐蚀后的结构示意图;
图9为本发明实施例非晶硅硬掩膜的图形湿法腐蚀后的扫描电镜图。
具体实施方式
以下结合附图对本发明的原理和特征进行描述,所举实例只用于解释本发明,并非用于限定本发明的范围。
图1为本发明实施例选择性去除TaN金属栅电极层的方法流程图。如图1所示,所述方法包括以下步骤:
步骤10:提供一种具有NMOS区域101和PMOS区域102的半导体衬底100,并在所述半导体衬底100上形成高K栅介质层103。
所述高K栅介质层103由HfO2、HfON、HfAlO、HfAlON、HfTaO、HfTaON、HfSiO、HfSiON、HfZrO、HfZrON、HfLaO或者HfLaON形成,其厚度为2纳米~4纳米。所述高K栅介质层103可以使用常规的沉积方法形成,如物理气相淀积、金属有机化学气相沉积或者原子层淀积形成。图2为本发明实施例形成高K栅介质层的结构示意图。如图2所示,所述高K栅电极层103的材料为HfSiON,是通过原子层淀积形成的,其厚度为3纳米。
步骤20:在所述高K栅介质层103上形成TaN金属栅电极层104,并在所述TaN金属栅电极层104上形成非晶硅硬掩膜105。
所述TaN金属栅电极层104的厚度为10纳米~50纳米。所述非晶硅硬掩膜105通过低压化学气相淀积或者等离子体增强化学气相淀积形成,其厚度为400埃~1500埃。图3为本发明实施例形成非晶硅硬掩膜的结构示意图。如图3所示,所述非晶硅硬掩膜105是通过低压化学气相淀积形成的,于550℃下在厚度为500埃的TaN金属栅电极层104上形成了厚度为650埃的非晶硅硬掩膜105。
步骤30:采用干法刻蚀所述非晶硅硬掩膜105形成硬掩膜的图形。
在进行干法刻蚀前,先在所述非晶硅硬掩膜105表面旋涂光刻胶进行光刻,形成光刻图形后,再采用Cl2/HBr基气体对所述非晶硅硬掩膜105进行干法刻蚀,从而形成硬掩膜的图形。图4为本发明实施例形成硬掩膜的图形后的结构示意图,图5为本发明实施例形成硬掩膜的图形后的扫描电镜图。如图4及图5所示,光刻后,采用体积比为1∶3~3∶1的Cl2和HBr混合气体干法刻蚀形成硬掩膜图形,其中,干法刻蚀的射频功率为100瓦~500瓦,压强为80mt(相当于10.7pa)~250mt(相当于33.3pa)。通过优化的非晶硅硬掩膜的干法刻蚀工艺,不仅得到了陡直的刻蚀剖面,而且刻蚀可以停止在所述TaN金属栅电极层104的表面上。
步骤40:采用含有NH4OH和H2O2的混合溶液对未被所述硬掩膜的图形覆盖的TaN金属栅电极层104进行选择性刻蚀。
于50℃~70℃下,优选于60℃下,采用含有NH4OH和H2O2的混合溶液,对未被所述硬掩膜的图形覆盖的TaN金属栅电极层104进行湿法腐蚀。所述NH4OH和H2O2的混合溶液中NH4OH溶液和H2O2溶液的体积比为1∶5~2∶1,优选地,所述NH4OH溶液和H2O2溶液的体积比为1∶2。所述NH4OH溶液的浓度为25%,所述H2O2溶液的浓度为30%。图6为本发明实施例TaN金属栅电极层湿法腐蚀后的结构示意图,图7为本发明实施例TaN金属栅电极层湿法腐蚀后的扫描电镜图。如图6及图7所示,未被所述硬掩膜的图形覆盖的TaN金属栅电极层104已经完全腐蚀干净,且没有过多的横向腐蚀。
步骤50:采用含有NH4OH的水溶液去除所述硬掩膜的图形。
为了后续工艺的顺利进行,必须高选择比地去除所述非晶硅硬掩膜的图形。故,于50℃~70℃下,优选于60℃下,采用含有NH4OH的水溶液去除所述硬掩膜的图形。所述含有NH4OH的水溶液为包括NH4OH和H2O的混合溶液,所述NH4OH溶液和H2O的体积比为1∶20~1∶1,优选地,所述NH4OH溶液和H2O的体积比为1∶10。所述NH4OH溶液的浓度为25%。图8为本发明实施例非晶硅硬掩膜的图形湿法腐蚀后的结构示意图,图9为本发明实施例非晶硅硬掩膜的图形湿法腐蚀后的扫描电镜图。如图8及图9所示,剩余的非晶硅硬掩膜已经完全腐蚀干净。
综上所述,本发明实施例选择性去除TaN金属栅电极层的方法具有以下三个有意效果:
1、本发明所采用的TaN金属栅电极层的腐蚀溶液,对HfSiON等高K栅介质层具有很高的选择比,不影响高K栅介质层的可靠性。采用经过优化配比的NH4OH和H2O2的混合溶液腐蚀TaN金属栅电极层时,TaN金属栅电极层对HfSiON等高K栅介质层的选择比可达到80∶1~202∶1。
2、本发明提出的选择性去除TaN金属栅电极层的方法中采用的非晶硅硬掩膜,可以采用NH4OH水溶液去除,且该溶液对TaN金属栅电极层和HfSiON等高K栅介质层的选择比非常高,不存在硬掩膜去除与HfSiON等高K栅介质层不兼容的问题。采用经过优化配比的NH4OH水溶液去除非晶硅硬掩膜时,非晶硅硬掩膜对TaN金属栅电极层和HfSiON等高K栅介质层的选择比可以达到500∶1以上。
3、本发明提出的选择性去除TaN金属栅电极层的方法满足双金属栅集成中选择性去除第一层金属栅的需要,为实现高K/双金属栅的集成提供了必要保证。
因此,本发明所提供的选择性去除TaN金属栅电极层的方法更适于纳米级CMOS器件中高介电常数介质/双金属栅的集成,更符合超大规模集成电路的内在要求和发展方向。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种选择性去除TaN金属栅电极层的方法,其特征在于,包括以下步骤:
步骤10:在所述半导体衬底(100)上形成高K栅介质层(103);
步骤20:在所述高K栅介质层(103)上形成TaN金属栅电极层(104),并在所述TaN金属栅电极层(104)上形成非晶硅硬掩膜(105);
步骤30:采用干法刻蚀所述非晶硅硬掩膜(105)形成硬掩膜的图形;
步骤40:采用含有NH4OH和H2O2的混合溶液对未被所述硬掩膜的图形覆盖的TaN金属栅电极层(104)进行选择性腐蚀;
步骤50:采用含有NH4OH的水溶液去除所述硬掩膜的图形。
2.根据权利要求1所述的选择性去除TaN金属栅电极层的方法,其特征在于,所述步骤10中的高K栅介质层(103)由HfO2、HfON、HfAlO、HfAlON、HfTaO、HfTaON、HfSiO、HfSiON、HfZrO、HfZrON、HfLaO或者HfLaON形成,所述高K栅介质层(103)通过物理气相淀积、金属有机化学气相沉积或者原子层淀积形成。
3.根据权利要求1所述的选择性去除TaN金属栅电极层的方法,其特征在于,所述步骤20中非晶硅硬掩膜(105)通过低压化学气相淀积或者等离子体增强化学气相淀积形成,其厚度为400埃~1500埃。
4.根据权利要求1所述的选择性去除TaN金属栅电极层的方法,其特征在于,所述步骤30中采用体积比为1∶3~3∶1的Cl2和HBr混合气体对所述非晶硅硬掩膜(105)进行干法刻蚀,从而形成硬掩膜的图形。
5.根据权利要求1所述的选择性去除TaN金属栅电极层的方法,其特征在于,所述步骤40中于50℃~70℃下,采用含有NH4OH和H2O2的混合溶液,对未被所述硬掩膜的图形覆盖的TaN金属栅电极层(104)进行湿法腐蚀。
6.根据权利要求5所述的选择性去除TaN金属栅电极层的方法,其特征在于,所述NH4OH和H2O2的混合溶液中NH4OH溶液和H2O2溶液的体积比为1∶5~2∶1。
7.根据权利要求6所述的选择性去除TaN金属栅电极层的方法,其特征在于,所述NH4OH溶液的浓度为25%,所述H2O2溶液的浓度为30%。
8.根据权利要求1所述的选择性去除TaN金属栅电极层的方法,其特征在于,所述步骤50中于50℃~70℃下,采用含有NH4OH的水溶液去除所述硬掩膜的图形。
9.根据权利要求8所述的选择性去除TaN金属栅电极层的方法,其特征在于,所述含有NH4OH的水溶液为包括NH4OH和H2O的混合溶液,所述NH4OH溶液和H2O的体积比为1∶20~1∶1。
10.根据权利要求9所述的选择性去除TaN金属栅电极层的方法,其特征在于,所述NH4OH溶液的浓度为25%。
CN2009103076891A 2009-09-25 2009-09-25 一种选择性去除TaN金属栅电极层的方法 Active CN101656208B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009103076891A CN101656208B (zh) 2009-09-25 2009-09-25 一种选择性去除TaN金属栅电极层的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009103076891A CN101656208B (zh) 2009-09-25 2009-09-25 一种选择性去除TaN金属栅电极层的方法

Publications (2)

Publication Number Publication Date
CN101656208A true CN101656208A (zh) 2010-02-24
CN101656208B CN101656208B (zh) 2011-11-16

Family

ID=41710422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009103076891A Active CN101656208B (zh) 2009-09-25 2009-09-25 一种选择性去除TaN金属栅电极层的方法

Country Status (1)

Country Link
CN (1) CN101656208B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011050623A1 (zh) * 2009-10-28 2011-05-05 中国科学院微电子研究所 图案化方法
CN102456569A (zh) * 2010-10-27 2012-05-16 中国科学院微电子研究所 一种栅极刻蚀的方法
CN102915917A (zh) * 2011-08-03 2013-02-06 中国科学院微电子研究所 一种互补型金属氧化物半导体场效应晶体管的制备方法
CN103420329A (zh) * 2013-08-29 2013-12-04 上海宏力半导体制造有限公司 用于MEMS工艺的TaN刻蚀聚合物残留去除方法
CN107731841A (zh) * 2017-08-29 2018-02-23 长江存储科技有限责任公司 一种改善3d nand闪存seg生长质量的方法
CN107731843A (zh) * 2017-08-29 2018-02-23 长江存储科技有限责任公司 一种提高seg生长高度均一性方法
CN109423290A (zh) * 2017-08-25 2019-03-05 弗萨姆材料美国有限责任公司 用于在制造半导体器件过程中相对于氮化钛选择性地去除氮化钽的蚀刻溶液

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5976767A (en) * 1997-10-09 1999-11-02 Micron Technology, Inc. Ammonium hydroxide etch of photoresist masked silicon
CN100413031C (zh) * 2006-02-24 2008-08-20 北京大学 金属栅/高k栅介质制备工艺及双金属栅cmos的制备方法
US8536660B2 (en) * 2008-03-12 2013-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid process for forming metal gates of MOS devices
CN101397499B (zh) * 2008-09-26 2011-07-06 中国科学院微电子研究所 TaN材料腐蚀溶液以及TaN材料腐蚀方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011050623A1 (zh) * 2009-10-28 2011-05-05 中国科学院微电子研究所 图案化方法
US8338084B2 (en) 2009-10-28 2012-12-25 Institute of Microelectronics, Chinese Academy of Sciences Patterning method
CN102456569A (zh) * 2010-10-27 2012-05-16 中国科学院微电子研究所 一种栅极刻蚀的方法
CN102915917A (zh) * 2011-08-03 2013-02-06 中国科学院微电子研究所 一种互补型金属氧化物半导体场效应晶体管的制备方法
CN102915917B (zh) * 2011-08-03 2015-02-11 中国科学院微电子研究所 一种互补型金属氧化物半导体场效应晶体管的制备方法
CN103420329A (zh) * 2013-08-29 2013-12-04 上海宏力半导体制造有限公司 用于MEMS工艺的TaN刻蚀聚合物残留去除方法
CN103420329B (zh) * 2013-08-29 2016-03-23 上海华虹宏力半导体制造有限公司 用于MEMS工艺的TaN刻蚀聚合物残留去除方法
CN109423290A (zh) * 2017-08-25 2019-03-05 弗萨姆材料美国有限责任公司 用于在制造半导体器件过程中相对于氮化钛选择性地去除氮化钽的蚀刻溶液
CN109423290B (zh) * 2017-08-25 2021-11-19 弗萨姆材料美国有限责任公司 用于在制造半导体器件过程中相对于氮化钛选择性地去除氮化钽的蚀刻溶液
CN107731841A (zh) * 2017-08-29 2018-02-23 长江存储科技有限责任公司 一种改善3d nand闪存seg生长质量的方法
CN107731843A (zh) * 2017-08-29 2018-02-23 长江存储科技有限责任公司 一种提高seg生长高度均一性方法

Also Published As

Publication number Publication date
CN101656208B (zh) 2011-11-16

Similar Documents

Publication Publication Date Title
CN101656208B (zh) 一种选择性去除TaN金属栅电极层的方法
US9761684B2 (en) Method and structure for metal gates
US11756838B2 (en) Replacement gate process for semiconductor devices
US7759239B1 (en) Method of reducing a critical dimension of a semiconductor device
US8415254B2 (en) Method for removing dummy poly in a gate last process
CN105789299B (zh) 具有栅极堆叠件的半导体器件的结构和形成方法
US20230377898A1 (en) Methods for reducing scratch defects in chemical mechanical planarization
US9129814B2 (en) Method for integrated circuit patterning
US20200152521A1 (en) Methods of Forming Metal Gates
JP2008211182A (ja) 2つの仕事関数を備えたcmosデバイスの製造方法
CN104616980B (zh) 金属栅极的形成方法
CN108155088A (zh) 去除蚀刻掩模的方法
CN106935503B (zh) 半导体器件的形成方法
KR20060093613A (ko) 금속 질화막 패턴을 갖는 트랜지스터의 형성방법들
CN109285888B (zh) 半导体结构及其形成方法
CN102237268A (zh) 一种插入式TiN金属栅叠层结构的制备和刻蚀方法
JP2010141129A (ja) 半導体装置の製造方法
Li et al. A study of photo-resist strip at dummy poly gate removal process
CN108091570A (zh) 半导体装置及其制造方法
CN102315117B (zh) 一种Mo基/TaN金属栅叠层结构的刻蚀方法
US20140273467A1 (en) Polycrystalline-silicon etch with low-peroxide apm
US20120115321A1 (en) Method for removing polymer after etching gate stack structure of high-k gate dielectric/metal gate
CN103377986B (zh) 接触孔的制作方法
KR20090058043A (ko) 반도체 소자의 세정 방법
CN107437494A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant