CN101651128B - 电熔丝和半导体装置 - Google Patents
电熔丝和半导体装置 Download PDFInfo
- Publication number
- CN101651128B CN101651128B CN2009101660667A CN200910166066A CN101651128B CN 101651128 B CN101651128 B CN 101651128B CN 2009101660667 A CN2009101660667 A CN 2009101660667A CN 200910166066 A CN200910166066 A CN 200910166066A CN 101651128 B CN101651128 B CN 101651128B
- Authority
- CN
- China
- Prior art keywords
- terminal
- oriented film
- cut
- oriented
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及电熔丝和半导体装置。一种电熔丝,包括:要被切断的互连;以及第一端子和第二端子,其分别提供在要被切断的互连的两端。要被切断的互连,包括:第一定向膜,其包含铜作为主要成分并且被定向在(111)面中;以及第二定向膜,其包含铜作为主要成分并且被定向在(511)面中。在第一定向膜的宽度方向上,第二定向膜被提供在第一定向膜内部,以便分割第一定向膜,所述第一定向膜的宽度方向与从第一端子到第二端子的方向相垂直。因此,变得可以确保切断其构成材料为铜的电熔丝,并且此外,可以在切断电熔丝之后将电熔丝保持在良好的切断状态。
Description
技术领域
本发明涉及一种电熔丝和半导体装置。
背景技术
传统上,已知如下技术:通过切断在半导体装置中安装的熔丝,从而执行包括调整半导体装置的电阻值以及拆卸故障元件以更换正常元件的各种工艺。
对于涉及切断熔丝的方法,已知两种方法,其中,一种方法通过用激光照射熔丝的一部分来切断熔丝,以及另一种方法通过使电流流过熔丝从而切断该熔丝。
JP 2004-304002A公开了下列技术。在包含下述熔丝和下述两个导电层的半导体装置中,所述熔丝包括熔丝主体和经由该熔丝主体而彼此耦合的两个焊盘,所述两个导电层分别耦合至两个焊盘,熔丝主体的长度被限定为使得当该熔丝通过在两个导电层之间施加电应力而被熔断时,该熔丝的熔断部位于熔丝主体内,其与和导电层重叠的区域分离。该技术旨在使熔丝能够更可靠地被熔断。
此外,作为通过使电流流过电熔丝来切断电熔丝的示例,已知一种电熔丝,其利用了其中由于电迁移而使得它的构成材料迁移的现象(例如,参见JP 2005-39220A)。
本发明人已经认识到如下事实。如JP 2005-39220A中所述,在利用其中由于电迁移而使得熔丝的构成材料迁移的现象来切断该熔丝的情况下,所担心的是,当在熔丝被切断之后对半导体装置进行热处理时,构成材料会由于电迁移而再次迁移,并且因而该熔丝在切断部分处会再连接。当这样的再连接发生时,即使在切割对象电熔丝被切断之后,也会无法通过检测该电熔丝是否已被切断来得到准确结果。
图7A至7C示出使用铜作为构成材料的电熔丝的示例。
图7A示出切断之前的电熔丝10的结构。电熔丝10包括端子20和22以及在端子20和22之间提供的要被切断的互连12。要被切断的互连12具有比端子20和22的宽度更小的宽度。如图7B所示,当使电流在从电熔丝10的端子20到端子22的方向上流动时,电子在从端子22到端子20的方向上、在要被切断的互连12内迁移。伴随着电子迁移,形成电熔丝10的铜由于电迁移而迁移,由此,在具有较小宽度的要被切断的互连12内产生空隙30。然而,在一些情况下,在利用电迁移来切断的要被切断的互连12内所形成的空隙30没有大到足以在要被切断的互连12的宽度上延伸。结果,存在如上所述的其中电熔丝10没有完全切断的情况或其中当在切断之后进行热处理时电熔丝10由于电迁移而再连接的情况。
在正常操作下使用半导体装置时,发生上述再连接的可能性没有大到引发问题。然而,当半导体装置需要相当高的可靠性时或当在苛刻的条件下使用半导体装置时,必须进一步改善在切断之后保持电熔丝的切断状态的特性。
顺便提及,JP 2001-68475A公开了一种工艺,该工艺允许在含有铜或铜合金层的互连中铜或铜合金结晶粒的大多数形成双晶。这样的铜基膜的双晶形成连贯的双晶边界。在JP 2001-68475A中所描述的是,在连贯的双晶边界中,电迁移速率低,因此,形成双晶边界的两个结晶粒可以基本认为是单个大结晶粒。本发明的发明人发现了可以通过在电熔丝中使用这样的双晶来防止如上所述的电熔丝在切断之后再连接,并且得出了本发明。
发明内容
根据本发明的一个方面,提供一种电熔丝,包括:
要被切断的互连;以及
第一端子和第二端子,其分别提供在要被切断的互连的两端,
要被切断的互连包括:
第一定向膜,其含有铜作为主要成分并且被定向在(111)面内;以及
第二定向膜,其含有铜作为主要成分并且被定向在(511)面内,
在第一定向膜的宽度方向上,第二定向膜被提供在第一定向膜内部,以便分割该第一定向膜,其中,所述宽度方向与从第一端子到第二端子的方向相垂直。
此外,根据本发明的另一方面,提供一种半导体装置,包括:
衬底;以及
电熔丝,包括:
要被切断的互连,其形成在衬底上;以及
第一端子和第二端子,其分别提供在要被切断的互连的两端,
要被切断的互连,包括:
第一定向膜,其含有铜作为主要成分并且被定向在(111)面内;以及
第二定向膜,其含有铜作为主要成分并且被定向在(511)面内,
在第一定向膜的宽度方向上,第二定向膜被提供在第一定向膜内部,以便分割该第一定向膜,其中,所述宽度方向与从第一端子到第二端子的方向相垂直。
当在第一端子和第二端子之间施加电压以切断电熔丝时,电流在第一端子与第二端子之间流动,由此,铜原子随着电子流而扩散。在上述结构中,要被切断的互连由铜熔丝形成,该铜熔丝主要由存在于与电流前进方向相垂直的宽度方向上的(111)定向的晶粒和(511)定向的晶粒构成。结果,铜原子流由于(511)定向的晶粒而被阻塞。因此,在由(511)定向的晶粒构成的第二定向膜的下游侧变得可以形成在熔丝宽度方向上延伸的大空隙。利用该结构,可以防止电熔丝由于随后的热处理等而再连接。此外,该空隙在电熔丝宽度上延伸,从而能够确保电熔丝被切断,这也使得可以消除切断电熔丝所需的切断电压的变化。
要注意的是,作为本发明的一方面,其中适当地结合上述构成组件或修改本发明的说明的方法或装置同样有效。
根据本发明,变得可以确保切断其构成材料为铜的电熔丝,此外,可以在切断之后将电熔丝保持在令人满意的切断状态。
附图说明
根据下面结合附图对某些优选实施例的说明,使本发明的上述以及其他目的、优点和特征更加明显,在附图中:
图1是示出根据本发明实施例的电熔丝的结构的平面图;
图2A和2B示出通过使电流流过根据本发明实施例的电熔丝来切断该电熔丝的过程;
图3A和3B是示出用于包括根据本发明实施例的电熔丝的半导体装置的制造过程的工艺的横截面图;
图4A和4B是示出用于包括根据本发明实施例的电熔丝的半导体装置的制造过程的工艺的横截面图;
图5A和5B是示出用于包括根据本发明实施例的电熔丝的半导体装置的制造过程的工艺的横截面图;
图6A和6B是用于说明形成电熔丝时的晶粒生长速率的示意图;
图7A至7C是用于说明传统电熔丝被切断时的问题的示意图。
具体实施方式
下面,参照附图来说明本发明的实施例。请注意,在全部附图中,相同的附图标记表示相同的构成组件,并且适当地省略对其的说明。
图1是示出根据本实施例的电熔丝的结构的平面图。
电熔丝100包括:要被切断的互连102,其具有直线形状;以及第一端子120和第二端子122,其分别提供在要被切断的互连102的两端的。在本实施例中,电熔丝100包含铜作为主要成分。
要被切断的互连102包括:第一定向膜104,其包含铜作为主要成分并且被定向在(111)面内;以及第二定向膜106,其提供在第一定向膜104内部,包含铜作为主要成分并且被定向在(511)面中。在本实施例中,在与从第一端子120到第二端子122的方向相垂直的宽度方向上、在第一定向膜104内部,提供第二定向膜106,以便分割第一定向膜104。换言之,在具有直线形状的要被切断的互连102的特定部分中、在要被切断的互连102的宽度方向上,提供第二定向膜106。第一端子120和第二端子122主要由第一定向膜104形成。
第一定向膜104和第二定向膜106可以包含除铜之外的不同元素。不同的元素可以是选自Al、Ag、W、Mg、Be、Zn、Pd、Cd、Au、Hg,、Pt、Si、Zr、Ti和Sn中的一种或两种或更多种元素。在使用Al作为不同元素的情况下,该元素被沉积在电熔丝的表面上,这使得可以抑制铜在电熔丝被切断之后在水平方向上扩散。在使用Be、Mg、Zn、Pd、Ag、Cd、Au、Pt或Hg作为不同元素的情况下,可以将含铜金属膜的电阻的增加速率抑制为低。在使用Zr或Ti作为不同元素的情况下,可以增强金属膜与绝缘膜和阻挡金属膜之间的附着力。在使用其氧化还原电位比铜的更低的金属,诸如Mg、Sn、Zn或Cd作为不同元素的情况下,可以防止金属膜的表面被腐蚀。
图2A和2B示出通过使电流流过具有上述结构的电熔丝100来切断电熔丝100的过程。
将高电压施加于第一端子120,同时将第二端子122接地,从而使电流在从第一端子120到第二端子122的方向上流动。电子在与电流的方向相反的方向上流动,因而电子在从第二端子122到第一端子120的方向上、在要被切断的互连102内迁移(图2A)。构成要被切断的互连102的铜原子也沿着电子流动方向扩散。在本实施例中,在与铜的迁移方向相垂直的方向(在下文中也被称为熔丝宽度)上,存在第二定向膜106,该第二定向膜106包含铜并且被定向在(511)面中。因此,当铜原子在从第二端子122到第一端子120的方向上扩散时,由于第二定向膜106而使得铜原子流被阻塞。结果,如图2B所示,在铜原子流相对于第二定向膜106的下游侧,形成在熔丝宽度上延伸的大空隙130。
利用上述结构,变得可以减小用于切断要被切断的互连102所需要的切断电压的变化,此外,可以防止要被切断的互连102在切断电熔丝100之后进行热处理时再连接。
接下来,说明用于根据本实施例的电熔丝100的制造过程。
图3A和3B均示出沿图1的线A-A’截取的横截面图和沿图1的线B-B’截取的横截面图。在各个图中,在左侧示出A-A’横截面,同时在右侧示出B-B’横截面。
在本实施例中,通过示例的方式来描述在半导体衬底202(衬底)上形成电熔丝100的情况。半导体装置200包括:半导体衬底202;蚀刻阻挡膜204,其形成在半导体衬底202上;以及层间绝缘膜206,其形成在蚀刻阻挡膜204上。例如,半导体衬底202是硅衬底。
首先,在层间绝缘膜206中形成在其中形成电熔丝100的凹部。这里,所述凹部被示出为端子凹部208和要被切断的互连凹部210,其中,在端子凹部208中形成第一端子120(或第二端子122),在要被切断的互连凹部210中形成要被切断的互连102(图3A)。端子凹部208被形成为使得其宽度比要被切断的互连凹部210的宽度更大。例如,端子凹部208的宽度被设定为大约270nm至600nm,同时要被切断的互连凹部210的宽度被设定为大约90nm至200nm,这表示端子凹部208可以具有的宽度是要被切断的互连凹部210的宽度的大约三倍。另外,端子凹部208可以具有与要被切断的互连凹部210的深度大致相等的深度。
随后,在半导体衬底202上的整个表面上形成阻挡金属膜212(图3B)。阻挡金属膜212包含诸如Ti、W和Ta的难熔金属。阻挡金属膜212可以由Ti、TiN、W、WN、Ta或TaN或者它们的层压膜制成。由钽阻挡金属制成的膜,作为TaN膜和Ti膜的层压膜,适合用于阻挡金属膜212。在具有较大的互连宽度的端子凹部208中,阻挡金属膜212被形成得较厚。由于该原因,当将TaN膜用于阻挡金属膜212时,变得可以增加阻挡金属膜212的氮含量。因此,当在阻挡金属膜212上形成铜膜以开始晶体生长时,可以容易地将铜膜定向在(111)面中。
此外,尽管图3B中未示出,但是在阻挡金属膜212上形成籽晶金属膜。该籽晶金属膜可以通过溅射等来形成。该籽晶金属膜可以仅由铜制成,或者由铜和除铜之外的不同元素的合金制成。
接着,以低速率(例如,/秒)在半导体衬底202上的整个表面上形成第一铜镀膜214(图4A)。第一铜镀膜214可以通过使用硫酸铜溶液的电镀来形成。在此情况下,为了获得高的自底向上质量,需要硫酸铜溶液的添加剂浓度高,因而在第一铜镀膜214中包含的诸如氧等杂质的浓度被设定得高。
随后,以高速率(例如,/秒)在半导体衬底202上的整个表面上形成第二铜镀膜216(图4B)。第二铜镀膜216可以通过使用硫酸铜溶液的电镀来形成。在此情况下,第二铜镀膜216的生长速率高,并且因此,在第二铜镀膜216中所包含的诸如氧等杂质的浓度比在第一铜镀膜214中所包含的更低。具有较小宽度的要被切断的互连凹部210几乎完全由第一铜镀膜214所掩埋。另一方面,只在端子凹部208的侧壁上以较宽的宽度形成第一铜镀膜214,而端子凹部208的大部分都由第二铜镀膜216所掩埋。
在此状态下,在H2和N2的气体混合物中,在250℃左右进行退火大约5分钟(图5A)。这里,使用诸如氢气(H2)的还原气体来进行退火,因而,第一铜镀膜214和第二铜镀膜216中所包含的杂质,特别是O2等被还原,由此形成纯净的铜膜,使其容易地定向在(111)面中。结果,作为(111)面定向的铜的双晶的、定向在(511)面中的铜面积与定向在(111)面中的铜膜面积都增大。
此外,在此情况下,在第一端子120和第二端子122中的每一个中,膜内的杂质浓度比要被切断的互连102中的杂质浓度更低。因此,第一端子120和第二端子122中的晶粒生长速率比要被切断的互连102中的晶粒生长速率更高。图6A和6B中示出了该状态。
如图6A中所示,晶粒从第一端子120和第二端子122开始生长。如上所述,当将TaN膜用于阻挡金属膜212时,第一端子120和第二端子122中的阻挡金属膜212中的氮含量变大。另外,第一端子120和第二端子122的铜膜由还原气体来照射,并且因此容易被定向在(111)面中。结果,定向在(111)面中的结晶粒从第一端子120和第二端子122向要被切断的互连102开始生长,由此在要被切断的互连102中存在晶粒边界。因而,存在于晶粒边界的、定向在(511)面中的铜被集中在要被切断的互连中。结果,如图6B所示,在熔丝宽度上延伸的第二定向膜106形成在要被切断的互连102的中心附近,其是其中从第一端子120的晶粒生长与从第二端子122的晶粒生长彼此相撞的区域。
返回参考图5B,在进行完退火之后,通过化学机械抛光(CMP)等来去除暴露在端子凹部208和要被切断的互连凹部210外部的镀膜,从而形成由要被切断的互连102、第一端子120和第二端子122(图5B中未分别示出它们)构成的电熔丝。
之后,还可以用硅烷来照射半导体装置200的整个表面。在此情况下,所照射的硅烷溶入到第一定向膜104与第二定向膜106之间的边界中,这使得可以增强在电熔丝100被切断之后利用第二定向膜106的帮助来阻塞铜原子流的效果。
接下来,描述根据本实施例的电熔丝100的效果。
如上所述,在要被切断的互连102的熔丝宽度上提供第二定向膜106,这使得当电熔丝100被切断时可以在电子流相对于第二定向膜106的下游侧形成在熔丝宽度上延伸的大空隙130。因此,变得可以确保切断电熔丝100以减小电熔丝100所需的切断电压的变化。此外,当在切断电熔丝100之后进行热处理时可以防止电熔丝100再连接。
如上所述,当通过使电流流过电熔丝100而切断电熔丝100时,为了确保切断电熔丝100并且防止电熔丝100再连接,必须在电熔丝100的要被切断的互连102的熔丝宽度上形成第二定向膜106。利用上述用于根据本实施例的半导体装置200的制造过程,变得可以在第一端子120和第二端子122中容易地形成定向在(111)面中的第一定向膜104。此外,变得可以在要被切断的互连102内、在要被切断的互连102的熔丝宽度上形成第二定向膜106。
以上,参照附图对本发明的实施例进行了说明。然而,上述实施例仅对本发明起说明性作用,并且可以对它们做出各种修改。
Claims (8)
1.一种电熔丝,包括:
要被切断的互连;以及
第一端子和第二端子,其分别提供在所述要被切断的互连的两端,
所述要被切断的互连包括:
第一定向膜,其包含铜作为主要成分并且被定向在(111)面中;以及
第二定向膜,其包含铜作为主要成分并且被定向在(511)面中,
在所述第一定向膜的宽度方向上,所述第二定向膜被提供在所述第一定向膜内部以使得分割所述第一定向膜,其中所述第一定向膜的宽度方向垂直于从所述第一端子到所述第二端子的方向。
2.根据权利要求1所述的电熔丝,其中:
所述第一端子和所述第二端子中的每个端子被形成为宽度比所述要被切断的互连的宽度更大;
所述第一端子和所述第二端子主要包括所述第一定向膜;以及
在所述要被切断的互连内的第二定向膜相对于第一定向膜的含量比在所述第一端子和所述第二端子内的第二定向膜相对于第一定向膜的含量更大。
3.根据权利要求1所述的电熔丝,其中,
所述第二定向膜包含除铜之外的不同元素。
4.根据权利要求1所述的电熔丝,其中,
所述第一定向膜包含除铜之外的不同元素。
5.一种半导体装置,包括:
衬底;以及
电熔丝,所述电熔丝包括:
要被切断的互连,其形成在所述衬底上;以及
第一端子和第二端子,其分别提供在所述要被切断的互连的两端,
所述要被切断的互连包括:
第一定向膜,其包含铜作为主要成分并且被定向在(111)面中;以及
第二定向膜,其包含铜作为主要成分并且被定向在(511)面中,
在所述第一定向膜的宽度方向上,所述第二定向膜被提供在所述第一定向膜内部以使得分割所述第一定向膜,其中所述第一定向膜的宽度方向垂直于从所述第一端子到所述第二端子的方向。
6.根据权利要求5所述的半导体装置,其中,
所述第一端子和所述第二端子中的每个端子被形成为宽度比所述要被切断的互连的宽度更大;
所述第一端子和所述第二端子主要包括所述第一定向膜;以及
在所述要被切断的互连内的第二定向膜相对于第一定向膜的含量比在所述第一端子和所述第二端子内的第二定向膜相对于第一定向膜的含量更大。
7.根据权利要求5所述的半导体装置,其中,
所述第二定向膜包含除铜之外的不同元素。
8.根据权利要求5所述的半导体装置,其中,
所述第一定向膜包含除铜之外的不同元素。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008207361 | 2008-08-11 | ||
JP2008207361A JP2010045132A (ja) | 2008-08-11 | 2008-08-11 | 電気ヒューズおよび半導体装置 |
JP2008-207361 | 2008-08-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101651128A CN101651128A (zh) | 2010-02-17 |
CN101651128B true CN101651128B (zh) | 2013-01-30 |
Family
ID=41652128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009101660667A Expired - Fee Related CN101651128B (zh) | 2008-08-11 | 2009-08-11 | 电熔丝和半导体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8053863B2 (zh) |
JP (1) | JP2010045132A (zh) |
CN (1) | CN101651128B (zh) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7491585B2 (en) * | 2006-10-19 | 2009-02-17 | International Business Machines Corporation | Electrical fuse and method of making |
US9059175B2 (en) | 2011-11-16 | 2015-06-16 | International Business Machines Corporation | Forming BEOL line fuse structure |
US9536830B2 (en) | 2013-05-09 | 2017-01-03 | Globalfoundries Inc. | High performance refractory metal / copper interconnects to eliminate electromigration |
US9305879B2 (en) * | 2013-05-09 | 2016-04-05 | Globalfoundries Inc. | E-fuse with hybrid metallization |
US9171801B2 (en) | 2013-05-09 | 2015-10-27 | Globalfoundries U.S. 2 Llc | E-fuse with hybrid metallization |
US9087841B2 (en) * | 2013-10-29 | 2015-07-21 | International Business Machines Corporation | Self-correcting power grid for semiconductor structures method |
US9761523B2 (en) * | 2015-08-21 | 2017-09-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure with twin boundaries and method for forming the same |
US10032716B2 (en) | 2016-03-28 | 2018-07-24 | International Business Machines Corporation | Advanced E-fuse structure with controlled microstructure |
US9893012B2 (en) | 2016-03-28 | 2018-02-13 | International Business Machines Corporation | Advanced e-fuse structure with hybrid metal controlled microstructure |
US9859209B2 (en) | 2016-03-28 | 2018-01-02 | International Business Machines Corporation | Advanced e-Fuse structure with enhanced electromigration fuse element |
US10026579B2 (en) * | 2016-07-26 | 2018-07-17 | Palo Alto Research Center Incorporated | Self-limiting electrical triggering for initiating fracture of frangible glass |
US10784195B2 (en) * | 2018-04-23 | 2020-09-22 | Globalfoundries Inc. | Electrical fuse formation during a multiple patterning process |
US10553535B1 (en) | 2018-07-20 | 2020-02-04 | International Business Machines Corporation | Formation of semiconductor devices including electrically programmable fuses |
US10811353B2 (en) | 2018-10-22 | 2020-10-20 | International Business Machines Corporation | Sub-ground rule e-Fuse structure |
US10903162B2 (en) | 2019-03-05 | 2021-01-26 | International Business Machines Corporation | Fuse element resistance enhancement by laser anneal and ion implantation |
US11121082B2 (en) | 2019-04-17 | 2021-09-14 | International Business Machines Corporation | Sub-ground rule e-Fuse structure |
US20240097292A1 (en) * | 2022-09-16 | 2024-03-21 | International Business Machines Corporation | Low-current voltage source watchdog |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101083250A (zh) * | 2006-06-01 | 2007-12-05 | 恩益禧电子股份有限公司 | 切断电熔丝的半导体器件和方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3741938B2 (ja) | 1999-06-22 | 2006-02-01 | 日本電気株式会社 | 銅配線の形成方法 |
JP2004304002A (ja) | 2003-03-31 | 2004-10-28 | Sony Corp | 半導体装置 |
JP2005039220A (ja) | 2003-06-26 | 2005-02-10 | Nec Electronics Corp | 半導体装置 |
US8004059B2 (en) * | 2007-01-12 | 2011-08-23 | International Business Machines Corporation | eFuse containing SiGe stack |
US20090051003A1 (en) * | 2007-08-23 | 2009-02-26 | International Business Machines Corporation | Methods and Structures Involving Electrically Programmable Fuses |
US8274132B2 (en) * | 2008-02-14 | 2012-09-25 | Infineon Technologies Ag | Electrical device and fabrication method |
-
2008
- 2008-08-11 JP JP2008207361A patent/JP2010045132A/ja active Pending
-
2009
- 2009-08-03 US US12/461,159 patent/US8053863B2/en not_active Expired - Fee Related
- 2009-08-11 CN CN2009101660667A patent/CN101651128B/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101083250A (zh) * | 2006-06-01 | 2007-12-05 | 恩益禧电子股份有限公司 | 切断电熔丝的半导体器件和方法 |
Non-Patent Citations (1)
Title |
---|
JP特开2001-68475A 2001.03.16 |
Also Published As
Publication number | Publication date |
---|---|
US20100032797A1 (en) | 2010-02-11 |
JP2010045132A (ja) | 2010-02-25 |
CN101651128A (zh) | 2010-02-17 |
US8053863B2 (en) | 2011-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101651128B (zh) | 电熔丝和半导体装置 | |
KR101568329B1 (ko) | 구리 배선들을 갖는 반도체 디바이스들 및 그 제조 방법들 | |
EP1346408B1 (en) | Method of electroless introduction of interconnect structures | |
KR100326569B1 (ko) | 반도체장치및그제조방법 | |
US8216940B2 (en) | Method for manufacturing a semiconductor device | |
JP4397399B2 (ja) | 半導体装置の製造方法 | |
US20070145591A1 (en) | Semiconductor device and manufacturing method therof | |
CN100356546C (zh) | 半导体器件及其制造方法 | |
CN102498560A (zh) | 用于窄互连开口的导电结构 | |
JP2010087094A (ja) | 半導体装置及び半導体装置の製造方法 | |
US8486832B2 (en) | Method for fabricating semiconductor device | |
JP2003249547A (ja) | 配線間の接続構造及びその製造方法 | |
US8053894B2 (en) | Surface treatment of metal interconnect lines | |
US6861354B2 (en) | Method and structure to reduce defects in integrated circuits and substrates | |
US20070054488A1 (en) | Low resistance and reliable copper interconnects by variable doping | |
US20070145600A1 (en) | Semiconductor device and manufacturing method thereof | |
US6818991B1 (en) | Copper-alloy interconnection layer | |
KR100896159B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR100966359B1 (ko) | 낮은 저항 및 큰 그레인 크기의 배선을 얻기 위해 삼원구리합금을 사용하는 방법 | |
US6861758B2 (en) | Structure and manufacturing process of localized shunt to reduce electromigration failure of copper dual damascene process | |
JP2006080234A (ja) | 半導体装置およびその製造方法 | |
JP2000150522A (ja) | 半導体装置の製造方法 | |
JP3415387B2 (ja) | 半導体装置およびその製造方法 | |
JP2007059734A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2004511082A (ja) | 多結晶マイクロスケール・フィーチャ間のブリッジングを防ぐ方法及びその構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP02 | Change in the address of a patent holder | ||
CP02 | Change in the address of a patent holder |
Address after: Tokyo, Japan Patentee after: Renesas Electronics Corporation Address before: Kanagawa, Japan Patentee before: Renesas Electronics Corporation |
|
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130130 Termination date: 20190811 |