CN101647171A - 用于一致触发具有可调触发电压的多触指半导体器件的结构和电路技术 - Google Patents
用于一致触发具有可调触发电压的多触指半导体器件的结构和电路技术 Download PDFInfo
- Publication number
- CN101647171A CN101647171A CN200880010313A CN200880010313A CN101647171A CN 101647171 A CN101647171 A CN 101647171A CN 200880010313 A CN200880010313 A CN 200880010313A CN 200880010313 A CN200880010313 A CN 200880010313A CN 101647171 A CN101647171 A CN 101647171A
- Authority
- CN
- China
- Prior art keywords
- fingertips
- fingertip
- source
- mosfet
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 113
- 238000000034 method Methods 0.000 title claims description 26
- 238000002347 injection Methods 0.000 claims abstract description 79
- 239000007924 injection Substances 0.000 claims abstract description 79
- 239000000758 substrate Substances 0.000 claims description 58
- 230000003071 parasitic effect Effects 0.000 claims description 53
- 230000008878 coupling Effects 0.000 claims description 35
- 238000010168 coupling process Methods 0.000 claims description 35
- 238000005859 coupling reaction Methods 0.000 claims description 35
- 238000013461 design Methods 0.000 claims description 15
- 239000003990 capacitor Substances 0.000 claims description 14
- 230000001105 regulatory effect Effects 0.000 claims description 12
- 230000005669 field effect Effects 0.000 claims description 8
- 230000000295 complement effect Effects 0.000 claims description 4
- 230000001960 triggered effect Effects 0.000 abstract 1
- 238000004088 simulation Methods 0.000 description 8
- 238000003491 array Methods 0.000 description 7
- 230000001143 conditioned effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000011469 building brick Substances 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007600 charging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007786 electrostatic charging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 230000002186 photoactivation Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
- H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
- H01L27/0277—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path involving a parasitic bipolar transistor triggered by the local electrical biasing of the layer acting as base of said parasitic bipolar transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
向多触指半导体器件的单个触指(40A－40E)提供外部电流注入源(45A、45B、45D和45E)，以在多个触指间提供相同的触发电压。例如，向MOSFET的本体或闸流管的栅极提供外部注入电流。调节从每个外部电流注入源(45A、45B、45D和45E)提供的电流的大小，以使得每个触指(40A－40E)具有相同的触发电压。该外部电流提供电路可以包括二极管或RC触发MOSFET。可调节外部电流提供电路的组件，以在多触指半导体器件的所有触指间获得想要的预定触发电压。
Description
技术领域
本发明涉及半导体电路系统，更特别地，涉及用于一致触发多触指(multifinger)半导体器件的半导体电路。
背景技术
在典型的CMOS电路系统中，为了各种目的，在芯片的宽区域上利用和分布具有多个触指的半导体器件。该多触指半导体器件也可被当作是具有公共控制组件(例如晶体管或闸流管的栅极)的多个并联器件。典型示例是需要遍布在芯片上、以并联连接的方式放置MOSFET的多个触指的静电放电(ESD)保护电路。在这种情况下，跨越芯片区域的多个触指的分布不但是具有优势的，而且对可能发生在芯片上任何地方的潜在的静电放电事件提供最大保护是必要的。通过将并联连接的各个触指的源极和漏极连接而形成大的多触指栅极接地NMOSFET(GGNMOSFET)，该ESD器件能够处理比任何单个触指更大量的静电充电。
在ESD事件中，由于电路上的电压峰值与该多触指ESD保护MOSFET能够通过的电流量成反比例，所以，优选地，多触指ESD保护MOSFET的所有触指导通，以最大化该ESD电路的充电处理容量。然而，典型地，由于多个触指之间的电路参数的差异，该ESD保护MOSFET的多个触指并不同时导通。更加糟糕的是，一旦导通一个触指，则由多触指MOSFET中的所有触指共享的漏极上的电压迅速跳回到较低的值，以防止其余触指导通。在这种情况下，该ESD保护MOSFET能够通过的电流量被限于一个导通的触指能够通过的电流。
图1示出了一种半导体芯片，其具有ESD保护MOSFET电路，该ESD保护MOSFET电路被提供有在芯片区域上分布的多个触指。该ESD保护MOSFET的一个触指10被圆圈标记，且表示出漏极12、栅极14和源极18。图1中也示出了衬底环触点(ring contact)19、或保护环。该ESD保护MOSFET的每个触指10的源极与该衬底环触点19电接触，以将该ESD保护电路接地。
图2A示出由ESD保护NMOSFET的触指20和I/O垫片21(I/O pad)组成的电子电路。该触指的栅极连结在一起，且接地，以形成栅极接地的NMOSFET(GGNMOSFET)配置。该触指20包括漏极22、栅极24、源极28、寄生NPN双极晶体管和寄生电阻器27。同样，在触指20的本体26和漏极22之间示出寄生碰撞电离电流源23。
该寄生NPN双极晶体管和寄生电阻器27源自该ESD保护NMOSFET的触指20的物理结构。在典型的CMOS电路中，在具有n型掺杂的源极28和n型掺杂的漏极22的P衬底上构建NFET。因此，NFET的源极28、本体26和漏极22形成寄生NPN双极晶体管，其源极28作为发射极，本体26作为基极，以及漏极22作为集电极。由于形成源极28和本体26的半导体材料具有有限的阻抗，所以，在每个触指的源极28和本体26之间存在寄生电阻。此外，由于该源极28被连结到环绕芯片区域的边缘而放置的衬底环触点19，所以，在源极28和衬底环触点(在图2A中并未明确示出)之间存在有限电阻。该寄生电阻器27反映出上面所提到的两个寄生电阻，且具有从本体26到衬底环触点的路径的电阻值。因此，图2中的电路反映出图1中所示的ESD保护NMOSFET电路的物理触指10的寄生成分。
该碰撞电离源23仿真在NMOSFET的一个触指的本体26和漏极22之间的反向偏置结中的寄生碰撞电离电流。其将自然地发生，这是由于，该漏极22是N型掺杂的，且该本体26是P型掺杂的衬底，同时，向漏极22施加相对于本体26更大的正电压，并因此而形成反向偏置二极管。该电流能够被建模为漏极-本体电压的指数函数。
对于图1和图2A的细查示出：在ESD保护NMOSFET的各触指10之间的电路参数的差异。即使ESD保护NMOSFET的每个触指10的非寄生特性是匹配的，寄生成分也是不同的。特别地，由于其包括源极28和衬底环触点19之间的电阻，该寄生电阻器27的电阻、或“衬底电阻”非常依赖于触指的位置。较接近于衬底环触点19的触指比远离该衬底环触点的另一个触指具有更低的寄生电阻。然而，在ESD事件期间，一般需要多个触指来处理大量的电流。为了在ESD事件期间同时导通ESD保护NMOSFET的多个触指，需要匹配该触发电压、或上面导通触指20的触指20的漏极22处的电压。
展示多触指ESD保护MOSFET的非一致导通的研究被示出在Lee等的“The Dynamic Current Distribution of a Multi-fingered GGNMOS under HighCurrent Stress and HBM ESD Events，”IEEE 44th IRPS，2006，pp.629-630。Lee等人观察到：在ESD放电的初始瞬间期间，根据在纳秒时间级别执行的测量，在GGNMOSFET中，该电流分布是不均匀的。
该问题的第一种现有解决方案是向ESD保护MOSFET的各个触指加入漏极平稳电阻(drain ballasting resistance)。然而，这种方法需要为这种漏极平稳电阻分配大面积的半导体衬底。此外，漏极平稳电阻的添加将在电路中加入大的导通电阻(on-resistance)，从而有效地减少ESD保护MOSFET的电流容量，且因此需要大的钳位电压。
在Duvvury，“Substrate Pump NMOS for ESD Protection Applications”，Proc.EOS/ESD Symp，2000，2000，pp.1A.2.1-11中公开了第二种现有技术的解决方案，其利用衬底泵获得NMOS ESD电路的一致触发电压。在Mergens等的“Multifinger Turn-on Circuits and Design Techniques for Enhanced ESDPerformance and Width-Scaling”，Proc.EOS/ESD Symp，2001，pp.1-11中公开的第三种现有技术的解决方案使用多米诺型的NMOS多触指晶体管，其中，以级联配置的方式，触指的源极被连接到相邻触指的栅极。
尽管现有技术的解决方案在趋向于均衡化跨越多个触指的触发电压，但它们也趋向于向电路引入额外的电阻。另外，用于现有解决方案的半导体面积是可观的。此外，调节该触发电压、以使得电路在预定的偏压导通的能力也是令人期待的。
尽管上面的讨论被限定为多触指GGNMOSFET，但也需要控制其它多触指器件(例如通用NMOSFET、通用PMOSFET和闸流管)的导通，尤其在当这样的器件的多个触指在芯片上大面积分布时。
图2B示出由PMOSFET的触指20B和I/O垫片21组成的电子电路。该触指20B包括漏极22B、栅极24B、源极28B、本体26B和寄生电阻器27B，所述本体26B也是寄生PNP双极晶体管的基极。在该电路中，在本体26B和漏极22B之间存在碰撞电离电流源23。
图2C示出由多触指闸流管的触指20C和I/O垫片21组成的电路。闸流管具有PNPN半导体衬底。在典型的闸流管中，外部p型掺杂区域为阳极，并被连接到正电源，而外部n型掺杂区域为阴极，并被连接到负电源，以及内部p型掺杂区域为栅极，且被连接到控制输入。触指20C包括阳极22C、栅极26C、阴极28C和寄生电阻器27C。此外，由于该闸流管在阳极22C和栅极26C之间包含反向偏置PN结，所以，碰撞电离电流源23C为位于触指20C的栅极26C和阴极28C之间的闸流管的内置组件。需要同时导通闸流管的多个触指，以完全利用该闸流管的电流容量。此处，将仔细考虑可选的配置(其中该栅极被连接到内部n型掺杂区域)和相应的电路变化。
在图3中，示出作为示例的现有技术的ESD保护NMOSFET电路，其中，以并联连接方式连接5个触指(30A-30E)。连接每个触指的漏极的五个触指的并联连接的一端被连接到I/O垫片31，其被连接到正电源。连接每个触指的源极的五个触指的并联连接的另一端被连接到衬底环触点39，其被接地。
每个触指(30A-30E)都具有基极(36A-36E)为每个触指的本体的寄生双极晶体管、寄生注入源(33A-33E)和寄生电阻器(37A-37E)。如果每个触指(30A-30E)的设计布局相同，则每个触指(30A-30E)基本上具有相同量的寄生注入电流。然而，由于在每个触指的本体(36A-36E)和衬底环触点39之间的物理电阻路径的差异，寄生电阻器(37A-37E)的电阻值按照触指而不同。这导致触发电压(也就是，上面要导通每个触指的漏极处的电压)的变化。如上所述，跨越触指的非一致触发电压可导致在ESD事件期间没有导通所有触指的情况。
上述问题在触发电压或导通电压依赖于器件的寄生电阻值的半导体器件间是一般性的。不同于多触指ESD保护NMOSFET，通用的多触指NMOSFET、通用的多触指PMOSFET和通用的多触指闸流管具有取决于寄生电阻的、它们的触指的触发电压，其结果是当器件需要导通时，不是所有的触指可导通。
因此，存在对于不加入阻性组件或利用阻性组件的最小相加而达到多触指半导体器件的一致导通的结构和电路技术的需要。
也存在对于利用所加入的电路组件的最小额外面积达到多触指半导体器件的一致导通的结构和电路技术的需要。
此外，存在对于调节多触指半导体器件的导通电压或触发电压的结构和电路技术的需要。
发明内容
为了针对上面所描述的需要，本发明提供一种半导体电路，其包括：具有多个触指的半导体器件，其中，该多个触指以并联连接方式连接；以及至少一个外部电流注入源，其被连接到所述多个触指的组件。
在一个实施例中，该半导体器件为金属氧化物半导体场效应晶体管(MOSFET)，且该组件是该半导体器件的本体。
在另一个实施例中，该半导体器件为闸流管，且该组件为该半导体闸流管的栅极。
本发明使能够匹配触发电压，也就是上面使得多触指半导体器件的每个触指导通的电压。每个触指的触发电压能够与另一个触指的触发电压匹配。通过触发电压的匹配，多个触指中的至少两个触指具有基本上匹配的触发电压。优选地，多个触指中的尽可能多的触指具有基本上匹配的触发电压。最优选地，多个触指中的所有触指具有基本上匹配的触发电压。
优选地，并联连接的一端被连接到正电源，而并联连接的另一端被连接到负电源或接地。优选地但不必要地，每个触指具有相同的主要电特性，也就是说，除了多个触指中的每个触指的寄生成分之外，该触指被设计为具有相同的阈值电压。同样，优选地但不必要地，除了触指的放置位置和它们被放置的物理环境以外，多个触指中的每个触指的物理构造是相同的。
即使当每个触指的主要电特性相同时，根据当考虑没有寄生成分时的设计，在物理环境中被引入到每个触指的寄生成分并不相同。经常地，引起每个触指的电特性的差异的最重要的寄生成分是寄生电阻。在MOSFET的情况下，由位于多个触指中的每个触指的本体和衬底环触点之间的寄生电阻器引起这样的寄生电阻。在闸流管的情况下，由位于多个触指中的每个触指的栅极和衬底环触点之间的寄生电阻器引起这样的寄生电阻。
CMOS电路可以具有正电源和负电源，或者可选地，具有正电源和接地连接。由于接地连接可被认为是碰巧提供零伏特的电源，所以，本发明为了描述的目的，正电源、负电源和接地连接均被称作为“电源”。根据本发明，外部电流注入源被直接连接到连接漏极或阳极的电源。在NMOSFET的触指的情况中，如图2A示例所示，源极28被接地，而外部电流注入源(未示出)被直接连接到正电源。在PMOSFET的触指的情况中，如图2B示例所示，源极28B被连接到正电源，且该注入源(未示出)被直接接地。在闸流管的情况下，如图2C示例所示，阴极28C被接地，且该注入源(未示出)被直接连接到正电源。
半导体器件中的寄生电阻，特别是，多触指MOSFET的触指的本体和衬底环触点之间、或者多触指闸流管的触指的栅极和衬底环触点之间的寄生电阻随触指而不同。非常可能地，寄生电阻器集合的一组电阻值在该组中具有至少一个不相等的值。换句话说，除非不同触指间的所有的寄生电阻值以某种方式碰巧完全相等(这在统计上是非常罕见的)，一些触指将具有与其它触指不同的寄生电阻值。
在根据本发明的第一种情况中，可能将外部电流注入源连接到一些触指，而不将任何外部电流注入源连接到其它触指，以匹配触指的触发电压。在这种情况下，多个触指中的至少一个触指没有附接外部电流注入源。优选地，多个触指中的至少两个触指具有基本上匹配的触发电压。最优选地，多个触指中的所有触指具有基本上匹配的触发电压。
此外，在能够匹配多个触发电压的电路中，该电路能够并入至少一个外部电流注入源的可调组件，以使得注入电流量可被调节。通过调节该注入电流，基本上匹配的触发电压可被进一步地调节，以使得能够在预定目标触发电压处导通该电路。
在根据本发明的第二种情况中(其可以或可以不与第一种情况重叠)，有可能将不同的外部电流源连接到不同的触指，以使得在触指中注入不同量的外部电流。在这种情况下，至少一个外部电流注入源注入与另一个外部电流注入源不同量的注入电流。优选地，多个触指中的至少两个触指具有基本上匹配的触发电压。最优选地，多个触指中的所有触指具有基本上匹配的触发电压。
此外，在能够匹配多个触发电压的电路中，该电路能够并入至少一个外部电流注入源的可调组件，以使得注入电流量可被调节。通过调节该注入电流，基本上匹配的触发电压可被进一步地调节，以使得能够在预定目标触发电压处导通该电路。
根据本发明，公开了以匹配多触指半导体器件的多个触指间的触发电压为目的的特定半导体电路。
在一个实施例中，该半导体电路包括：具有多个触指的半导体器件，其中，该多个触指以并联连接方式连接；以及至少被连接到多个触指之一的组件的至少一个二极管堆，其中，该二极管堆包括一个二极管或至少两个二极管的串联连接。
换句话说，一个二极管或串联连接的一组至少两个二极管被用作上面所公开的外部电流注入源。该二极管或该组至少两个二极管被连接到电源，该电源不直接连接多触指MOSFET的多个触指的源极或闸流管的多个触指的阴极。对于多触指NMOSFET，该二极管被直接连接到正电源。对于多触指PMOSFET，该二极管被直接连接到负电源、或接地。对于闸流管，该二极管被直接连接到正电源。尽管上面的所有的讨论适用于当外部电流注入源是一个二极管或串联连接的一组至少两个二极管时，但在下面的段落将明确列出值得注意的点，以强调上面的讨论中的所有特征仍旧起作用。
特别地，该半导体器件可以是金属氧化物半导体场效应晶体管(MOSFET)，在这种情况中，该组件为该半导体器件的本体，或者，该半导体器件可以是半导体闸流管，在这种情况中，该组件为半导体闸流管的栅极。此外，多个触指中的至少一个触指可不附接外部电流注入源，并且/或者至少一个外部电流注入源注入与另一个外部电流注入源不同量的注入电流。优选地，多个触指中的至少两个触指具有基本上匹配的触发电压。最优选地，多个触指中的所有触指具有基本上匹配的触发电压。该电路能够并入至少一个外部电流注入源的可调组件，以使得注入电流量可被调节。
在以匹配多触指半导体器件的多个触指间的触发电压为目的的另一个实施例中，该半导体电路包括：
具有多个触指的半导体器件，其中，该多个触指以并联连接方式连接；
至少一个MOSFET，其中，至少一个MOSFET的漏极被连接到电源，且至少一个MOSFET的源极被连接到多个触指之一的至少一个组件；以及
在电源和地之间的、电阻器和电容器的至少一个串联连接，其中，所述串联连接中的节点被连接到所述至少一个MOSFET的栅极。
换句话说，RC触发(阻容式触发)MOSFET电路被作用上面所公开的外部电流注入源。可以在许多不同实施例中形成该RC触发MOSFET电路，此处公开其中的一种。根据此处所公开的实施例，该RC触发MOSFET的漏极被连接到电源，该电源直接连接到多触指MOSFET的多个触指的漏极、或闸流管的多个触指的阳极。对于多触指NMOSFET，该RC触发MOSFET的漏极被直接连接到正电源。对于多触指PMOSFET，该RC触发MOSFET的漏极被直接连接到负电源或接地。对于闸流管，该RC触发MOSFET的漏极被直接连接到正电源。在该RC触发MOSFET的栅极和电源之间放置电阻器，其中，该电源连接到多触指MOSFET的源极或多触指闸流管的阴极。在一种情况中，电容器的一端被直接连接到RC触发MOSFET的栅极，且另一端被直接连接到电源，该电源连接到RC触发MOSFET的漏极。可选地，电容器的一端被直接连接到RC触发MOSFET的栅极，而另一端被直接连接到二极管或二极管堆，该二极管或二极管堆被直接连接到与RC触发MOSFET的漏极连接的电源。尽管上面的所有的讨论适用于当外部电流注入源是一个二极管或串联连接的一组至少两个二极管时，但在下面段落将明确列出值得注意的点，以强调上面的讨论中的所有特征仍旧起作用。
特别地，该半导体器件可以是金属氧化物半导体场效应晶体管(MOSFET)，在这种情况中，该组件为该半导体器件的本体，或者，该半导体器件可以是半导体闸流管，在这种情况中，该组件为半导体闸流管的栅极。此外，多个触指中的至少一个触指可不附接外部电流注入源，或至少一个外部电流注入源注入与另一个外部电流注入源不同量的注入电流。优选地，多个触指中的至少两个触指具有基本上匹配的触发电压。最优选地，多个触指中的所有触指具有基本上匹配的触发电压。该电路能够并入至少一个外部电流注入源的可调组件，以使得注入电流量可被调节。
根据本发明，公开了匹配多触指半导体器件的多个触指的触发电压的方法，其包括：
提供具有所述多触指半导体器件的半导体电路；
提供连接到所述多个触指之一的组件的至少一个外部电流注入源；
仿真多个触指的每个触指的本体处的电压；以及
调节该至少一个外部电流注入源，以将该多个触指之一的触发电压与该多个触指中的另一个的触发电压相匹配，直到所有触发电压都匹配为止。
此外，根据本发明，公开了调节多触指半导体器件的多个触指的触发电压的方法，其包括：
提供连接到所述多个触指之一的本体的至少一个外部电流注入源；
提供目标触发电压；
仿真所述多个触指的每个触指的本体处的电压；以及
调节所述至少一个外部电流注入源，以将所述多个触指中的每个触指的触发电压与该目标触发电压相匹配。
在触发电压的匹配方法和调节方法中，设计外部电流注入源可以包括：设计连接到所述多个触指之一的组件的至少一个二极管堆，其中，该二极管堆包括一个二极管或至少两个二极管的串联连接。
在匹配触发电压的方法和调节触发电压的方法中，可选地，设计外部电流注入源可以包括：
提供至少一个RC触发MOSFET，其中，所述至少一个MOSFET的漏极被连接到电源，且该至少一个RC触发MOSFET的源极被连接到所述多个触指之一的至少一个组件；以及
提供电阻器和电容器的至少一个串联连接，其位于所述电源和地之间，其中，所述串联连接中的节点被连接到至少一个RC触发MOSFET的栅极。
应理解，根据本发明，具有外部电流注入源的半导体电路的所有结构方面可被用于匹配触发电压的方法和调节触发电压的方法。特别地，该半导体器件可以是金属氧化物半导体场效应晶体管(MOSFET)，在这种情况中，组件为该半导体器件的本体，或者该半导体器件可以是半导体闸流管，在这种情况中，组件为半导体闸流管的栅极。此外，多个触指中的至少一个触指可不附接外部电流注入源，或至少一个外部电流注入源注入与另一个外部电流注入源不同量的注入电流。优选地，多个触指中的至少两个触指具有基本上匹配的触发电压。最优选地，多个触指中的所有触指具有基本上匹配的触发电压。该电路能够并入至少一个外部电流注入源的可调组件，以使得注入电流量可被调节。
尽管本发明在上面描述的实施例中找到直接且最需要的应用，但各种变化都将在本领域普通技术人员的认识之内。
附图说明
图1示出具有分布于芯片区域上的多个触指10的多触指NMOSFET ESD保护电路的芯片示意图；
图2A示出图1中的具有寄生成分的多触指NMOSFET ESD保护电路的触指20的示意图；
图2B示出具有寄生成分的多触指PMOSFET的触指20B的示意图；
图2C示出具有寄生成分的多触指闸流管电路的触指20C的示意图；
图3示出具有寄生成分的现有技术中的多触指NMOSFET ESD保护电路的示意图；
图4示出具有外部电流注入源45A-45E和寄生成分的多触指NMOSFETESD保护电路的示意图；
图5示出以4×30阵列的方式、在芯片区域上放置多触指NMOSFET ESD保护电路的触指的示例设计；
图6示出展示位于ESD保护电路中的多触指NMOSFET的两个触指(触指A和触指B)之间的给定漏极电压的衬底电位失配的示例的图；
图7示出针对给定I/O电压的、具有外部电流注入源的根据现有技术的电路的触指间的衬底电压和根据本发明的衬底电压的仿真结果；
图8示出根据本发明的第一示例性实施方式的电路，其中，连接到电源的二极管被作用外部电流注入源；
图9示出根据本发明的第二示例性实施方式的电路，其中，RC触发MOSFET电路被作用外部电流注入源；
图10示出RC触发多触指NMOSFET ESD保护电路的仿真结果，其中，触发电压不匹配；
图11示出RC触发多触指NMOSFET ESD保护电路的仿真结果，其中，触发电压匹配。
最佳实施方式
此处将详细参考附图描述本发明。当利用特定示例(例如5触指栅极接地NMOSFET(GGNMOSFET)和4×30阵列触指配置的多触指NMOSFET)描述本发明时，它们仅是本发明的实施方式的特定示例性情况，本领域普通技术人员将容易地将本发明一般化到具有多个触指的任何配置的通用的多触指NMOSFET、通用的多触指PMOSFET和多触指闸流管。
图4示出根据本发明的多触指NMOSFET ESD保护电路。图4中的电路也具有5个触指(40A-40E)，每个触指包含一个基极(46A-46E)为每个触指本体的寄生双极晶体管、寄生注入源(43A-43E)和寄生电阻器(47A-47E)。该I/O垫片41和衬底环触点49与图3中的完全相同。如果每个触指(30A-30E)的设计布局相同，则每个触指(40A-40E)具有基本上相同量的寄生注入电流。多触指半导体器件的触指(40A-40E)的放置的差异引起上面所讨论的寄生电阻器(47A-47E)的电阻的差异。
根据本发明，一些触指(40A、40B、40D和40E)具有在多触指NMOSFET的触指的本体和I/O垫片之间的外部电流注入源(45A、45B、45D和45E)，其被连接到正电源。该外部电流注入源(45A、45B、45D和45E)向多触指NMOSFET的每个触指的本体(45A、45B、45D和45E)提供恒定电平的注入电流。
一般地，如果该半导体器件为多触指MOSFET，则该寄生电阻器被置于多触指NMOSFET的触指的本体和衬底环触点之间。如果该半导体器件为多触指闸流管，则该寄生电阻器被置于多触指闸流管的触指的栅极和衬底环触点之间。除了在多触指半导体器件中仅包括非常少量的触指的有限情况以外，由于每个触指的放置和环境的众多变化，多触指半导体器件中的寄生电阻器集合的一组电阻值在该组内具有至少一个不相等的值。
特别地，在非ESD应用的多触指NMOSFET的情况中，该外部电流注入源被连接在多触指NMOSFET的触指本体和正电源之间，并向触指的基极提供恒定电流。在PMOSFET的情况中，该外部电流注入源被连接在多触指NMOSFET的触指本体和地之间，并从触指的基极向地提供恒定电流。在闸流管的情况下，该外部电流注入源被连接在多触指闸流管的触指的栅极和正电源之间，并向该触指的基极提供恒定电流。该外部电流注入源被连接在MOSFET的本体和漏极之间、或者闸流管的栅极和阳极之间。
由于多触指NMOSFET的每个触指的漏极被直接连接到正电源，所以，该外部电流注入源被直接连接到正电源(由于I/O垫片具有可忽略的阻抗，所以，通过I/O垫片41的连接被认为是“直接连接”)。在PMOSFET的情况中，由于多触指PMOSFET的每个触指的漏极被直接连接到负电源(包括接地连接的情况，见上)，所以，该外部电流注入源也被直接连接到负电源。在闸流管的情况中，由于外部电流注入源被连接到多触指闸流管的触指的阳极，所以，该外部电流源被直接连接到正电源。在上面提及的所有情况中，该外部电流注入源被直接连接到没有连接触指的源极或阴极的电源。
根据本发明，为了使能半导体器件的每个触指(40A-40E)的一致触发电压，补偿由于寄生电阻器(47A-47E)的电阻变化的效果。补偿量取决于寄生电阻值，以使得对于在漏极(42A-42E)的给定电压来说，多触指半导体器件中的每个触指的本体(46A-46E)的电压在多个触指间保持为基本相同。例如，如果特定触指的寄生电阻高，则附接到该特定触指的外部电流注入源提供较少的外部电流、或不提供外部电流。如果另一个触指的寄生电阻低，则附接到该特定触指的外部电流注入源提供较多的外部电流。
在图4所示的本发明的示例性电路中，中间的一个触指40C并不具有附接到该触指的外部电流注入源。在该示例中，附接到该中间触指40C的寄生电阻器47C具有最高的电阻。不通过外部电流注入源提供额外的注入电流，在触指(40A-40E)之中，该中间触指40C具有最低的触发电压。在如图4所示的具有5个触指的特定配置中，向其它触指提供的外部注入电流量被调节为匹配存在于中间触指40C的最低触发电压。
尽管图4中的电路示出仅一个触指40C不具有外部电流注入源，但本发明允许图4中的电路的一般化，以使得没有外部电流注入源被附接到ESD保护电路中的多触指NMOSFET的多个触指中的至少一个触指。此外，本发明允许进一步的一般化，以使得没有外部电流注入源被附接到多触指半导体器件(例如多触指NMOSFET、多触指PMOSFET和多触指闸流管)的多个触指中的至少一个。
此外，本发明并不必然需要至少一个触指不具有外部电流注入源。多触指半导体器件的所有触指可具有附接到每个触指的外部电流注入源，或者只有一些触指可具有附接到它们的外部电流注入源。根据本发明，至少一个外部电流注入源可以注入与另一个外部电流注入源不同量的注入电流。通过改变提供到不同触指的注入电流量，可逐个触指地匹配导通触指的触发电压。
在另一个方面，本发明局部地向形成每个触指的本体(46A-46E)的衬底注入电流，以使得在触指间匹配触发电压。
根据本发明，在多触指NMOSFET ESD保护电路中的多个触指中的至少两个触指具有基本上匹配的导通触指的触发电压。通常，根据本发明，多触指半导体器件的多个触指中的至少两个触指具有基本上匹配的导通触指的触发电压。最优选地，根据本发明，多触指半导体器件的多个触指的所有触指具有基本上匹配的导通触指的触发电压。
此外，根据本发明，可以向至少一个外部电流注入源提供具有调节外部电流量的可调组件。
图5示出在120触指的NMOSFET ESD保护电路中使用的4×30的触指阵列的示例性布局。如上所述，应理解，另外的阵列配置对于本发明来说也是可行的。触指被排列为4行，被标记为行1、行2、行3和行4。每行具有30个触指，其中，第一触指101在最左边的位置，而其第三十触指130在最右边的位置。为了清楚起见，图5也示出了第十一触指111和第二十触指120。触指的物理位置的分布是为了对于不可预测位置处的ESD事件提供跨越芯片的增强的ESD保护的目的。在图5中，由于每个触指的本体和衬底环触点之间的材料的有限电阻，它们之间的电阻不为零。
在图6中示出了这一点，其中，为两个触指(触指A和触指B)绘出衬底电位-漏极电压的曲线，它们具有在本体和衬底环触点之间的不相同的寄生电阻。所述两个触指属于相似于图3所示的ESD保护电路中的假想的多触指NMOSFET。由于图3中的寄生双极晶体管在“导通衬底电位”(对于硅基双极晶体管来说，该导通衬底电位大约为0.70V)处导通，所以，衬底电位成为导通衬底电位处的漏极电压是每个触指的触发电压。图6中示出触指A触发电压和触指B触发电压。通常，由于不补偿触指的不同的寄生电阻，所以，多触指器件(如图3所示)的每个触指产生不同的衬底电位。与现有技术相反，如图4所示，根据本发明，通过这样的外部电流注入源(45A、45B、45D和45E)而补偿寄生电阻的差异，这可以一般化到其它多触指NMOSFET、多触指PMOSFET和多触指闸流管。
表1列出现有技术中的NMOSFET ESD保护电路中多个触指间的衬底电位的仿真结果，其中，如图5所示，触指被排列为4×30阵列。相似地，表2列出根据本发明的NMOSFET ESD保护电路中的多个触指间的衬底电位的仿真结果，其中，触指被排列为相同的4×30阵列。对于该仿真，通过寄生注入源(图3中的33A-33E或图4中的43A-43E)的寄生内部注入电流的大小被设置为0.398mA。两个表的比较示出：本发明的益处在于，对于本发明，衬底电位对于不同触指间的相同漏极电压基本上相同。相反，现有技术中的电路在触指间，该衬底电位上产生相当大的变化。
表1.在8.99V的漏极电压下，现有技术中的NMOSFET ESD保护电路的4×30阵列的多个触指间的衬底电位的比较
| 行1，第五触指 | 行2，第五触指 | 行1，第十五触指 | 行2，第十五触指 | |
| 衬底电位(V) | 0.600 | 0.690 | 0.605 | 0.700 |
表2.在8.78V的漏极电压下，根据本发明的具有外部电流注入源的NMOSFET ESD保护电路的4×30阵列的多个触指间的衬底电位的比较
| 行1第五触指 | 行2第五触指 | 行1第十五触指 | 行2第十五触指 |
| 衬底电位(V) | 0.690 | 0.685 | 0.700 | 0.700 |
在表3中示出仿真触发电压，也就是每个触指的衬底电位达到“导通衬底电压”(在硅基NMOSFET寄生NPN双极晶体管中为0.7V)处的漏极电压的比较。在该表的一行中列出现有技术的NMOSFET ESD保护电路的触指的所选触发电压，其在图6中利用4×30阵列、但并不具有每个触指的外部电流注入源。在另一行中列出根据本发明的NMOSFET ESD保护电路的相应触指的触发电压，其在图6中利用4×30阵列，且具有变化的注入电流电平的外部电流注入源以匹配衬底电位的。两组触发电压的范围的比较示出：根据本发明，本发明的优势在于触发电压分布十分一致。
表3.根据现有技术的NMOSFET ESD保护电路和根据本发明的NMOSFET ESD保护电路中的所选触指的触发电压的比较
| 行1，第五触指 | 行2，第五触指 | 行1，第十五触指 | 行2，第十五触指 | |
| 根据现有技术的触发电压(V) | 9.14 | 9.00 | 9.13 | 8.99 |
| 根据本发明的触发电压(V) | 8.81 | 8.81 | 8.78 | 8.78 |
图7示出了：在图3中所示的且具有图5所示的触指排列的现有技术的120个触指NMOSFET ESD保护电路、以及在图4中所示的且具有图5所示的触指排列的根据本发明的在每个触指的本体和漏极之间具有外部电流注入源的120个触指NMOSFET ESD保护电路之间，比较衬底电位(也就是，对于给定漏极电压(8.9V的漏极电压)，在本体处的电压)的仿真结果。在根据本发明的电路中，来自每个外部电流源的注入电流的大小被调节为基本上匹配于衬底电位。由于漏极电压-衬底电位曲线(如图6所示)在触指间具有相似形状，所以，一旦对于合理的漏极电压、该衬底电位基本上匹配，则触发电压也基本上在触指间匹配。因此，外部电流注入源的使用能够通过触指的导通条件附近的衬底电位匹配，而减少触发电压的变化。该匹配的触发电压使能多个触指的一致导通，以利用多触指半导体器件的全电流通过容量。
该外部电流注入源可以是任意电子子电路，其能够向多触指器件的触指的本体提供额外的电流。例如，该外部电流注入源可以是二极管、二极管堆、双极晶体管、MOSFET或它们的任意组合，且可以包括阻性组件。优选地，该外部电流注入电路包括至少一个基本上非阻性的电子组件。基本上非阻性的电子组件具有与通过它的电流量相关的非常小的寄生电阻。基本上非阻性的组件的示例包括PN结(例如在二极管中)、电容器、MOSFET和电感器。最优选地，外部电流注入源在从电源到多触指器件的触指本体的电流路径中并不包括电阻器(阻性电子组件)。
图8示出外部电流注入源的第一个示例性实施方式，其中的每个是由三个二极管(85A-85E)的堆叠组成。图8中也示出每个触指(80A-80E)的本体(86A-86E)、正电源总线82、衬底环触点89和I/O垫片81之间的寄生电阻器(87A-87E)。尽管在图8中、仅有中间触指80C不具有外部电流注入源，但如针对图4的伴随段落中所说明的，本发明允许多于一个触指不具有外部电流注入源的实施方式，或者每个触指都具有外部电流注入源的实施方式。
此外，对于通用的多触指NMOSFET、对于通用的多触指PMOSFET和对于通用的多触指闸流管，可能有相似的配置的。二极管堆的参数可被改变，以在不同的触指(80A-80E)间引入相同的触发电压。优选地，该二极管(85A-85E)堆的宽度可被调节，以允许进入到触指(80A-80E)的本体(86A-86E)的不同的泄漏电流量，以使得每个触指(80A-80E)的本体(86A-86E)处的电压在触指间基本上相同，以及所有的触指具有相同的触发电压。在这种情况下，该二极管堆是调节注入电流量的可调组件。该二极管堆可以包括一个二极管、或至少两个二极管的串联连接。
图9示出外部电流注入源的第二个示例性实施方式，其包括连接到一些触指(90A-90E)的本体(96A-96E)的RC触发NMOSFET电路。该RC触发NMOSFET电路包括：两个NMOSFET(191和192)，其中，每个NMOSFET(191和192)的漏极被连接到正电源，以及每个NMOSFET(191和192)的源极被连接到多个触指(90A-90E)之一的本体(96A-96E)；以及电阻器195和电容器194的串联连接，其位于正电源和地之间，其中，该电阻器195和电容器194之间的串联连接中的节点被连接到两个MOSFET(191和192)的栅极。在RC触发NMOSFET电路中的正电源总线92和电容器194之间设置两个二极管193。以并联连接的方式连接该多个触指(90A-90E)，以使得该多个触指(90A-90E)的漏极被连接到正电源总线92，以及该多个触指(90A-90E)的源极被连接到衬底环触点99。在每个触指的本体(96A-96E)和源极之间连接具有不相等电阻值的寄生电阻器(96A-96E)。
根据本发明的这个示例性实施方式，该两个NMOSFET(191和192)可被用作调节注入到触指(96A-96E)的注入电流量的可调组件。二极管193的大小和数量、以及电阻器195的电阻和电容器194的电容也可被用作可调组件。尽管在图9中仅有中间触指90C不具有外部电流注入源，但本发明允许多于一个触指不具有外部电流注入源的实施方式，或者针对图4的伴随段落中所说明的每个触指都具有外部电流注入源的实施方式。同样，相似的配置对于通用的多触指NMOSFET、对于通用的多触指PMOSFET和对于通用的多触指闸流管是可能的。二极管堆的参数可改变，以在不同的触指(90A-90E)间引入相同的触发电压。
根据本发明，能够匹配多触指半导体器件的多个触指的触发电压，以使得多个触指，优选地，所有触指具有基本上匹配的触发电压，且因此同时导通。
首先，提供具有多触指半导体器件的半导体电路。该半导体器件可以是多触指NMOSFET ESD保护电路、通用目的NMOSFET、通用目的PMOSFET或通用目的闸流管。闸流管可以是，但不限于可控硅整流器(SCR)、非对称SCR(ASCR)、反向传导闸流管(RCT)、光激活SCR(LASCR，光触发闸流管(LTT))、TRIAC(包括两个闸流管结构的双向切换器件)、栅极可关断闸流管(GTO)、MCT(用于通/断控制的包括两个额外的FET结构的MOSFET可控闸流管)、基极电阻可控闸流管(BRT)、静电感应闸流管(SITh)或场可控闸流管(FCTh)。
第二，设计连接到多个触指之一的组件的至少一个外部电流注入源。多个触指中的仅仅一些触指可被提供有外部电流注入源，或多个触指中的所有触指可被提供有外部电流注入源。如果多触指半导体器件为多触指MOSFET，无论是多触指NMOSFET还是多触指PMOSFET，则可附接外部电流注入源的多个触指的组件为MOSFET的触指的本体。如果该多触指半导体器件为闸流管，则可附接外部电流注入源的多个触指的组件为闸流管的触指的栅极。
该外部电流注入源可包括二极管、二极管堆、双极晶体管、MOSFET或它们的任意组合，以及可以包括阻性组件。优选地，该外部电流注入电路包括至少一个基本上非阻性的电子组件。最优选地，该外部电流注入源在从电源到多触指器件的触指的本体的路径上并不包括电阻器(阻性电子组件)。例如，也可以使用图8所示的二极管堆或者图9所示的RC触发NMOSFET电路。该外部电流注入源可以是至少一个二极管堆，其包括一个二极管、或至少两个二极管的串联连接。可选地，该外部电流注入源可以包括至少一个RC触发NMOSFET，其中，该至少一个NMOSFET的漏极被连接到电源，且该至少一个NMOSFET的源极被连接到多个触指之一的至少一个组件、以及位于正电源和地之间的电阻器和电容器的至少一个串联连接，其中，该串联连接中的节点被连接到至少一个RC触发MOSFET的栅极。设计该外部电流注入源，以使得存在可以在至少一些触指上调节注入电流的至少一个参数。例如，该参数可以是二极管宽度的数量、衬底部分或电位阱(well)的掺杂水平、触指周围浅槽隔离的大小、二极管的数量、电路组件的电容、电感和/或电阻。
第三，仿真多个触指中的每个触指的本体处的电压。最优的仿真条件是在接近于导通衬底电位的多触指MOSFET的触指中产生本体电压那些条件，或在接近于导通衬底电位的多触指闸流管的触指中产生栅极电压的那些条件。
第四，至少一个外部电流注入源被调节，以将多个触指之一的触发电压匹配于多个触指中的另一个触指的触发电压，直到所有的触发电压匹配为止。由于该外部电流注入源具有能够在至少一些触指上调节注入电流的至少一个参数，所以，在该步骤中使用该外部电流注入源的该至少一个参数，且优选地使用许多参数。
根据本发明，可调节多触指半导体器件的多个触指的触发电压，以使得多个触指，优选地，所有触指具有基本上被调节到目标触发电压的触发电压。将触发电压调节到目标触发电压的方法与具有下列修改的在多个触指间匹配触发电压的方法相似。
在外部电流注入源的设计期间或之前，定义该目标触发电压。执行该至少一个外部电流注入源的调节，以将多个触指中的每个触指的触发电压匹配于目标触发电压。与在多触指半导体器件的多个触指间匹配触发电压所使用的调节方法相同的方法可被用于将多个触指的触发电压匹配于目标触发电压。
图10示出在多触指NMOSFET的多个触指之中匹配触发点的中间阶段之后，图9所示电路的仿真结果。在图10所示的仿真中，对于两个NMOSFET(191和192)的宽度为1微米的设置，示出在两个NMOSFET(191和192)处的栅极电压V_gate的瞬态响应、最左端触指90A的本体96A处和最右端触指90E的本体96E处的衬底电位V1的瞬态响应、以及第二触指90B的本体96B处和第四触指90D的本体96D处的衬底电位V2的瞬态响应。当这产生比没有任何外部电流注入源更好的结果时，使用被连接到最左端的触指90A和最右端的触指90E的NMOSFET 191的宽度的进一步的调节能够改进两个电压V1和V2之间的匹配。在图11中示出利用在5.5微米处设置被连接到最外边的触指(90A和90E)的NMOSFET 191的宽度的另一个仿真结果，其示出了四个触指之间的改善的匹配。由于多触指NMOSFET ESD保护电路的每个触指当触指处的衬底电位超过0.7V时导通、且基本上在0.7V以下关断，所以，根据图10所示的仿真，两个最外边的触指比第二和第四触指导通更短的持续时间，或者，更糟糕地，如上所述甚至不导通。根据图11所示的仿真，四个触指基本上同时导通和截止。这种类型的调节的扩展能够在图4、8和9所示的五个触指间匹配触发电压，且通常，匹配此处所描述的具有任意数量触指的任何多触指半导体器件。
由于已经通过实施例的方式描述本发明，对于本领域技术人员而言，以前面描述的观点作出大量的改变、修改和变化是显而易见的。因此，本发明计划包括所有落入本发明和随后的权利要求的范围和精神内的这样的改变、修改和变化。
Claims (35)
1、一种半导体电路，包括：
具有多个触指的半导体器件，其中，所述多个触指以并联连接方式连接；以及
至少一个外部电流注入源，其被连接到所述多个触指的组件。
2、根据权利要求1所述的半导体电路，其中，所述半导体器件为金属氧化物半导体场效应晶体管(MOSFET)，并且，所述组件为所述半导体器件的本体。
3、根据权利要求1所述的半导体电路，其中，所述半导体器件为半导体闸流管，并且，所述组件为所述半导体闸流管的栅极。
4、根据权利要求1所述的半导体电路，其中，所述并联连接的第一端连接到第一电源，并且，所述并联连接的第二端被连接到第二电源。
5、根据权利要求4所述的半导体电路，还包括：所述多个触指中的每个的所述组件和衬底环触点之间的寄生电阻器。
6、根据权利要求5所述的半导体电路，其中，所述至少一个外部电流注入源直接连接到电源，所述多个触指的漏极或阳极直接连接到该电源。
7、根据权利要求6所述的半导体电路，其中，所述寄生电阻器集合的一组电阻值在该组内具有至少一个不相等的值。
8、根据权利要求7所述的半导体电路，其中，所述多个触指中的至少一个没有附接外部电流注入源。
9、根据权利要求8所述的半导体电路，其中，所述多个触指中的至少三个具有基本上匹配的触发电压。
10、根据权利要求9所述的半导体电路，其中，所述多个触指的全部具有基本上匹配的触发电压。
11、根据权利要求10所述的半导体电路，其中，所述外部电流注入源中的至少一个具有调节注入电流量的可调组件。
12、根据权利要求7所述的半导体电路，其中，至少一个外部电流注入源注入与另一个外部电流注入源不同量的注入电流。
13、根据权利要求12所述的半导体电路，其中，所述多个触指中的至少三个具有基本上匹配的触发电压。
14、根据权利要求13所述的半导体电路，其中，所述多个触指的全部具有基本上匹配的触发电压。
15、根据权利要求14所述的半导体电路，其中，所述半导体器件为金属氧化物半导体场效应晶体管(MOSFET)，并且，所述组件为所述半导体器件的本体。
16、根据权利要求14所述的半导体电路，其中，所述半导体器件为半导体闸流管，并且，所述组件为所述半导体闸流管的栅极。
17、根据权利要求14所述的半导体电路，其中，所述外部电流注入源的至少一个具有调节注入电流量的可调组件。
18、一种半导体电路，包括：
具有多个触指的半导体器件，其中，所述多个触指以并联连接方式连接；以及
至少一个二极管堆，其被连接到所述多个触指之一的本体，其中，所述至少一个二极管堆包括一个二极管、或至少两个二极管的串联连接。
19、根据权利要求18所述的半导体电路，还包括至少两个二极管堆，并且，所述二极管堆中的至少一个不同于所述二极管堆中的另一个。
20、根据权利要求18所述的半导体电路，其中，至少一个外部电流注入源注入与另一个外部电流注入源不同量的注入电流。
21、根据权利要求18所述的半导体电路，其中，所述多个触指的全部具有基本上匹配的触发电压。
22、一种半导体电路，包括：
具有多个触指的半导体器件，其中，所述多个触指以并联连接方式连接；
至少一个MOSFET，其中，所述至少一个MOSFET的漏极被连接到电源，并且，所述至少一个MOSFET的源极被连接到所述多个触指之一的至少一个所述组件；以及
所述电源和地之间的、电阻器和电容器的至少一个串联连接，其中，所述串联连接中的节点被连接到所述至少一个MOSFET的栅极。
23、根据权利要求22所述的半导体电路，还包括至少两个MOSFET，并且，所述MOSFET中的至少一个不同于所述MOSFET中的另一个。
24、根据权利要求22所述的半导体电路，还至少包括电阻器和电容器的串联连接，并且，所述串联连接中的至少一个不同于所述串联连接中的另一个。
25、根据权利要求20所述的半导体电路，其中，所述多个触指的全部具有基本上匹配的触发电压。
26、一种匹配多触指半导体器件的多个触指的触发电压的方法，包括：
提供具有所述多触指半导体器件的半导体电路；
提供连接到所述多个触指之一的组件的至少一个外部电流注入源；
仿真所述多个触指的每个的本体处的电压；以及
调节所述至少一个外部电流注入源，以将所述多个触指之一的触发电压与所述多个触指中的另一个的触发电压相匹配，直到所有的所述触发电压匹配为止。
27、根据权利要求26所述的方法，还包括：设计连接到所述多个触指之一的所述组件的至少一个二极管堆，其中，所述至少一个二极管堆包括一个二极管、或至少两个二极管的串联连接。
28、根据权利要求26所述的方法，还包括：
设计至少一个RC触发MOSFET，其中，所述至少一个RC触发MOSFET的漏极被连接到电源，并且，所述至少一个RC触发MOSFET的源极被连接到所述多个触指之一的至少一个所述组件；以及
设计在所述电源和地之间的、电阻器和电容器的至少一个串联连接，其中，所述串联连接中的节点被连接到所述至少一个RC触发MOSFET的栅极。
29、根据权利要求26所述的方法，其中，所述半导体器件为金属氧化物半导体场效应晶体管(MOSFET)，并且，所述组件为所述半导体器件的本体。
30、根据权利要求26所述的方法，其中，所述半导体器件为半导体闸流管，并且，所述组件为所述半导体闸流管的栅极。
31、一种调节多触指半导体器件的多个触指的触发电压的方法，包括：
提供具有所述多触指半导体器件的半导体电路；
提供被连接到所述多个触指之一的本体的至少一个外部电流注入源；
定义目标触发电压；
仿真所述多个触指中的每个的本体处的电压；以及
调节所述至少一个外部电流注入源，以将所述多个触指的每个的触发电压与所述目标触发电压相匹配。
32、根据权利要求31所述的方法，还包括：设计连接到所述多个触指之一的所述组件的至少一个二极管堆，其中，所述至少一个二极管堆包括一个二极管、或至少两个二极管的串联连接。
33、根据权利要求31所述的方法，还包括：
设计至少一个RC触发MOSFET，其中，所述至少一个RC触发MOSFET的漏极被连接到电源，并且，所述至少一个RC触发MOSFET的源极被连接到所述多个触指之一的至少一个所述组件；以及
设计在所述电源和地之间的、电阻器和电容器的至少一个串联连接，其中，所述串联连接中的节点被连接到所述至少一个RC触发MOSFET的栅极。
34、根据权利要求31所述的方法，其中，所述半导体器件为金属氧化物半导体场效应晶体管(MOSFET)，并且，所述组件为所述半导体器件的本体。
35、根据权利要求31所述的方法，其中，所述半导体器件为半导体闸流管，并且，所述组件为所述半导体闸流管的栅极。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/692,481 | 2007-03-28 | ||
| US11/692,481 US7826185B2 (en) | 2007-03-28 | 2007-03-28 | Structure and circuit technique for uniform triggering of multifinger semiconductor devices with tunable trigger voltage |
| PCT/US2008/058647 WO2008121812A1 (en) | 2007-03-28 | 2008-03-28 | Structure and circuit technique for uniform triggering of multifinger semiconductor devices with tunable trigger voltage |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101647171A true CN101647171A (zh) | 2010-02-10 |
| CN101647171B CN101647171B (zh) | 2014-08-06 |
Family
ID=39792734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200880010313.8A Active CN101647171B (zh) | 2007-03-28 | 2008-03-28 | 用于一致触发具有可调触发电压的多触指半导体器件的结构和电路技术 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7826185B2 (zh) |
| EP (1) | EP2130276B1 (zh) |
| KR (1) | KR101120717B1 (zh) |
| CN (1) | CN101647171B (zh) |
| WO (1) | WO2008121812A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7977962B2 (en) * | 2008-07-15 | 2011-07-12 | Micron Technology, Inc. | Apparatus and methods for through substrate via test |
| JP5595751B2 (ja) * | 2009-03-11 | 2014-09-24 | ルネサスエレクトロニクス株式会社 | Ｅｓｄ保護素子 |
| TWI661530B (zh) * | 2018-02-13 | 2019-06-01 | 力晶積成電子製造股份有限公司 | 靜電放電保護元件 |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3375659B2 (ja) * | 1991-03-28 | 2003-02-10 | テキサス インスツルメンツ インコーポレイテツド | 静電放電保護回路の形成方法 |
| US5940258A (en) * | 1996-02-29 | 1999-08-17 | Texas Instruments Incorporated | Semiconductor ESD protection circuit |
| JP3270364B2 (ja) * | 1997-07-28 | 2002-04-02 | エヌイーシーマイクロシステム株式会社 | 静電保護回路 |
| US6424013B1 (en) * | 1999-07-09 | 2002-07-23 | Texas Instruments Incorporated | Body-triggered ESD protection circuit |
| US6583972B2 (en) * | 2000-06-15 | 2003-06-24 | Sarnoff Corporation | Multi-finger current ballasting ESD protection circuit and interleaved ballasting for ESD-sensitive circuits |
| TW454327B (en) * | 2000-08-08 | 2001-09-11 | Taiwan Semiconductor Mfg | ESD protection circuit triggered by substrate |
| EP2395620B1 (en) * | 2001-03-16 | 2015-06-17 | Sofics BVBA | Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies |
| EP1368875A1 (en) * | 2001-03-16 | 2003-12-10 | Sarnoff Corporation | Electrostatic discharge protection structures having high holding current for latch-up immunity |
| US7589944B2 (en) * | 2001-03-16 | 2009-09-15 | Sofics Bvba | Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies |
| US7005708B2 (en) * | 2001-06-14 | 2006-02-28 | Sarnoff Corporation | Minimum-dimension, fully-silicided MOS driver and ESD protection design for optimized inter-finger coupling |
| EP1402574A2 (en) * | 2001-07-05 | 2004-03-31 | Sarnoff Corporation | Electrostatic discharge (esd) protection device with simultaneous and distributed self-biasing for multi-finger turn-on |
| JP3888912B2 (ja) * | 2002-03-04 | 2007-03-07 | ローム株式会社 | 半導体集積回路装置 |
| FR2838881B1 (fr) * | 2002-04-22 | 2004-07-09 | St Microelectronics Sa | Dispositif de protection contre des decharges electrostatiques comprenant plusieurs thyristors |
| US6804095B2 (en) * | 2002-06-05 | 2004-10-12 | Texas Instruments Incorporated | Drain-extended MOS ESD protection structure |
| US20040212936A1 (en) * | 2002-09-27 | 2004-10-28 | Salling Craig T. | Diode-string substrate-pumped electrostatic discharge protection |
| US6744107B1 (en) * | 2002-12-23 | 2004-06-01 | Silicon Integrated Systems Corp. | ESD protection circuit with self-triggered technique |
| US7170726B2 (en) * | 2003-01-16 | 2007-01-30 | Silicon Integrated Systems Corp. | Uniform turn-on design on multiple-finger MOSFET for ESD protection application |
| US7224560B2 (en) * | 2003-02-13 | 2007-05-29 | Medtronic, Inc. | Destructive electrical transient protection |
| US6833568B2 (en) | 2003-03-13 | 2004-12-21 | Texas Instruments Incorporated | Geometry-controllable design blocks of MOS transistors for improved ESD protection |
| US20050212051A1 (en) | 2003-04-16 | 2005-09-29 | Sarnoff Corporation | Low voltage silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection of silicon-on-insulator technologies |
| US7196887B2 (en) * | 2003-05-28 | 2007-03-27 | Texas Instruments Incorporated | PMOS electrostatic discharge (ESD) protection device |
| JP2006080160A (ja) | 2004-09-07 | 2006-03-23 | Toshiba Corp | 静電保護回路 |
| US7256460B2 (en) * | 2004-11-30 | 2007-08-14 | Texas Instruments Incorporated | Body-biased pMOS protection against electrostatic discharge |
| JP4669292B2 (ja) | 2005-01-20 | 2011-04-13 | 株式会社日立製作所 | 半導体装置 |
| DE102005056908B4 (de) * | 2005-11-29 | 2008-02-28 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit Shockleydiode oder Thyristor und Verfahren zum Herstellen |
| US7746607B2 (en) * | 2006-04-27 | 2010-06-29 | International Business Machines Corporation | Substrate triggering for ESD protection in SOI |
-
2007
- 2007-03-28 US US11/692,481 patent/US7826185B2/en active Active
-
2008
- 2008-03-28 WO PCT/US2008/058647 patent/WO2008121812A1/en active Application Filing
- 2008-03-28 EP EP08744599.5A patent/EP2130276B1/en active Active
- 2008-03-28 CN CN200880010313.8A patent/CN101647171B/zh active Active
- 2008-03-28 KR KR1020097022438A patent/KR101120717B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR101120717B1 (ko) | 2012-03-22 |
| KR20100002262A (ko) | 2010-01-06 |
| CN101647171B (zh) | 2014-08-06 |
| EP2130276A4 (en) | 2012-01-18 |
| EP2130276A1 (en) | 2009-12-09 |
| US20080237721A1 (en) | 2008-10-02 |
| EP2130276B1 (en) | 2014-10-08 |
| US7826185B2 (en) | 2010-11-02 |
| WO2008121812A1 (en) | 2008-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7714356B2 (en) | Design structure for uniform triggering of multifinger semiconductor devices with tunable trigger voltage | |
| US6271999B1 (en) | ESD protection circuit for different power supplies | |
| US7518843B2 (en) | ESD protection circuit with low parasitic capacitance | |
| KR100642651B1 (ko) | 정전기 방전용 실리콘 제어 정류기 | |
| US20050254189A1 (en) | ESD protection circuit with low parasitic capacitance | |
| US6479872B1 (en) | Dynamic substrate-coupled electrostatic discharging protection circuit | |
| TW201630115A (zh) | 用於高電壓（ｈｖ）靜電放電（ｅｓｄ）保護之ｒｃ堆疊ｍｏｓｆｅｔ電路 | |
| EP2539934A2 (en) | High holding voltage device | |
| Ker et al. | Substrate-triggered SCR device for on-chip ESD protection in fully silicided sub-0.25-/spl mu/m CMOS process | |
| KR20080062575A (ko) | 정전기 보호 장치 | |
| CN101647171B (zh) | 用于一致触发具有可调触发电压的多触指半导体器件的结构和电路技术 | |
| CN114783994A (zh) | 集成电路元件及在静电放电事件中的保护方法 | |
| US20040104437A1 (en) | Arrangement and method for ESD protection | |
| US20050264968A1 (en) | ESD protection module triggered by BJT punch-through | |
| CN109148438B (zh) | 高压静电保护器件及等效电路 | |
| Caillard et al. | STMSCR: A new multi-finger SCR-based protection structure against ESD | |
| US5939756A (en) | Added P-well implantation for uniform current distribution in ESD protection device | |
| KR100996173B1 (ko) | 정전기 방전 회로 | |
| KR101024483B1 (ko) | 정전기 방전 보호 소자 | |
| TWI436432B (zh) | 均勻觸發具可調性觸發電壓之多指狀半導體裝置的結構與電路技術 | |
| Vaschenko et al. | Multi-port ESD protection using bi-directional SCR structures | |
| CN100490144C (zh) | 静电放电保护装置 | |
| Azaı̈s et al. | A new multi-finger SCR-based structure for efficient on-chip ESD protection | |
| Lee et al. | A simple solution for low-driving-current output buffer failed at the low voltage ESD zapping event | |
| CN115050735A (zh) | 静电放电保护结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |