CN101645306A - 非易失性存储器控制方法及半导体装置 - Google Patents
非易失性存储器控制方法及半导体装置 Download PDFInfo
- Publication number
- CN101645306A CN101645306A CN200910151325A CN200910151325A CN101645306A CN 101645306 A CN101645306 A CN 101645306A CN 200910151325 A CN200910151325 A CN 200910151325A CN 200910151325 A CN200910151325 A CN 200910151325A CN 101645306 A CN101645306 A CN 101645306A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- nonvolatile memory
- access
- refresh
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 188
- 238000000034 method Methods 0.000 title claims description 28
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 230000004069 differentiation Effects 0.000 claims description 52
- 238000003860 storage Methods 0.000 claims description 20
- 230000033228 biological regulation Effects 0.000 claims description 14
- 230000000052 comparative effect Effects 0.000 claims description 4
- 238000013507 mapping Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 23
- 230000000694 effects Effects 0.000 description 23
- 230000008859 change Effects 0.000 description 15
- 238000012217 deletion Methods 0.000 description 10
- 230000037430 deletion Effects 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 8
- 208000019901 Anxiety disease Diseases 0.000 description 7
- 230000036506 anxiety Effects 0.000 description 7
- 230000014759 maintenance of location Effects 0.000 description 7
- 230000009471 action Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 230000002265 prevention Effects 0.000 description 4
- 230000006872 improvement Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- -1 Metal Oxide Nitride Chemical class 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
- G11C16/105—Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
- Dram (AREA)
Abstract
本发明提供一种非易失性存储器控制方法及半导体装置，可在非易失性存储器中，在不会不期望地增大写入次数的情况下使阈值返回变动前的状态。在包括非易失性存储器(14)、随机数发生器(12)和可存取上述非易失性存储器的控制器(11)的系统中，每次对上述非易失性存储器进行存取时，根据上述随机数发生器发生的随机数，由上述控制器确定刷新对象区。然后使上述控制器执行对上述刷新对象区进行再写入的刷新控制。通过这样的刷新控制，在不会不期望地增大写入次数的情况下使阈值返回变动前的状态。
Description
技术领域
【0001】
本发明涉及非易失性存储器中的刷新控制技术，例如涉及适用于具备非易失性存储器的微计算机的有效技术。
背景技术
【0002】
随着对大容量的存储器期望的提高，非易失性存储器使用得越来越广泛。作为阻碍非易失性存储器的大容量化的要因，是芯片面积的增大导致的芯片成本的增大。为了缩小非易失性存储器中的芯片面积，提出了以1比特/1晶体管构成的Single MONOS(Metal OxideNitride Oxide Semiconductor)存储器(例如参照专利文献1)。
【0003】
【专利文献1】日本特开2006-185530号公报
【0004】
以1比特/1晶体管构成的Single MONOS存储器中，通过对记忆门MG、阱区、源极(S)及漏极(D)施加专利文献1的图1A-图1D所示的规定电压，可以对选择的比特进行删除、写入及读出。另外，该场合，为了防止未选择的比特(非选择比特)的误动作，必须对非选择比特施加阻止电压。但是，本申请发明者对此研究时，通过上述阻止电压的施加，在删除、写入及读出时非选择比特成为弱的删除状态或写入状态，由此产生存储单元的阈值(Vth)变动的现象(称为干扰)。作为干扰的对策，考虑在每次写入或每次读出或每次删除时，进行基于再写入的刷新。但是，若每次写入或每次读出或每次删除时都进行刷新，有该刷新动作导致各页面的写入次数不期望地增大的问题。
发明内容
【0005】
本发明的目的是提供在非易失性存储器中，在不会不期望地增大写入次数的情况下使阈值返回变动前的状态的技术。
【0006】
本发明的上述以及其他目的和新特征通过本说明书的记述及附图将变得清楚。
【0007】
本申请中公开的发明的代表实施方式简单说明如下。
【0008】
即，在包括非易失性存储器、随机数发生器和可存取上述非易失性存储器的控制器的系统中，每次对上述非易失性存储器进行存取时，根据上述随机数发生器发生的随机数，由上述控制器确定刷新对象区。然后使上述控制器执行对上述刷新对象区进行再写入的刷新控制。通过这样的刷新控制，在不会不期望地增大写入次数的情况下可使阈值返回变动前的状态。
【0009】
另外，管理上述非易失性存储器中的全部存取对象区的存取次数的合计值和刷新对象区，每次对上述非易失性存储器的存取发生时，使上述控制器更新对上述非易失性存储器的存取次数的合计值，根据该更新结果执行对上述刷新对象区进行再写入的刷新控制。从而，可以对非易失性存储器中的存取对象区进行均匀的刷新。通过该刷新，可以使存储单元的阈值返回变动前的状态。
【0010】
本申请中公开的发明的代表实施方式获得的效果简单说明如下。
【0011】
即，非易失性存储器中，可以在不会不期望地增大写入次数的情况下使阈值返回变动前的状态。
附图说明
图1是设为本发明的一例半导体装置的微型计算机的构成例的框图。
图2是图1所示的微型计算机所包含的非易失性存储器的构成例的说明图。
图3是图1所示的微型计算机所包含的非易失性存储器的刷新控制的流程图。
图4是设为本发明的一例半导体装置的微型计算机的另一构成例的框图。
图5是图4所示的微型计算机所包含的非易失性存储器的构成例的说明图。
图6是图4所示的微型计算机所包含的非易失性存储器的刷新控制的流程图。
图7是图4所示的微型计算机所包含的非易失性存储器的上述刷新控制中的状态变化的说明图。
图8是设为本发明的一例半导体装置的微型计算机的另一构成例的框图。
图9是图8所示的微型计算机所包含的刷新管理区的构成例的说明图。
图10是图8所示的微型计算机所包含的非易失性存储器的刷新控制的流程图。
图11是图8所示的微型计算机所包含的非易失性存储器的刷新控制中的状态变化的说明图。
图12是图4及图5所示结构中另一刷新控制的流程图。
图13是图4及图5所示结构中另一刷新控制的状态变化的说明图。
图14是图8及图9所示结构中另一刷新控制的流程图。
图15是图8及图9所示结构中另一刷新控制的状态变化的说明图。
图16是设为本发明的一例半导体装置的微型计算机的另一构成例的框图。
图17是图16所示的微型计算机所包含的刷新管理区的构成例的说明图。
图18是图16所示的微型计算机所包含的非易失性存储器的刷新控制的流程图。
图19是图16所示的微型计算机所包含的非易失性存储器的上述刷新控制中的状态变化的说明图。
图20A是上述非易失性存储器中主要部分的结构与电压施加的说明图。
图20B是上述非易失性存储器中主要部分的结构与电压施加的说明图。
图20C是上述非易失性存储器中主要部分的结构与电压施加的说明图。
图20D是上述非易失性存储器中主要部分的结构与电压施加的说明图。
附图标记说明
10 微型计算机
11 处理器
12 随机数生成器
13 程序存储器
14 非易失性存储器
15 存取控制器
16 刷新管理区
具体实施方式
【0012】
1.代表实施方式
首先，说明本申请中公开的发明的代表实施方式的概要。代表实施方式的概要说明中，附上括弧参照的图面的参照符号仅仅是示例其所附的构成要素的概念所包含的部分。
【0013】
〔1〕本发明的代表实施方式所涉及的非易失性存储器控制方法，在包含非易失性存储器(14)、可生成随机数的随机数发生器(12)和与上述随机数发生器结合且可存取上述非易失性存储器的控制器(15)的系统中实施。即，每次对上述非易失性存储器存取时，使上述控制器根据上述随机数发生器发生的随机数确定刷新对象区，执行对该区进行再写入的刷新控制。
【0014】
按照这样的控制方法，根据上述随机数发生器发生的随机数确定刷新对象区，对该区的再写入可以对非易失性存储器中的各存取对象区(Page1～PageN)均匀地进行刷新。通过该刷新，可以使存储单元的阈值返回变动前的状态。另外，每次对上述非易失性存储器存取时发生随机数，对与该随机数对应的存取对象区进行再写入，因此，可避免因刷新导致写入次数不期望地增大。
【0015】
〔2〕管理上述非易失性存储器中的全部存取对象区的存取次数的合计值和刷新对象区，每次对上述非易失性存储器的存取发生时，使上述控制器更新对上述非易失性存储器的存取次数的合计值，根据该更新结果，执行对上述刷新对象区进行再写入的刷新控制。从而，可以对非易失性存储器中的存取对象区(Page1～PageN)均匀地进行刷新。通过该刷新，可以使存储单元的阈值返回变动前的状态。
【0016】
〔3〕上述〔2〕中，上述控制器的刷新控制可包括：每次对上述非易失性存储器的存取发生时，取得上述非易失性存储器中的全部存取对象区的存取次数的合计值的第1处理(602，1001)；比较上述第1处理取得的合计值和规定的阈值的第2处理(603，1004)；根据上述第2处理的比较结果，对上述刷新对象区执行再写入的第3处理(605，1006)；以及在上述第3处理之后，根据需要更新上述阈值的第4处理(607，1009)。
【0017】
〔4〕上述〔2〕中，上述控制器的刷新控制可包括：每次对上述非易失性存储器的存取发生时，取得上述非易失性存储器中的全部存取对象区的存取次数的合计值与每个存取对象区的存取次数的差值的第5处理(1202，1404)；比较上述第5处理获得的差值和规定的阈值的第6处理(1203，1405)；根据上述第6处理求出的差值确定刷新对象区，对该刷新对象区执行刷新用的再写入的第7处理(1204，1406)。
【0018】
〔5〕上述〔2〕中，上述控制器的刷新控制可包括：每次对上述非易失性存储器的存取发生时，取得上述非易失性存储器中的全部存取对象区的存取次数的合计值和上述非易失性存储器中的每个存取对象区的存取次数的差值的第8处理(1804)；取得上述第8处理获得的差值中比规定的阈值小的差值所对应的第1存取对象区的第9处理(1806)。然后，可包括：判别上述第9处理取得的第1存取对象区和不同于其的第2存取对象区之间，可否用物理地址替换逻辑地址的第10处理(1807)；上述第10处理的判别中，判断可用物理地址替换逻辑地址的场合，在上述第1存取对象区和上述第2存取对象区之间用物理地址替换逻辑地址的第11处理(1808)。而且，可包括：上述第10处理的判别中，判断不可用物理地址替换逻辑地址的场合，根据上述第8处理求出的差值确定刷新对象区，对该刷新对象区执行刷新用的再写入的第12处理(1810)。
【0019】
〔6〕上述〔5〕中，上述第2存取对象区可以根据上述第8处理获得的差值来确定。
【OO20】
〔7〕本发明的代表实施方式所涉及的半导体装置(10)包含非易失性存储器(14)。然后，设置可生成随机数的随机数发生器(12)和在每次对上述非易失性存储器存取时根据上述随机数发生器发生的随机数来确定刷新对象区，执行对该区进行再写入的刷新控制的控制器(15)。
【OO21】
〔8〕本发明的代表实施方式所涉及的半导体装置(10)包含非易失性存储器(14)。然后，设置可管理上述非易失性存储器中的全部存取对象区的存取次数的合计值和刷新对象区的管理区(51)和在每次对上述非易失性存储器的存取发生时更新对上述非易失性存储器的存取次数的合计值，根据该更新结果执行对上述刷新对象区进行再写入的刷新控制的控制器(15)。
【OO22】
〔9〕上述〔8〕中，上述管理区可用上述非易失性存储器中的存储区域的一部分形成。
【0023】
〔10〕上述〔8〕中，上述管理区可在与上述非易失性存储器独立设置的半导体存储器中形成。
【OO24】
〔11〕上述〔8〕中，可使上述控制器执行：每次对上述非易失性存储器的存取发生时，取得上述非易失性存储器中的全部存取对象区的存取次数的合计值的第1处理(602，1001)；比较上述第1处理取得的合计值和规定的阈值的第2处理(603，1004)；根据上述第2处理的比较结果，对上述刷新对象区执行再写入的第3处理(605，1006)；上述第3处理之后，根据需要更新上述阈值的第4处理(607，1009)。
【OO25】
〔12〕上述〔8〕中，可使上述控制器执行：每次对上述非易失性存储器的存取发生时，获得上述非易失性存储器中的全部存取对象区的存取次数的合计值和每个存取对象区的存取次数的差值的第5处理(1202，1404)；比较上述第5处理获得的差值和规定的阈值的第6处理(1203，1405)；根据上述第6处理求出的差值确定刷新对象区，对该刷新对象区执行刷新用的再写入的第7处理(1204，1406)。
【0026】
〔13〕上述〔8〕中，上述半导体装置还包括用于将从外部赋予的逻辑地址变换成上述非易失性存储器中的物理地址的逻辑/物理地址变换表(17)。然后，可使上述控制器执行：每次对上述非易失性存储器的存取发生时，获得上述非易失性存储器中的全部存取对象区的存取次数的合计值和非易失性存储器中的每个存取对象区的存取次数的差值的第8处理(1804)；取得上述第8处理获得的差值中比规定的阈值小的上述差值所对应的第1存取对象区的第9处理(1806)。而且可使上述控制器执行：判别在上述第9处理取得的第1存取对象区和与其不同的第2存取对象区之间，可否用物理地址替换逻辑地址的第10处理(1807)；上述第10处理的判别中，判断可用物理地址替换逻辑地址的场合，在上述第1存取对象区和上述第2存取对象区之间用物理地址替换逻辑地址的第11处理(1808)。然后，可使上述控制器执行：上述第10处理的判别中，判断不可用物理地址替换逻辑地址的场合，根据上述第8处理求出的差值确定刷新对象区，对该刷新对象区执行刷新用的再写入的第12处理(1810)。
【0027】
〔14〕上述存取对象区，在按扇区单位存取上述非易失性存储器时设为“扇区”，在按页面单位存取上述非易失性存储器时设为“页面”，在按块单位存取上述非易失性存储器时设为“块”。另外，上述存取包括对上述非易失性存储器进行写入的存取、对上述非易失性存储器进行删除的存取和从上述非易失性存储器进行读出的存取。
【0028】
2.实施方式说明
接着，对实施方式进行更详细的描述。
【0029】
<实施方式1>
图1表示作为本发明的一例半导体装置的微型计算机的构成例。图1所示的微型计算机10不受特别限制，但包含处理器11、随机数发生器12、程序存储器13、非易失性存储器14及存取控制器15，采用公知的半导体集成电路制造技术在一个单晶硅衬底等的半导体衬底上形成。处理器11、随机数发生器12、程序存储器13及非易失性存储器14经由总线9连接，可相互交换各种信号。非易失性存储器14例如是由1个晶体管构成1比特的Single MONOS(Metal Oxide Nitride OxideSemiconductor)存储器。
【0030】
上述非易失性存储器14由多个非易失性存储单元阵列状排列而成，上述处理器11中存储处理中使用的各种数据。非易失性存储器14由多个块构成，如图2所示，各块由多个页面Page1～PageN构成。写入、删除或读出均以该页面为单位进行。在删除、写入或读出等各模式中施加规定的操作偏压。例如，如图20A所示，删除时在记忆门(MG)上施加-8.5V，在阱区、源极(S)及漏极(D)上施加电源电压1.5V，通过隧道效应将氮化物膜中的电子抽到阱区侧，从而将存储单元的阈值(Vth)设于负侧。如图20B所示，写入时在记忆门MG上施加1.5V，在阱区、源极(S)及漏极(D)上施加-10.5V，通过隧道效应向氮化物膜中注入电子，从而将存储单元的阈值(Vth)设于正侧。如图20C所示，读出时在选择的MG上施加0V，将源极(S)设定为0V，将漏极(D)设定为1.0V，从而，若存储单元为删除状态，则由于Vth为负，检测出漏极(D)-源极(S)间流过电流、漏极电位下降，若存储单元为写入状态，则由于Vth为正，检测出漏极(D)-源极(S)间不流过电流、漏极电位保持于1V不变。另外，如图20D所示，在维持(standby)时，在MG、阱区上施加存储单元删除Vth以下的电压-1.5V。
【0031】
通过将图20A-图20D所示的规定电压施加在记忆门MG、阱区、源极(S)及漏极(D)上，能够对选择的位进行删除、写入及读出。另外，在这种情况下，为了防止未选择的位(非选择位)的误动作，需要在非选择位上施加阻止电压。但是，由于上述阻止电压的施加，删除、写入及读出时非选择位成为弱的删除状态或写入状态，从而发生存储单元的阈值(Vth)变动，即干扰。作为针对干扰的对策，考虑在每次写入或读出或删除时通过再写入来进行刷新，但是，假设在每次写入或读出或删除时进行刷新，会有各页面的写入次数因该刷新动作而非期望地增大之虞。因而，本例中以如下方式进行刷新。
【0032】
上述随机数发生器12发生真随机数，即出现的数上无偏倚的随机数。上述处理器11按照规定的程序实施规定的运算处理。另外，上述处理器11掌管整个微型计算机10的操作控制。本例中上述非易失性存储器14的刷新控制，由上述处理器11或上述存取控制器15等实施，但本说明中假设由存取控制器15实施。在上述存取控制器15实施的刷新控制中，每次对上述非易失性存储器14进行写入时，基于上述随机数发生器12发生的随机数确定刷新对象页面，并对该页面进行再写入。
【0033】
这里，上述随机数发生器12生成的随机数的最大值，设为比上述非易失性存储器14中的总页面数N充分大的值。这样做的目的是，在本例的刷新控制中判定所发生的随机数的值是否为1～N所包含，如果随机数的值为1～N所包含，就为刷新而实施再写入。假如上述随机数发生器12生成的随机数的最大值设成比上述非易失性存储器14中的总页面数N小的值，则每次发生随机数时都要为刷新而实施再写入，结果会实施所需次数以上的刷新。
【0034】
上述程序存储器13中保存上述处理器11实施的程序。
【0035】
图3表示刷新控制的流程。
【0036】
处理器11向存取控制器15请求对某一页面、例如PageM的数据写入，存取控制器15将数据写入PageM(301)，还随之使随机数生成器12发生随机数X(302)，并判别发生的随机数X的值是否为1～N所包含(303)。在该判别中，若判断为发生的随机数的值为1～N所包含(YES)，存取控制器15就对与该随机数对应的页面(PageX)进行再写入而实施刷新。例如发生的随机数的值为「3」，就对Page3进行刷新。这样，依据本例，每次在非易失性存储器14的某一页面上写入数据时，由随机数生成器12发生真随机数，并对与该真随机数对应的页面进行再写入。这里，真随机数在出现的数上没有偏倚，因此能够无偏倚地刷新非易失性存储器14中的各页面(Page1～PageN)。由于该刷新，存储单元的阈值恢复到变动前状态。还有，如果非易失性存储器14由多个块构成，且各块还由多个页面(Page1～PageN)构成，则在其他块中也同样如上地进行利用处理器11的刷新控制。
【0037】
依据上例，可取得如下效果。
【0038】
(1)每次对非易失性存储器14的某一页面写入数据时，由随机数生成器12发生真随机数，并对与该真随机数对应的页面进行再写入，因此，能够无偏倚地刷新非易失性存储器14中的各页面(Page1～PageN)。通过该刷新，存储单元的阈值恢复到变动前状态。
【0039】
(2)通过上述(1)的作用效果，能够谋求微型计算机10的可靠性改善。
【0040】
(3)若在每次写入或读出或删除时对非易失性存储器14进行刷新，则会有各页面的写入次数由于该刷新动作而非期望地增大之虞，但是，如上述那样，每次在非易失性存储器14的某一页面上写入数据时，由随机数生成器12发生真随机数，对与该真随机数对应的页面进行再写入，就可避免写入次数因刷新而非期望地增大。
【0041】
<实施方式2>
图4表示设为本发明的一例半导体装置的微型计算机的另一构成例。图4所示的微型计算机10与图1所示的主要不同点在于，随机数发生器12被省略，而是代之以确保在非易失性存储器14中的刷新管理区。本例中，存取控制器15基于上述管理区中的管理信息进行刷新控制。例如图5所示，上述非易失性存储器14在Page1～PageN之外另设管理区51。在该管理区51内，设定关于非易失性存储器14的全部页面的写入次数的合计值(称为「总写入次数」)和用以指定设为刷新对象的页面(刷新页面)的信息。该管理区51内的各信息由存取控制器15更新。
【0042】
图6表示图4所示的微型计算机10中的刷新控制的总流程。再有，该刷新控制由处理器11或存取控制器15等实施，本说明中假设由存取控制器15实施。另外，图7表示上述刷新控制中的非易失性存储器14的状态变化。再有，图7中，附加阴影线的是被写入的页面，带下划线的是被刷新的页面。
【0043】
设图7(A)的状态为初始状态。在该初始状态下，总写入次数设为「0」，刷新页面设为「Page1」。另外，阈值X设定为「10000」。现在考虑在该状态下通过存取控制器15的控制对上述非易失性存储器14进行数据写入的情况。通过存取控制器15的控制，例如在上述非易失性存储器14的Page2上进行数据写入(601)。该写入一结束，就由处理器11参照管理区51，取得非易失性存储器14的总写入次数(602)。然后，在处理器11中进行总写入次数是否比阈值X大的判别(603)。阈值X设定在处理器11内适当的寄存器等中。在步骤603的判别中，若判断为总写入次数不大于阈值X(NO)，则通过存取控制器15的控制将总写入次数更新(609)。例如，在图7(A)的初始状态下，总写入次数为「0」，该值不大于阈值X，因此在步骤603的判别中判断为「NO」，总写入次数被更新(609)。在图7(B)所示的例中，总写入次数从「0」更新为「1」。同样地，在图7(C)所示的状态下，进行对Page300的数据写入。此时总写入次数成为「9999」。在图7(D)所示的状态下，进行对Page150的数据写入。此时总写入次数成为「10000」。在图7(E)所示的状态下，进行对Page511的数据写入。此时总写入次数成为「10001」，超过了此时的阈值X＝10000。在该状态下，在步骤603的判别中判断为「YES」。在上述步骤603的判别中，若判断为「YES」，就从管理区51取得刷新页面的信息(604)。然后，进行是否需要刷新的判别(605)。例如，若在上述步骤601中对上述步骤604中取得的刷新页面作了写入，就不需要为刷新而对该刷新页面进行再写入。因而，在上述步骤605中，将上述步骤604中取得的刷新页面与上述步骤601中作了写入的页面进行比较，若为同一页面，就判断为不需要对该页面刷新(NO)，若为不同页面，就判断为需要对该页面刷新(YES)。在上述步骤605的判别中，若判断为需要刷新(YES)，就将对应的页面(这里为Page1)刷新，即实施再写入(606)。然后，根据与总写入次数的关系进行是否需要更新阈值X的判别(607)。另外，在上述步骤605的判别中，若判断为不需要(NO)刷新，就不进行上述步骤606中的刷新，而进行上述步骤607的判别。
【0044】
若总写入次数超过了阈值X，则在步骤607的判别中判断为「YES」，据此将阈值X更新为大于至此之值的值(608)。这里，若不将阈值X的值变更为大于至此之值的值，则在每次对某一页面写入时，在步骤603的判别中必定判断为「YES」而实施刷新，就会频繁地进行不必要的再写入。为了避免这种情况，在总写入次数超过了阈值X时，在步骤606的判别中判断为「YES」，并由此将阈值X更新为比至此之值大的值(608)。于是，在阈值X被更新后，刷新页面被更新(609)，然后，总写入次数被更新(610)。在由于总写入次数的关系而无需更新阈值X时，在上述步骤607的判别中判断为「NO」，阈值X不被更新，而刷新页面被更新(609)，之后，总写入次数被更新(610)。在图7(E)所示的例中，总写入次数设为「10001」，刷新页面被更新为「Page2」，因此，在进行对Page511的数据写入时，在步骤603的判别中判断为「YES」，在步骤605中进行Page2的刷新。
【0045】
依据上例，可取得如下作用效果。
【0046】
(1)在每次将数据写入非易失性存储器14的某一页面时，进行总写入次数是否大于阈值的判别(603)，若总写入次数大于阈值，就刷新作为刷新页面取得的页面。于是，由于与总写入次数的关系，阈值X被更新(609)。通过这样的刷新控制，能够无偏倚地刷新非易失性存储器14中的各页面(Page1～PageN)。而且通过该刷新，存储单元的阈值被恢复到变动前状态。
【0047】
(2)由于上述(1)的效果，能够谋求微型计算机10的可靠性改善。
【0048】
(3)在非易失性存储器14中，假定在每次写入或读出或删除时进行刷新，就会有各页面的写入次数因该刷新动作而非期望地增大之虞，但如上述那样，在每次对非易失性存储器14的某一页面上写入数据时进行总写入次数是否大于阈值的判别(603)，在总写入次数大于阈值时将作为刷新页面取得的页面刷新，因此能够避免写入次数因刷新而非期望地增大。
【0049】
<实施方式3>
图8表示设为本发明的一例半导体装置的微型计算机的另一构成例。图8所示的微型计算机10与图4所示的主要不同点在于，在非易失性存储器14内的各页面中确保刷新管理区并在外部形成刷新管理区16。上述刷新管理区16形成在连接于总线9的RAM(随机存取存储器)等上。例如图9(A)所示，上述非易失性存储器14在各页面上设置管理区。如图9(B)所示，该管理区包含刷新标志和总写入次数的存储区。这里，刷新标志是指示是否作了刷新的标志，例如刷新标志逻辑值为「0」表示还未进行刷新，刷新标志逻辑值为「1」表示刷新完毕。刷新管理区16是保存在电源接通时通过检索管理区得到的总写入次数和刷新页面的区域。利用该刷新管理区16，可以省去每次存取存储器时检索总写入次数和刷新页面的时间。
【0050】
图10表示图8所示的微型计算机10中的刷新控制的总流程。再有，该刷新控制由处理器11或存取控制器15等实施，但本说明中假设由存取控制器15实施。另外，图11表示上述刷新控制中的非易失性存储器14的状态变化。再有，图11中，附加阴影线的是被写入的页面，带下划线的是被刷新的页面。
【0051】
图11(A)的状态设为初始状态。在该初始状态中，全部页面(例如Page1～Page511)中，刷新标志设定为逻辑值「0」，总写入次数设定为「0」。另外，阈值X设定为「10000」。
【0052】
首先，存取控制器15参照刷新管理区16取得非易失性存储器14的总写入次数(1001)。然后，通过存取控制器15的控制，在非易失性存储器14的某一页面上进行数据写入(1002)，该页面的管理区也被随即更新(1003)。然后，进行总写入次数是否达到阈值X的判别(1004)。在该判别中，若判断为总写入次数未达到阈值X(NO)，则结束处理。例如，如图11(B)所示，在Page2上写入数据时，该Page2的管理区也被更新。在图11(B)所示的例中，不进行Page2以外的写入，因此非易失性存储器14的总写入次数从到该时的「0」更新为「1」。另外，在图11(C)所示的例中，在Page300上进行数据写入，此时，已进行了其他页面的数据写入，非易失性存储器14的总写入次数被更新为「9999」。而且，在图11(D)所示的例中，在Page150上进行数据写入，通过对该Page150的数据写入，非易失性存储器14的总写入次数成为「10000」，达到此时的阈值X＝10000，因此，在步骤1004的判别中判断为「YES」，取得刷新页面(1005)。然后，进行是否需要刷新的判别(1006)。例如，若已在上述步骤1001中作了对上述步骤1004中取得的刷新页面的写入，就不需要为刷新而对该刷新页面进行再写入。在上述步骤1006中，将上述步骤1005中取得的刷新页面与在上述步骤1001中作了写入的页面比较，若为同一页面，就判断为不需要进行对该页面的刷新(NO)，若为不同的页面，就判断为需要(YES)进行对该页面的刷新。在上述步骤1006的判别中，若判断为需要(YES)刷新，就实施对应的页面(这里是Page1)的刷新即再写入(1007)。再有，参照电源接通时管理区内的刷新标志，将该刷新标志为逻辑值「0」的页面作为刷新页面保存在刷新管理区16。若有多个刷新页面，则选择其中页面编号最小的刷新页面。然后，进行刷新管理区16的更新和被刷新页面的管理区的更新(1008)。例如，在图11(D)所示的例中，进行Page1的刷新，与此对应的刷新标志从至该时的逻辑值「0」更新为逻辑值「1」。另外，在图11(E)所示的例中，通过对Page511的数据写入，非易失性存储器14的总写入次数成为「10001」，已达到此时的阈值X＝10000，因此，在步骤1004的判别中判断为「YES」，取得刷新页面(1005)。本例中，关于Page1的刷新标志设为逻辑值「1」，刷新已结束，因此进行对Page2的刷新(1007)，与该Page2对应的刷新标志从至该时的逻辑值「0」更新为逻辑值「1」(1008)。这样，每次进行某一页面的数据写入时，进行总写入次数是否达到阈值X的判别(1004)，并基于该判别结果进行刷新(1007)。然后，进行是否需要更新阈值X的判别(1008)。若与Page1～Page511对应的全部刷新标志成为逻辑值「1」，则判断为需要更新阈值X(YES)，阈值X从至该时的「10000」更新为例如「30000」等(1010)，管理区恢复到初始状态。然后，再次开始图10所示的刷新控制。
【0053】
依据上例，可取得如下作用效果。
【0054】
(1)在每次进行某一页面的数据写入时，进行总写入次数是否达到阈值X的判别(1004)，并基于该判别结果进行刷新(1007)。然后，进行是否需要更新阈值X的判别(1009)。在与Page1～Page511对应的全部刷新标志成为逻辑值「1」时，阈值X被更新。通过这样的刷新控制，能够无偏倚地刷新非易失性存储器14中的各页面(Page1～PageN)。而且，通过该刷新，存储单元的阈值恢复到变动前状态。
【0055】
(2)依据上述(1)的作用效果，能够谋求微型计算机10的可靠性改善。
【0056】
(3)在非易失性存储器14中，若设置成在每次写入或读出或删除时进行刷新，则会有各页面的写入次数因该刷新动作而非期望地增大之虞，但是，由于如上述那样进行总写入次数是否达到阈值X的判别(1004)，并基于该判别结果进行刷新(1007)，因此起因于刷新的写入次数的非期望增大得以避免。
【0057】
<实施方式4>
图12表示图4及图5所示结构中另一刷新控制的总流程。
【0058】
在图5所示的管理区51中，存储非易失性存储器14的总写入次数和各页面的作了写入时的总写入次数，由处理器11或存取控制器15等基于该值实施刷新控制。再有，本说明中假设由存取控制器15实施。另外，图13表示上述刷新控制中的非易失性存储器14的状态变化。再有，图13中，附加阴影线的是被写入的页面，带下划线的是被刷新的页面。
【0059】
图13(A)的状态设为初始状态。在该初始状态中，总写入次数为「0」，各页面的写入次数设为「0」。另外，阈值X被设于「4000」。现在考虑在该状态下通过存取控制器15的控制进行对上述非易失性存储器14的数据写入的情况。
【0060】
首先，在某一页面上进行数据写入(1201)，存取控制器15参照图5所示的管理区51，求出各页面的作了写入时的总写入次数与总写入次数之间的差值(1202)。例如图13(B)所示，在Page150上作了数据写入时(1201)，关于该Page150的数据写入次数为「1」，关于其他页面的数据写入次数为「0」，此时，非易失性存储器14的总写入次数成为「1」。
【0061】
然后，判别各页面的作了写入时的总写入次数与总写入次数之间的差值是否达到阈值X(1203)。在该判别中，若判断为差值未达到阈值X(NO)，则作了写入的页面的总写入次数、总写入次数被更新(1206)。另外，在步骤1203的判别中，若判断为差值达到了阈值X(YES)，则将求出的差值中差值最大的页面刷新(1204)。在图13(C)所示的例中，Page1的总写入次数为「5000」，Page2的总写入次数为「1000」，Page150的总写入次数为「3340」，Page300的总写入次数为「2300」，Page511的总写入次数为「4300」，非易失性存储器14的总写入次数为「5000」。Page2的总写入次数为「1000」，它与非易失性存储器14的总写入次数「5000」之间的差值成为「4000」，该差值达到了阈值X＝4000，因此在步骤1004的判别中判断为YES，差值最大的页面(这里是Page2)被刷新(1204)。之所以这样，是因为差值最大的页面写入次数最少，要优先于其他页面对抗干扰。然后，如图13(D)所示，作了写入的页面以及作了刷新的页面的写入次数、总写入次数被更新(1205)。
【0062】
依据上例，可取得如下作用效果。
【0063】
(1)每次在非易失性存储器14的某一页面上写入数据时，求出各页面的写入次数与总写入次数之间的差值(1202)，判别各页面的写入次数与总写入次数之间的差值是否达到阈值X(1203)，在步骤1203的判别中，在判断为差值达到了阈值X(YES)时，将求出的差值中差值最大的页面刷新(1204)，从而，能够无偏倚地刷新非易失性存储器14中的各页面(Page1～Page511)。而且，通过该刷新，存储单元的阈值恢复到变动前状态。
【0064】
(2)由于上述(1)的效果，能够谋求微型计算机10的可靠性改善。
【0065】
(3)在非易失性存储器14中，如果设置成在每次写入或读出或删除时进行刷新，则会有各页面的写入次数因该刷新动作而非期望地增大之虞，但是，求出各页面的写入次数与总写入次数之间的差值，并在判断该差值达到了阈值X(YES)时将求出的差值中差值最大的页面刷新，从而避免写入次数因刷新而非期望地增大。
【0066】
<实施方式5>
图14表示图8及图9所示结构中另一刷新控制的总流程。在各页面的管理区中，存储各页面的作了写入时的总写入次数。另外，图8所示的刷新管理区16中存有在电源接通时检索管理区而得到的总写入次数，并基于此由处理器11或存取控制器15实施刷新控制。再有，本说明中假设由存取控制器15实施。另外，图15表示上述刷新控制中的管理区的状态变化。再有，图15中附加阴影线的是作了写入的页面，带下划线的是作了刷新的页面。
【0067】
图15(A)的状态设为初始状态。在该初始状态中，总写入次数设为「0」，各页面的写入次数设为「0」。另外，阈值X设定于「4000」。现在考虑在该状态通过处理器11的控制对上述非易失性存储器14进行数据写入的情况。
【0068】
首先，由存取控制器15参照刷新管理区16，取得非易失性存储器14的总写入次数(1401)。然后，在某一页面上作了数据写入时(1402)，该页面的管理区也被更新(1403)。也就是，各页面的管理区中存有在该页面上作了数据写入的时刻的总写入次数。另外，也将刷新管理区16中存储的总写入次数更新。
然后，由存取控制器15求出各页面的管理区的保持值与当前时刻的总写入次数之间的差值(1404)。然后，判别上述步骤1404中求出的差值是否达到了阈值X(1405)。在步骤1405的判别中，若判断为上述步骤1404中求出的差值未达到阈值X(NO)，就结束处理。在步骤1405的判别中，若判断为上述步骤1404中求出的差值已达到阈值X(YES)，则上述步骤1404中求出的差值最大的页面被刷新(1406)，且所刷新页面的管理区被更新(1407)。另外，刷新管理区16中存储的总写入次数也被更新。例如，图15(B)中，通过实施对Page150的数据写入，管理区的总写入次数更新为「1」。在图15(C)所示的例中，与Page1对应的管理区成为「5000」，由于该值最大，非易失性存储器14的当前总写入次数被表示为「5000」。接着，在Page300上作了数据写入时，与该Page300对应的管理区，如图15(D)所示，更新为5000+1＝5001(1403)。另外，在图15(C)的状态下，求出各页面的管理区的保持值与当前时刻的总写入次数之间的差值(1404)，Page2的管理区的保持值(1000)与当前时刻的总写入次数(5000)之间的差值为「4000」，该值达到了阈值X＝4000，所求出的差值最大的页面(这里是Page2)被刷新(1406)，该页面的管理区被更新为「5001」。
【0069】
依据上例，可得到如下效果。
【0070】
(1)若在某一页面上作了数据写入(1402)，作了该写入的页面的管理区中的总写入次数就被更新(1403)。然后，通过存取控制器15，求出各页面的管理区的保持值与当前时刻的总写入次数之间的差值(1404)，之后进行上述步骤1404中求出的差值是否达到阈值X的判别(1405)。在步骤1405的判别中，若判断为YES，则上述步骤1404中求出的差值最大的页面被刷新(1406)，且所刷新页面的管理区被更新(1407)。从而，能够无偏倚地刷新非易失性存储器14中的各页面(Page1～Page511)。而且，由于该刷新，存储单元的阈值恢复到变动前状态。
【0071】
(2)通过上述(1)的作用效果，能够谋求微型计算机10的可靠性改善。
【0072】
(3)非易失性存储器14中，如果设置成在每次写入或读出或删除时进行刷新，就会有各页面的写入次数因该刷新动作而非期望地增大之虞，但是通过如下方式就可避免写入次数因刷新而非期望地增大：在求出各页面的管理区的保持值与当前时刻的总写入次数之间的差值(1404)，且判断为该差值达到了阈值X(YES)时，将求出的差值中差值最大的页面刷新。
【0073】
<实施方式6>
图16表示设为本发明的一例半导体装置的微型计算机的另一构成例。图16所示的微型计算机10与图8所示的微型计算机的主要不同点在于，设有用以将处理器11给予的逻辑地址变换为非易失性存储器14中的物理地址的逻辑/物理地址变换表17。在存取控制器15存取非易失性存储器14时，通过逻辑/物理地址变换表17将逻辑地址变换成非易失性存储器14的物理地址，用该物理地址进行对非易失性存储器14的写入或读出等。例如图17(A)所示，上述非易失性存储器14在各页面上设管理区。如图17(B)所示，该管理区包含变换标志和总写入次数的存储区。这里，变换标志表示可否进行与逻辑地址对应的物理地址之替换，例如变换标志在逻辑值为「0」时表示可替换，变换标志为逻辑值「1」时表示不可替换。刷新管理区16是存储在电源接通时检索管理区而得到的总写入次数的区域。通过该刷新管理区16，可以省去每次存取存储器时检索总写入次数的时间。
【0074】
图18表示图16所示的微型计算机10中的刷新控制的总流程。该刷新控制由处理器11或存取控制器15实施，本说明中假设由存取控制器15实施。另外，图19表示上述刷新控制中的管理区的状态变化。再有，图19中，附加阴影线的是被写入的页面，带下划线的是被刷新的页面。
【0075】
图19(A)的状态设为初始状态。该初始状态中，全部页面(例如Page1～Page511)中的变换标志设定于逻辑值「0」，总写入次数设定于「0」。另外，阈值X设定于「4000」。在该状态下，由存取控制器15取得总写入次数(1801)。然后，在某一页面上一进行数据写入(1802)，该页面的管理区就被更新(1803)。另外，刷新管理区16的总写入次数也被更新。例如图19(B)所示，在由存取控制器15在Page150上作了数据写入时，存取控制器15将Page150的管理区的总写入次数从至该时的「0」更新为「1」。然后，求出各页面的管理区的值与总写入次数的差值(1804)，并进行该差值是否达到阈值X的判别(1805)。例如在图19(C)所示的例中，Page2的管理区的值设为「1000」，该值与此时的总写入次数「5000」之间的差值「4000」达到了阈值X(这里设定为4000)。因而，在步骤1805的判别中判断为YES，这次，取得上述步骤1804中求出的差值小于阈值Y的页面(1806)。这里阈值Y设为比阈值X小的值，例如「100」等，设定在处理器11内的适当的寄存器等中。然后，查验取得的页面的变换标志的状态(1807)。若变换标志的状态为逻辑值「0」，表示可替换，因此在求出的差值最大的页面和差值小于阈值Y的页面之间进行页面替换(1808)，各页面的管理区也被更新(1809)。例如在图19(D)所示的例中，与总写入次数(5001)之间的差值最大的页面是Page2，差值小于阈值Y的页面是Page1。而且它们的变换标志的状态为逻辑值「0」，因此这里进行Page1与Page2之间的替换(1808)。该页面的替换通过Page1的物理地址与Page2的物理地址之间的替换而实现。在Page1与Page2作了替换后，各页面的管理区被更新(1809)。另外，在上述步骤1807的判别中，若判断为不可替换(NO)，就将差值最大的页面刷新(1810)，并将所刷新页面的管理区更新(1811)。例如在图19(E)所示的例中，进行差值最大的Page2的刷新，其管理区的最大写入次数被更新为「5001」。
【0076】
依据上例，可取得如下效果。
【0077】
(1)在通过存取控制器15作了数据写入时，求出各页面的管理区的值与总写入次数的差值(1804)，进行该差值是否达到阈值X的判别(1805)，差值最大的页面被刷新(1810)，所刷新页面的管理区也被更新(1811)。因而，能够无偏倚地刷新非易失性存储器14中的各页面(Page1～Page511)。而且，通过该刷新，存储单元的阈值恢复到变动前状态。
【0078】
(2)在求出的差值最大的页面与差值小于阈值Y的页面之间进行页面替换行(1808)，各页面的管理区更新(1809)。该页面替换通过替换Page1的物理地址和Page2的物理地址来实现。从而，非易失性存储器14中的各页面(Page1～Page511)中写入次数的偏倚被进一步降低。
【0079】
(3)通过上述(1)、(2)的效果，能够谋求微型计算机10的可靠性改善。
【0080】
(4)在非易失性存储器14中，如果设置成在每次写入或读出或删除时进行刷新，则有各页面的写入次数因该刷新动作而非期望地增大之虞，但是，通过如下方式写入次数因刷新而非期望地增大的情况得以避免：求出各页面的管理区的保持值与当前时刻的总写入次数之间的差值(1804)，在判断为该差值达到了阈值X时，将求出的差值中差值最大的页面刷新。
【0081】
以上，就本发明人所完成的发明作了具体地说明，但本发明并不受此限定，在不偏离其要旨的范围内本发明可以有各种变形。
【0082】
例如，上例中由存取控制器15实施刷新控制，但是，也可在上述处理器11、存取控制器15之外另设该刷新控制专用的控制器。
【0083】
上例中，每次对上述非易失性存储器进行写入时，或者基于随机数发生器发生的随机数确定刷新对象页面，或者更新写入次数的合计值(总写入次数)，但是，也可以在每次进行上述非易失性存储器的删除或读出时，基于随机数发生器发生的随机数来确定刷新对象页面，并更新删除次数或读出次数的合计值。
【0084】
上例中，设置成用非易失性存储器的写入次数来进行刷新控制，但是，也可取代关于非易失性存储器的全部页面的写入次数，而用关于非易失性存储器的全部页面的删除次数或读出次数来进行刷新控制。
【0085】
上例中，将存取对象区设为页面(Page)，但并不受此限定。例如，也可将存取对象区设为扇区或块。
【0086】
另外，总写入次数可以记录在微型计算机10内的RAM(随机存取存储器)中。若上述RAM没有电池等的后援，则可在系统的电源临中断前将上述RAM内的总写入次数退避到适当的非易失性存储器中，并在系统上电复位时将上述非易失性存储器内的总写入次数载入上述RAM。
【0087】
以上说明中，主要就在以本发明人完成的发明为背景的应用领域即微型计算机中的应用情况作了描述，但本发明并不受此限定，可广泛适用于半导体装置。
Claims (13)
1.一种非易失性存储器控制方法，是具有非易失性存储器、可生成随机数的随机数发生器和与上述随机数发生器连接且可存取上述非易失性存储器的控制器的系统中的非易失性存储器控制方法，其特征在于，
每次对上述非易失性存储器进行存取时，使上述控制器执行根据上述随机数发生器发生的随机数确定刷新对象区、对该区进行再写入的刷新控制。
2.一种非易失性存储器控制方法，是具有非易失性存储器和可存取上述非易失性存储器的控制器的系统中的非易失性存储器控制方法，其特征在于，
管理上述非易失性存储器中的全部存取对象区的存取次数的合计值和刷新对象区，在每次对上述非易失性存储器的存取发生时，使上述控制器执行更新对上述非易失性存储器的存取次数的合计值、根据该更新结果对上述刷新对象区进行再写入的刷新控制。
3.根据权利要求2所述的非易失性存储器控制方法，其特征在于，
上述控制器的刷新控制包括：
每次对上述非易失性存储器的存取发生时，取得关于上述非易失性存储器中的全部存取对象区的存取次数的合计值的第1处理；
比较上述第1处理取得的合计值和规定的阈值的第2处理；
根据上述第2处理的比较结果对上述刷新对象区执行再写入的第3处理；以及
上述第3处理后，根据需要更新上述阈值的第4处理。
4.根据权利要求2所述的非易失性存储器控制方法，其特征在于，
上述控制器的刷新控制包括：
每次对上述非易失性存储器的存取发生时，取得关于上述非易失性存储器中的全部存取对象区的存取次数的合计值与每个存取对象区的存取次数的差值的第5处理；
比较上述第5处理获得的差值和规定的阈值的第6处理；以及
根据上述第6处理求出的差值确定刷新对象区，对该刷新对象区执行刷新用的再写入的第7处理。
5.根据权利要求2所述的非易失性存储器控制方法，其特征在于，
上述控制器的刷新控制包括：
每次对上述非易失性存储器的存取发生时，获得关于上述非易失性存储器中的全部存取对象区的存取次数的合计值与上述非易失性存储器中的每个存取对象区的存取次数的差值的第8处理；
取得由上述第8处理获得的差值中比规定的阈值小的差值所对应的第1存取对象区的第9处理；
判别在由上述第9处理取得的第1存取对象区与不同于其的第2存取对象区之间，可否用物理地址替换逻辑地址的第10处理；
上述第10处理的判别中，判断为可用物理地址替换逻辑地址的场合，在上述第1存取对象区和上述第2存取对象区之间，用物理地址替换逻辑地址的第11处理；以及
上述第10处理的判别中，判断为不可用物理地址替换逻辑地址的场合，根据上述第8处理求出的差值确定刷新对象区，对该刷新对象区执行刷新用的再写入的第12处理。
6.根据权利要求5所述的非易失性存储器控制方法，其特征在于，
上述第2存取对象区根据上述第8处理获得的差值被确定。
7.一种包含非易失性存储器的半导体装置，其特征在于，包括：
可生成随机数的随机数发生器；和
每次对上述非易失性存储器存取时，执行根据上述随机数发生器发生的随机数确定刷新对象区、对该区进行再写入的刷新控制的控制器。
8.一种包含非易失性存储器的半导体装置，其特征在于，包括：
可管理关于上述非易失性存储器中的全部存取对象区的存取次数的合计值和刷新对象区的管理区；和
每次对上述非易失性存储器的存取发生时，执行更新对上述非易失性存储器的存取次数的合计值、根据该更新结果对上述刷新对象区进行再写入的刷新控制的控制器。
9.根据权利要求8所述的半导体装置，其特征在于，
上述管理区用上述非易失性存储器中的存储区域的一部分形成。
10.根据权利要求8所述的半导体装置，其特征在于，
上述管理区在与上述非易失性存储器独立设置的半导体存储器中形成。
11.根据权利要求8所述的半导体装置，其特征在于，
上述控制器执行的处理包括：
每次对上述非易失性存储器的存取发生时，取得关于上述非易失性存储器中的全部存取对象区的存取次数的合计值的第1处理；
比较上述第1处理取得的合计值和规定的阈值的第2处理；
根据上述第2处理的比较结果，对上述刷新对象区执行再写入的第3处理；以及
上述第3处理后，根据需要更新上述阈值的第4处理。
12.根据权利要求8所述的半导体装置，其特征在于，
上述控制器执行的处理包括：
每次对上述非易失性存储器的存取发生时，获得关于上述非易失性存储器中的全部存取对象区的存取次数的合计值与每个存取对象区的存取次数的差值的第5处理；
比较上述第5处理获得的差值和规定的阈值的第6处理；以及
根据上述第6处理求出的差值，确定刷新对象区，对该刷新对象区执行刷新用的再写入的第7处理。
13.根据权利要求8所述的半导体装置，其特征在于，
上述半导体装置还包括用于将从外部赋予的逻辑地址变换为上述非易失性存储器中的物理地址的逻辑/物理地址变换表，
上述控制器执行的处理包括：
每次对上述非易失性存储器的存取发生时，获得关于上述非易失性存储器中的全部存取对象区的存取次数的合计值与非易失性存储器中的每个存取对象区的存取次数的差值的第8处理；
取得由上述第8处理获得的差值中比规定的阈值小的上述差值所对应的第1存取对象区的第9处理；
判别在由上述第9处理取得的第1存取对象区和不同于其的第2存取对象区之间，可否用物理地址替换逻辑地址的第10处理；
上述第10处理的判别中，判断为可用物理地址替换逻辑地址的场合，在上述第1存取对象区和上述第2存取对象区之间用物理地址替换逻辑地址的第11处理；以及
上述第10处理的判别中，判断为不可用物理地址替换逻辑地址的场合，根据上述第8处理求出的差值，确定刷新对象区，对该刷新对象区执行刷新用的再写入的第12处理。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008-205414 | 2008-08-08 | ||
| JP2008205414 | 2008-08-08 | ||
| JP2008205414A JP5478855B2 (ja) | 2008-08-08 | 2008-08-08 | 不揮発性メモリ制御方法及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101645306A true CN101645306A (zh) | 2010-02-10 |
| CN101645306B CN101645306B (zh) | 2013-01-30 |
Family
ID=41652816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101513259A Expired - Fee Related CN101645306B (zh) | 2008-08-08 | 2009-06-30 | 非易失性存储器控制方法及半导体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8154939B2 (zh) |
| JP (1) | JP5478855B2 (zh) |
| KR (1) | KR101242293B1 (zh) |
| CN (1) | CN101645306B (zh) |
| TW (1) | TWI534624B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102637456A (zh) * | 2011-02-11 | 2012-08-15 | 慧荣科技股份有限公司 | 内存控制器、记忆装置以及判断记忆装置的型式的方法 |
| CN102779557A (zh) * | 2011-05-13 | 2012-11-14 | 苏州雄立科技有限公司 | 集成memory模块的芯片数据检测校正方法及系统 |
| CN103093529A (zh) * | 2013-01-10 | 2013-05-08 | 高新现代智能系统股份有限公司 | 动态刷新数据的方法 |
| CN103426462A (zh) * | 2012-05-21 | 2013-12-04 | 爱思开海力士有限公司 | 刷新方法和使用刷新方法的半导体存储器件 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100134375A (ko) * | 2009-06-15 | 2010-12-23 | 삼성전자주식회사 | 리프레쉬 동작을 수행하는 메모리 시스템 |
| US8767450B2 (en) * | 2007-08-21 | 2014-07-01 | Samsung Electronics Co., Ltd. | Memory controllers to refresh memory sectors in response to writing signals and memory systems including the same |
| TWI438778B (zh) | 2010-03-25 | 2014-05-21 | Silicon Motion Inc | 用來抑制資料錯誤之方法以及相關之記憶裝置及其控制器 |
| JP5464066B2 (ja) * | 2010-06-10 | 2014-04-09 | ソニー株式会社 | 通信装置、及び、通信方法 |
| CN103959198B (zh) * | 2011-11-30 | 2017-09-12 | 英特尔公司 | 降低3d工作负荷的功率 |
| JP2013157047A (ja) | 2012-01-27 | 2013-08-15 | Toshiba Corp | 磁気ディスク装置及び同装置におけるデータリフレッシュ方法 |
| US8938573B2 (en) | 2012-06-30 | 2015-01-20 | Intel Corporation | Row hammer condition monitoring |
| US9117544B2 (en) | 2012-06-30 | 2015-08-25 | Intel Corporation | Row hammer refresh command |
| US9236110B2 (en) | 2012-06-30 | 2016-01-12 | Intel Corporation | Row hammer refresh command |
| US9384821B2 (en) | 2012-11-30 | 2016-07-05 | Intel Corporation | Row hammer monitoring based on stored row hammer threshold value |
| US9251885B2 (en) | 2012-12-28 | 2016-02-02 | Intel Corporation | Throttling support for row-hammer counters |
| US9378830B2 (en) | 2013-07-16 | 2016-06-28 | Seagate Technology Llc | Partial reprogramming of solid-state non-volatile memory cells |
| US10534686B2 (en) * | 2014-01-30 | 2020-01-14 | Micron Technology, Inc. | Apparatuses and methods for address detection |
| US10199115B2 (en) * | 2016-06-20 | 2019-02-05 | Qualcomm Incorporated | Managing refresh for flash memory |
| KR102664704B1 (ko) | 2016-10-24 | 2024-05-14 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 이를 이용한 웨어-레벨링 방법 |
| KR20180065075A (ko) | 2016-12-06 | 2018-06-18 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 이를 이용한 웨어-레벨링 방법 |
| JP6890238B2 (ja) * | 2017-04-07 | 2021-06-18 | パナソニックＩｐマネジメント株式会社 | 使用回数を増大させた不揮発性メモリ |
| US11615829B1 (en) * | 2021-04-29 | 2023-03-28 | Samsung Electronics Co., Ltd. | Memory device performing refresh operation based on a random value and method of operating the same |
| CN114677974B (zh) * | 2022-02-25 | 2023-09-26 | 珠海读书郎软件科技有限公司 | 一种用于电子墨水屏的刷新控制方法、存储介质及设备 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0719477B2 (ja) * | 1988-02-12 | 1995-03-06 | 横河電機株式会社 | Ｅｅｐｒｏｍの内容保護装置 |
| FR2700040B1 (fr) * | 1992-12-31 | 1995-02-17 | Gemplus Card Int | Carte à puce avec données et programmes protégés contre le vieillissement. |
| US6842484B2 (en) * | 2001-07-10 | 2005-01-11 | Motorola, Inc. | Method and apparatus for random forced intra-refresh in digital image and video coding |
| JP4256175B2 (ja) * | 2003-02-04 | 2009-04-22 | 株式会社東芝 | 不揮発性半導体メモリ |
| JP2004259144A (ja) * | 2003-02-27 | 2004-09-16 | Renesas Technology Corp | 半導体記憶装置 |
| US7012835B2 (en) * | 2003-10-03 | 2006-03-14 | Sandisk Corporation | Flash memory data correction and scrub techniques |
| WO2006001212A1 (ja) | 2004-06-23 | 2006-01-05 | Sanyo Electric Co., Ltd. | メモリ |
| JP2006185530A (ja) | 2004-12-28 | 2006-07-13 | Renesas Technology Corp | 不揮発性半導体メモリ装置 |
| US7894282B2 (en) * | 2005-11-29 | 2011-02-22 | Samsung Electronics Co., Ltd. | Dynamic random access memory device and method of determining refresh cycle thereof |
| JP2008090778A (ja) * | 2006-10-05 | 2008-04-17 | Matsushita Electric Ind Co Ltd | 不揮発性メモリ用メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、不揮発性メモリのメモリ制御方法 |
| KR100806341B1 (ko) * | 2006-10-18 | 2008-03-03 | 삼성전자주식회사 | 부분 리프레쉬 동작을 수행하는 메모리 장치 및 방법 |
| JP2008181380A (ja) * | 2007-01-25 | 2008-08-07 | Toshiba Corp | メモリシステムおよびその制御方法 |
-
2008
- 2008-08-08 JP JP2008205414A patent/JP5478855B2/ja not_active Expired - Fee Related
-
2009
- 2009-06-16 TW TW098120086A patent/TWI534624B/zh not_active IP Right Cessation
- 2009-06-29 KR KR1020090058216A patent/KR101242293B1/ko not_active IP Right Cessation
- 2009-06-30 CN CN2009101513259A patent/CN101645306B/zh not_active Expired - Fee Related
- 2009-06-30 US US12/494,817 patent/US8154939B2/en active Active
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102637456A (zh) * | 2011-02-11 | 2012-08-15 | 慧荣科技股份有限公司 | 内存控制器、记忆装置以及判断记忆装置的型式的方法 |
| CN102637456B (zh) * | 2011-02-11 | 2016-03-23 | 慧荣科技股份有限公司 | 内存控制器、记忆装置以及判断记忆装置的型式的方法 |
| CN102779557A (zh) * | 2011-05-13 | 2012-11-14 | 苏州雄立科技有限公司 | 集成memory模块的芯片数据检测校正方法及系统 |
| CN102779557B (zh) * | 2011-05-13 | 2015-10-28 | 苏州雄立科技有限公司 | 集成memory模块的芯片数据检测校正方法及系统 |
| CN103426462A (zh) * | 2012-05-21 | 2013-12-04 | 爱思开海力士有限公司 | 刷新方法和使用刷新方法的半导体存储器件 |
| CN103426462B (zh) * | 2012-05-21 | 2018-01-05 | 爱思开海力士有限公司 | 刷新方法和使用刷新方法的半导体存储器件 |
| CN103093529A (zh) * | 2013-01-10 | 2013-05-08 | 高新现代智能系统股份有限公司 | 动态刷新数据的方法 |
| CN103093529B (zh) * | 2013-01-10 | 2016-01-06 | 高新现代智能系统股份有限公司 | 动态刷新数据的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101645306B (zh) | 2013-01-30 |
| KR101242293B1 (ko) | 2013-03-12 |
| KR20100019322A (ko) | 2010-02-18 |
| TWI534624B (zh) | 2016-05-21 |
| US20100034024A1 (en) | 2010-02-11 |
| US8154939B2 (en) | 2012-04-10 |
| JP5478855B2 (ja) | 2014-04-23 |
| TW201011544A (en) | 2010-03-16 |
| JP2010039983A (ja) | 2010-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101645306B (zh) | 非易失性存储器控制方法及半导体装置 | |
| US11593261B2 (en) | Memory device with dynamic cache management | |
| US7191308B2 (en) | Memory device with preread data management | |
| KR101547418B1 (ko) | 메모리 디바이스에서의 동적 메모리 캐시 사이즈 조절 | |
| US7778078B2 (en) | Memory system and control method thereof | |
| CN101887350B (zh) | 用于存储总线接口的pcm存储器 | |
| CN110955384B (zh) | 数据储存装置以及非挥发式存储器控制方法 | |
| JPH065823A (ja) | 不揮発性半導体記憶装置及びその使用方法 | |
| US9640264B2 (en) | Memory system responsive to flush command to store data in fast memory and method of operating memory system | |
| JP2002318729A (ja) | ファイルシステムおよびその制御方法 | |
| JPH05198198A (ja) | 半導体記憶装置 | |
| US11507272B2 (en) | Controller for performing garbage collection operation based on performance ratio and memory system including the same | |
| KR20170127948A (ko) | 메모리 모듈 및 이를 포함하는 시스템 | |
| JPWO2010038736A1 (ja) | 半導体装置 | |
| CN102681792B (zh) | 一种固态盘内存分区方法 | |
| KR20100026227A (ko) | 페이지 버퍼를 쓰기 캐시로 이용하는 플래시 기반 저장 장치 및 이용 방법 | |
| US8711610B2 (en) | Non-volatile memory array and device using erase markers | |
| US7826280B2 (en) | Integrated circuit and method for reading the content of a memory cell | |
| TWI289305B (en) | Memory array having 2T memory cells | |
| CN103680610A (zh) | 差分存储NAND Flash存储器写操作的方法及装置 | |
| US7791949B2 (en) | Refresh method for a non-volatile memory | |
| CN112214160A (zh) | 一种应用于电能表的提高flash寿命的方法 | |
| KR100597063B1 (ko) | 플래시 메모리 및 메모리 제어 방법 | |
| KR20090126081A (ko) | 칩 면적을 줄여 트리밍 작업의 확장성을 갖는 불휘발성메모리 장치 | |
| KR101744401B1 (ko) | 컴퓨팅 장치의 시스템 상태 저장, 복원방법 및 이를 위한 컴퓨팅 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: NEC CORP. Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP. Effective date: 20100906 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA, JAPAN |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20100906 Address after: Kanagawa, Japan Applicant after: NEC Corp. Address before: Tokyo, Japan Applicant before: Renesas Technology Corp. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP02 | Change in the address of a patent holder |
Address after: Tokyo, Japan Patentee after: Renesas Electronics Corporation Address before: Kanagawa, Japan Patentee before: Renesas Electronics Corporation |
|
| CP02 | Change in the address of a patent holder | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130130 Termination date: 20180630 |