CN101630954A - 电流驱动电路 - Google Patents

电流驱动电路 Download PDF

Info

Publication number
CN101630954A
CN101630954A CN200910164543A CN200910164543A CN101630954A CN 101630954 A CN101630954 A CN 101630954A CN 200910164543 A CN200910164543 A CN 200910164543A CN 200910164543 A CN200910164543 A CN 200910164543A CN 101630954 A CN101630954 A CN 101630954A
Authority
CN
China
Prior art keywords
mentioned
circuit
switching circuit
current
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910164543A
Other languages
English (en)
Other versions
CN101630954B (zh
Inventor
佐伯穣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101630954A publication Critical patent/CN101630954A/zh
Application granted granted Critical
Publication of CN101630954B publication Critical patent/CN101630954B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electronic Switches (AREA)

Abstract

一种电流驱动电路，即使在各像素中存在负载波动，也能够对各像素的负载迅速地写入所希望的驱动电流值。恒定电流源电路(20)向负载(10)提供驱动电流Idata，输出电压差放大电路(30)检测出预定期间内负载驱动端上产生的电压变化量，在和预定期间不同的期间，将与该电压变化量对应的电流或电压提供到负载(10)。输出电压差放大电路(30)在时间上重复如下动作：检测电压变化量；向负载(10)供给电流或电压。

Description

电流驱动电路
技术领域
本发明涉及到一种电流驱动电路，尤其涉及到用于电流驱动显示元件中的像素晶体管等负载的电路。
背景技术
有机EL(electro-luminescence：电致发光)面板通过使配置在各像素上的有机EL元件发光而在面板上显示画面。作为像素的显示方法包括：(1)电压驱动，向各像素的晶体管施加电压，各像素的晶体管进行电压-电流转换，该电流流入到各像素的有机EL元件并发光；(2)电流驱动，向各像素的晶体管施加电流，与该施加电流成比例的电流值流入到各像素的有机EL元件并发光。电压驱动时，因各像素的晶体管的制造偏差，各像素的晶体管进行电压-电流转换时，流入到有机EL元件的电流产生波动。因此，在精度上电流驱动比电压驱动高。但电流驱动的情况下，当驱动电流时，除了向各像素的晶体管流入所需的电流值外，也必须向到各像素为止的面板负载提供电流，因此电流值越小，驱动所需的时间越长。
因此，在专利文献1中公开了用于提高驱动性能的技术。图13是专利文献1所述的电流驱动电路的框图。在图13中，电流驱动电路具有：驱动电容性负载101的电流源102；与电流源102不同的、作为驱动电容性负载101的起动电路的过驱动电路103。并且，过驱动电路103由检测出负载驱动端子100的电压的带隙(band gap)型电压检测电路104的输出控制。作为负载驱动端子100的检测电压，例如将2.6V作为域值时，负载端子电压是小于2.6V的电压时，从电流源102和过驱动电路103两者提供电流，为2.6V以上的电压时，断开来自过驱动电路103的电流，仅从电流源102提供电流。这样一来，可不改变驱动电流的电流值(电流源102的电流值)而仅通过电流源102的驱动来提高起动的响应性。
此外，作为相关技术，专利文献2记载了存在电源电压及动作温度的变化时仍可稳定地动作的电流限制电路。
专利文献1：日本特开2000-278107号公报
专利文献2：日本特开平02-128205号公报
以下分析用于本发明。
在专利文献1的电流驱动电路中，设有用于检测基准电压的带隙型电压检测电路。根据该检测电路，当所需的电流值流入到面板负载一侧时，可高精度地检测出作为基准的电压值。
而与有机EL元件等相当的负载的等效电路如图14(A)、(B)所示。在图14(A)中，负载包括：由和面板布线负载对应的电容c及电阻r构成的分布常数线路；与面板布线负载串联的像素负载所对应的Nch晶体管MTr。并且，在图14(B)中，负载包括：由和面板布线负载对应的电容c及电阻r构成的分布常数线路；与面板布线负载串联的像素负载所对应的Pch晶体管MTra。在此，公知电容c和电阻r、晶体管MTr、MTra的域值电压因制造不均而存在偏差。
因此，即使像现有技术那样设置基准电压而进行过驱动时，因显示面板的各像素的负载偏差，流入到负载的电流值也波动。因此，对全部负载无法迅速写入所希望的驱动电流值。
发明内容
本发明的一个观点(侧面)涉及的电流驱动电路，具有：第1恒定电流源电路，向负载提供第1驱动电流；和输出电压差放大电路，检测出预定期间内负载驱动端上产生的电压变化量，在和上述预定期间不同的期间，将与该电压变化量对应的电流或电压提供到上述负载。
根据本发明，通过和输出端子电压的变动对应的、作为辅助的电流或电压进行负载的驱动，因此即使显示面板的各像素中的负荷存在偏差，也能够对各像素的负载迅速写入所希望的驱动电流值。
附图说明
图1是表示本发明的实施方式涉及的电流驱动电路的构成的框图。
图2是本发明的第1实施例涉及的电流驱动电路的电路图。
图3是本发明的第1实施例涉及的电流驱动电路的时序图。
图4是本发明的第2实施例涉及的电流驱动电路的电路图。
图5是本发明的第3实施例涉及的电流驱动电路的电路图。
图6是本发明的第4实施例涉及的电流驱动电路的电路图。
图7是本发明的第4实施例涉及的电流驱动电路的时序图。
图8是本发明的第5实施例涉及的电流驱动电路的时序图。
图9是本发明的第6实施例涉及的电流驱动电路的电路图。
图10是本发明的第6实施例涉及的电流驱动电路的时序图。
图11是表示本发明的第6实施例涉及的电流驱动电路的输出电压的推移的图。
图12是本发明的第6实施例涉及的其他电流驱动电路的电路图。
图13是专利文献1所述的电流驱动电路的框图。
图14是相当于有机EL元件的负载的等效电路。
具体实施方式
图1是表示本发明的实施方式涉及的电流驱动电路的构成的框图。在图1中，电流驱动电路具有：恒定电流源电路20，向负载10提供驱动电流Idata；输出电压差放大电路30，检测出预定期间内负载驱动端上产生的电压变化量，在和预定期间不同的期间，将与该电压变化量对应的电流或电压提供到负载10。
其中，输出电压差放大电路也可具有：电容电路，存储检测出的电压变化量；和放大电路，将根据存储的电压变化量生成的电流或电压提供到负载。
并且，输出电压差放大电路也可以在时间上交替重复进行如下动作：检测电压变化量；向负载供给电流或电压。
进一步，输出电压差放大电路也可具有：第1电容电路，在第1期间，存储电压变化量；第1放大级，放大第1电容电路中存储的电压变化量；第2电容电路，在接着第1期间的第2期间，存储通过第1放大级放大的电压变化量；以及第2放大级，在接着第2期间的第3期间，将第2电容电路中存储的被放大的电压变化量转换为电流并提供到负载。
并且也可以是如下构成，输出电压差放大电路包括：第1MOS晶体管及第2MOS晶体管；第1电容元件、第2电容元件及第3电容元件；第1电流源电路及第2电流源电路；第1开关电路、第2开关电路及第3开关电路，第1MOS晶体管的源极连接到电源，栅极连接到第1电容元件的一端、另一端与电源连接的第2电容元件的一端及第1开关电路的一端，漏极连接到第1电流源电路的一端、第1开关电路的另一端、第2开关电路的一端，第2MOS晶体管的源极连接到电源，栅极连接到另一端与电源连接的第3电容元件的一端及第2开关电路的另一端，漏极连接到第2电流源电路的一端及第3开关电路的一端，第3开关电路的另一端连接到输出电压差放大电路的负载驱动端即输出端子及第1电容元件的另一端，在第1期间，仅第1开关电路及第2开关电路接通，在接着第1期间的第2期间，仅第2开关电路接通，在接着第2期间的第3期间，仅第3开关电路接通，被控制为电流经由输出端子提供到负载，第1恒定电流源电路将一端连接到输出端子。
进一步，也可以是，输出电压差放大电路进行控制，以在第3期间后继续为第1期间。
并且，也可以是如下构成，在第1期间，电容电路比较之前的期间和当前期间的负载驱动端的电位，根据比较结果，将当前期间的负载驱动端的电位存储到第5电容元件及第6电容元件中的任意一个，在接着第1期间的第2期间，放大电路对第5电容元件及第6电容元件中存储的电位的平均值进行缓冲并提供到负载。
进一步，还可以是如下构成，输出电压差放大电路包括：第1缓冲电路及第2缓冲电路；第4电容元件、第5电容元件及第6电容元件；第4开关电路、第5开关电路、第6开关电路及第7开关电路，第1缓冲电路将第5电容元件及第6电容元件的一端的电压的平均值经由第7开关电路输出到输出电压差放大电路的负载驱动端即输出端子，第2缓冲电路使输出端子连接到非反转输入端，使另一端接地的第4电容元件的一端及第6开关电路的一端连接到反转输入端，使第6开关电路的另一端连接到输出端，第4开关电路连接在输出端子和第5电容元件的一端之间，第5开关电路连接在输出端子和第6电容元件的一端之间，在初始状态下，第5电容元件的一端的电位是负载驱动时的动作电压范围的最大值，第6电容元件的一端的电位是负载驱动时的动作电压范围的最小值，第1期间及第2期间交替地重复，在该第1期间，当第4电容元件的一端的电位高于输出端子的电位时，仅第4开关电路接通，当第4电容元件的一端的电位低于输出端子的电位时，仅第5开关电路接通，在第2期间，控制为仅第6开关电路及第7开关电路接通。
并且可进一步具有第2恒定电流源电路，该第2恒定电流源电路仅在使负载成为预定状态时，能够将与第1驱动电流相反方向的第2驱动电流提供到负载。
根据上述电流驱动电路，即使各像素的负载存在偏差，也能够不降低驱动电流值的精度地提高电流驱动的响应性。也就是说，即使存在负载偏差，在图14所示的负载中，流入到晶体管MTr(MTra)的电流值越接近所希望的电流，单位时间的电压变动越小，因此流入到晶体管MTr(MTra)的电流能够迅速地收敛为所希望的驱动电流值。
以下参照附图详细说明实施例。
(实施例1)
图2是本发明的第1实施例涉及的电流驱动电路的电路图。在图2中，电流驱动电路具有恒定电流源电路20和输出电压差放大电路30。恒定电流源电路20是将驱动电流Idata提供到负载(相当于面板负载)10并驱动的恒定电流源。输出电压差放大电路30在将驱动电流Idate提供到负载10时，检测出某固定期间内输出端子VOUT上产生的电压变化量，将该电压变化量转换为电流，在和上述固定期间不同的其他某个固定期间内将该电流提供到负载10。
输出电压差放大电路30具有：Pch晶体管MP1、MP2、恒定电流源Iref1、恒定电流源Iref2、电容元件C1、C2、C3、开关电路SW1、SW2、SW3。
Pch晶体管MP1使源极连接到电源VDD，使栅极连接到电容元件C1、C2的一端及开关电路SW1的一端，使漏极连接到开关电路SW1的另一端、开关电路SW2的一端及恒定电流源Iref1的一端。恒定电流源Iref1的另一端接地。由Pch晶体管MP1和恒定电流源Iref1构成放大级A1。
Pch晶体管MP2使源极连接到电源VDD，使栅极连接到电容元件C3的一端及开关电路SW2的另一端，使漏极连接到开关电路SW3的一端及恒定电流源Iref2的一端。恒定电流源Iref2的另一端接地。由Pch晶体管MP2和恒定电流源Iref2构成放大级A2。
开关电路SW3的另一端连接到输出端子VOUT、另一端与电源VDD连接的恒定电流源20的一端、负载10及电容元件C1的另一端。
电容元件C2、C3的另一端连接到电源VDD。
在这种构成的输出电压差放大电路30中，通过放大级A1、A2两个放大级使输出端子VOUT的电压变化量放大为电流值。
图3是本发明的第1实施例涉及的电流驱动电路的时序图。在图3的区间T1中，开关电路SW1、SW2接通(ON)，开关电路SW3断开(OFF)。因此，与分别流入到恒定电流源Iref1、Iref2的电流相同的电流值分别流入到Pch晶体管MP1、MP2。在该状态下，Pch晶体管MP1的栅极电压VG1、Pch晶体管MP2的栅极电压VG2的电压值稳定。在区间T1中，开关电路SW3断开，因此仅驱动电流Idata流入到负载10。
在区间T2中，开关电路SW1、SW3断开，开关电路SW2接通。因此，区间T2中输出端子VOUT的电压变动量ΔVOUT变为栅极电压VG1的电压变化量ΔVG1，并通过由Pch晶体管MP1、恒定电流源Iref1构成的放大级A1放大到栅极电压VG2的电压变化量ΔVG2。此时的电压变动量ΔVOUT和电压变化量ΔVG1的关系如下。
ΔVG1＝C1×ΔVOUT/(C1+C2)
并且，电压变化量ΔVG2通过由Pch晶体管MP2、恒定电流源Iref2构成的放大级A2放大。
在区间T3中，开关电路SW1、SW2断开，开关电路SW3接通。因此，通过放大级A2放大了电压变化量ΔVG2的电流ΔIs经由输出端子VOUT提供到负载10。其中，区间T2中输出端子VOUT的电位变动如果是正，则ΔVG1＞0、ΔVG2＜0。因此，电流ΔIs从Pch晶体管MP2经由输出端子VOUT流入到负载10。并且，区间T2中输出端子VOUT的电位变动如果是负，则ΔVG1＜0、ΔVG2＞0。因此，Pch晶体管MP2的电流驱动能力减少，电流ΔIs从负载10经由输出端子VOUT流入到恒定电流源Iref2。
图2的电流驱动电路通过重复进行图3所示的区间T1～T3中的动作，除了驱动电流Idata外，还可重复向负载10提供对电压变动量ΔVOUT进行放大而产生的电流ΔIs。对负载10的供给电流仅是驱动电流Idata时，无论输出端子VOUT的电压如何变化，从恒定电流源电路20也仅有驱动电流Idata提供到负载10。但由于具有输出电压差放大电路30，当电流无法充分充电到负载10时(例如输出端子VOUT的电压上升时)，除了驱动电流Idata外，还将电流值ΔIs提供到负载10。并且，向负载10过多地提供了电流时(例如输出端子VOUT的电压下降时)，将比驱动电流Idata少电流值ΔIs的电流提供到负载10。电流值ΔIs在电压变动ΔVOUT大时变大，小时变小，因此可将驱动电流Idata快速地写入到负载10中的电流存储用的晶体管MTr中(Id＝Idata)。
(实施例2)
图4是本发明的第2实施例涉及的电流驱动电路的电路图。在图4中，和图2相同的标号表示同一部件，省略其说明。图4的电流驱动电路与图2相比在输出端子VOUT上进一步具有：生成0灰度(Id＝0)用驱动电流Io的恒定电流源电路25与开关电路SW4的串联电路。
在第1实施例中，在恒定电流源电路20以使负载10的电流为零的方式驱动时，只有等待负载10中存储的电荷的自然放电。但因电流Id越小放电时间越长，所以高速地使Id＝0时，需要从电流驱动电路吸入电流。因此，图4的电流驱动电路设置0灰度(Id＝0)用的恒定电流源电路25，仅在Idata＝0(0灰度)时，使开关电路SW4接通，从输出端子VOUT吸入电流Io。这样一来，可将高速且接近零的电流值写入到电流存储用的晶体管MTr中。
此外，0灰度时，通过驱动电流Io降低晶体管MTr的漏极电压VD。但像本发明一样可高速地将驱动电流Idata写入到晶体管MTr时，也不会存在漏极电压VD低于晶体管MTr的域值电压的问题。
(实施例3)
图5是本发明的第3实施例涉及的电流驱动电路的电路图。图5的电流驱动电路中，负载10a是图14(B)所示的电流存储用的晶体管MTra由PchMOS晶体管构成的负载。并且，恒定电流源电路20a是电流吸入型。
输出电压差放大电路30a与图2的输出电压差放大电路30相比，除了电路整体的极性反转外，具有相同的构成。即，交换电源和接地，替代Pch晶体管MP1、MP2而使用Nch晶体管MN1、MN2。并且，将图2的电容元件C1、C2、C3、开关电路SW1、SW2分别作为电容元件C4、C5、C6、开关电路SW21、SW22。
上述构成的电流驱动电路的动作原理和图2一样。即，电流值ΔIs在输出端子VOUT中的电压变动量ΔVOUT大时变大，小时变小，因此可将驱动电流Idata快速地写入到晶体管MTra中(Id＝Idata)。
(实施例4)
图6是本发明的第4实施例涉及的电流驱动电路的电路图。在图6中，和图2、图5相同的标号表示同一部件，省略其说明。但图5中的恒定电流Iref1在图6中表示为恒定电流源Iref1a。图6的输出电压差放大电路30b中，Pch晶体管MP2及Nch晶体管MN2的漏极共同连接，经由开关电路SW3连接到输出端子VOUT。Pch晶体管MP1和恒定电流源Iref1构成放大级A1a。并且，Nch晶体管MN1和恒定电流源Iref1a构成放大级A1b。进一步，Pch晶体管MP2和Nch晶体管MN2构成放大级A2a。
根据这种构成的输出电压差放大电路30b，可对应图14(A)、(B)所示的负载的任何情况。此外在图6中，省略了用于分别驱动图14(A)、(B)所示的负载的恒定电流源电路20、20a。
图7是本发明的第4实施例涉及的电流驱动电路的时序图。
在区间T1中，通过接通开关电路SW11、SW21、SW12、SW22，断开开关电路SW3，和恒定电流源Iref1相同的电流值流入到Pch晶体管MP1，和恒定电流源Iref1a相同的电流值流入到Nch晶体管MN1。在该状态下，栅极电压VG11、VG21、VG12、VG22的电压值稳定。但在此使Pch晶体管MP1、MP2为同一尺寸，使Nch晶体管MN1、MN2为同一尺寸。此时，开关电路SW3断开，所以电流不从输出电压差放大电路30b流入到负载。
在区间T2中，断开开关电路SW11、SW21、SW3，接通开关电路SW12、SW22。这样一来，区间T2中输出端子VOUT的电压变动量ΔVOUT变为栅极电压VG11的电压变动量ΔVG11、栅极电压VG21的电压变动量ΔVG21，通过由Nch晶体管MN1、恒定电流源Iref1a构成的放大级A1b放大为栅极电压VG22的电压变动量ΔVG22。并且，通过由Pch晶体管MP1、Iref1构成的放大级A1a放大为栅极电压VG12的电压变动量ΔVG12。此时的ΔVOUT和ΔVG11、ΔVG21的关系如下。
ΔVG11＝C1×ΔVOUT/(C1+C2)
ΔVG21＝C4×ΔVOUT/(C4+C5)
ΔVG12、ΔVG22通过由Pch晶体管MP2、Nch晶体管MN2构成的放大级A2a放大。在区间T3中，开关电路SW11、SW21、SW12、SW22断开，开关电路SW3接通，因此在放大级A2a中由ΔVG12、ΔVG22放大的电流ΔIs、ΔIsa经由输出端子VOUT流入到负载。其中，如果区间T2中输出端子VOUT的电位变动为正，则ΔVG11、ΔVG21＞0，ΔVG12、ΔVG22＜0。因此，电流ΔIs从Pch晶体管MP2经由输出端子VOUT流入到负载。如果区间T2中的输出端子VOUT的电位变动为负，则ΔVG11、ΔVG21＜0，ΔVG12、ΔVG22＞0。因此，电流ΔIsa从负载经由输出端子VOUT流入到Nch晶体管MN2。
(实施例5)
图8是本发明的第5实施例涉及的电流驱动电路的时序图。在图2的电流驱动电路中，通过重复图8所示的区间T1～T3的动作，除了驱动电流Idata外，还向负载重复提供对输出电压变动量ΔVOUT放大而产生的电流ΔIs。在此基础上，如果可在一定程度上将驱动电流Idata写入到晶体管MTr，则也可以固定为区间T1的状态，仅通过驱动电流Idata进行电流写入。其目的在于，由于输出电压差放大电路的制造偏差，从而即使在没有输出端子VOUT的电压变动的情况下，在区间T3中一些电流ΔIs仍可能流入到负载中，因此进行驱动电流校正。
(实施例6)
图9是本发明的第6实施例涉及的电流驱动电路的电路图。第6实施例涉及的电流驱动电路和第1～第5实施例不同，输出电压差放大电路30c放大了输出差电压后，将电压值输出到输出端子VOUT。此外，恒定电流源电路20及负载10和图2中相同。
在图9中，输出电压差放大电路30c具有：放大电路AMP1、AMP2、2输入的AND电路AND1、AND2、逆变电路INV、电容元件C31、C32、C33、开关电路SWA、SWB、SW31、SW32、SW33、SW34。
放大电路AMP1连接反转(-)输入端子和输出端子，将提供到两个非反转(+)输入端子的电压的平均值输出到输出端子。一个非反转输入端子(提供电压INP1)连接到另一端提供电压VP的开关电路SWA的一端、开关电路SW31的一端、另一端接地的电容元件C32的一端。另一个非反转输入端子(提供电压INP2)连接到另一端提供电压VM的开关电路SWB的一端、开关电路SW32的一端、另一端接地的电容元件C33的一端。放大电路AMP1的输出端子经由通过信号IN2控制开闭的开关电路SW34连接到输出端子VOUT。此外，电压VM、VP分别设定为负载驱动时的动作电压范围的最小、最大。
放大电路AMP2使非反转(+)输入端子连接到输出端子VOUT，使反转(-)输入端子连接到另一端接地的电容元件C31的一端、由信号IN2控制开闭的开关电路SW33的一端。并且，将输出端子经由开关电路SW33的另一端、AND电路AND2的一个输入端、逆变电路INV，连接到AND电路AND1的一个输入端。
AND电路AND1在另一个输入端上提供信号IN1，通过输出端的信号控制开关电路SW31的开闭。
AND电路AND2在另一个输入端上提供信号IN1，通过输出端的信号控制开关电路SW32的开闭。
开关电路SW31、SW32的另一端连接到输出端子VOUT。
接着说明输出电压差放大电路30c的动作。图10是本发明的第6实施例涉及的电流驱动电路的时序图。此外，驱动电流Idata在负载驱动过程中从区间T1始终持续流动。
在区间T1中，仅接通开关电路SWA、SWB，在放大电路AMP1中INP1＝VP、INP2＝VM。放大电路AMP1进行动作，以达到输出电压VINN＝(VINP1+VINP2)/2。
在区间T2中，断开开关电路SWA、SWB，通过信号IN2接通开关电路SW33、SW34。此时，开关电路SWA、SWB断开。但是通过电容元件C32、C33分别保持INP1＝VP、INP2＝VM。因此，输出端子VOUT驱动为电压VINN＝(VP+VM)/2。此时的电压是VA时，如图11所示，在区间T2中VOUT＝VA。并且，开关电路SW33接通，所以放大电路AMP2作为缓冲器而发挥作用，放大电路AMP2的输出电压AMPO＝VA。
接着在区间T3中，通过信号IN2断开开关电路SW33、SW34。并且，将信号IN1设为H电平(高电平)。电容元件C31中保持电压VA。此时，从输出端子VOUT流入到负载的电流仅是驱动电流Idata。通过驱动电流Idata，负载的充放电最终收敛，流入到显示面板像素的晶体管MTr的电流Id＝Idata时的电压VD如果是VD＞VA，则VOUT＞VA。此时，放大电路AMP2因开关电路SW33断开，所以作为比较器而动作，AMPO＝H电平。因此，AND电路AND2激活，开关电路SW32接通。此时，开关电路SWB断开。在放大电路AMP1中，INP1＝VP、INP2＝VA(正确来说是VD和VA之间)，VINN＝(VP+VA)/2。
并且，在区间T4中，通过信号IN2，开关电路SW33、SW34接通。此时，开关电路SWA、SWB断开。但是，通过电容元件C32、C33分别保持INP1＝VP、INP2＝VA。因此，输出端子VOUT被电压驱动为电压VINN＝(VP+VA)/2。此时的电压为VB时，如图11所示，在区间T4中VOUT＝VB。并且，开关电路SW33接通，所以放大电路AMP2作为缓冲器而发挥作用，放大电路AMP2的输出电压AMPO＝VB。
接着到了区间T5时，通过信号IN2使开关电路SW33、SW34断开。并且使信号IN1为H电平。电容元件C31中保持电压VB。此时，从输出端子VOUT流入到负载的电流仅是驱动电流Idata。通过驱动电流Idata，负载的充放电最终收敛，流入到显示面板像素的晶体管MTr的电流Id＝Idata时的电压VD如果是VD＜VB，则VOUT＜VB。此时，放大电路AMP2因开关电路SW33断开，所以作为比较器而动作，AMPO＝L电平(低电平)。因此，AND电路AND1激活，开关电路SW31接通。此时，开关电路SWA断开。在放大电路AMP1中，INP1＝VB、INP2＝VA、VINN＝(VB+VA)/2。
并且，在区间T6中，通过信号IN2，开关电路SW33、SW34接通。此时，开关电路SWA、SWB断开。但是，通过电容元件C32、C33分别保持INP1＝VB、INP2＝VA。因此，输出端子VOUT被电压驱动为电压VINN＝(VB+VA)/2。此时的电压为VC时，如图11所示，在区间T6中VOUT＝VC。并且，开关电路SW33接通，所以放大电路AMP2作为缓冲器而发挥作用，放大电路AMP2的输出电压AMPO＝VC。
同样，如图11所示，在区间T8、T10中，分别是VOUT＝VD＝(VC+VA)/2、VOUT＝VE＝(VC+VD)/2。
因此，通过重复上述动作(区间Tk、Tk+1，k为偶数)，可高速驱动为VOUT＝VN。其中，VN表示负载中Id＝Idata时的电压值。此外，图9的输出电压差放大电路30c中，开关电路SWA、SWB在区间T1中接通，一旦开关电路SW31、SW32接通，则需要始终切换到断开。
输出电压差放大电路30c在区间T1、T3、T5、T7、T9、T11、...中切换为恒定电流源电路20的电流驱动，在区间T2、T4、T6、T8、T10、...中切换为电压驱动，从而驱动负载10。区间T2、T4、T6、T8、T10、...中进行电压驱动时，如图11所示，使负载驱动的动作点以二分查找法移动而在短时间内收敛到动作点。在图9中，例如VP＝10V、VM＝0V时，通过进行10次这种二分查找，能够以2的10次方的刻度即
Figure G2009101645436D00151
的精度收敛。并且，收敛时间在各区间为0.5μs时，可在驱动时间10μs下收敛。
此外，如图12所示，通过替代恒定电流源电路20而使用图5所示的恒定电流源电路20a，可对应图14(B)的负载所对应的驱动电流的动作。
此外，上述专利文献的公开内容引用到本说明书中。在本发明的全部公开内容(包括权利要求的范围)的范围内，可进一步根据其基本技术思想进行实施方式及实施例的变更、调整。并且，在本发明的权利要求范围内，可进行各种公开要素的多种组合及选择。即，本发明当然包括包含权利要求范围在内的所有公开内容及本领域技术人员可根据其技术思想获得的各种变形、修改。

Claims (9)

1.一种电流驱动电路，其特征在于，具有：
第1恒定电流源电路，向负载提供第1驱动电流；和
输出电压差放大电路，检测出预定期间内负载驱动端上产生的电压变化量，在和上述预定期间不同的期间，将与该电压变化量对应的电流或电压提供到上述负载。
2.根据权利要求1所述的电流驱动电路，其特征在于，
上述输出电压差放大电路具有：
电容电路，存储检测出的上述电压变化量；和
放大电路，将根据存储的上述电压变化量生成的电流或电压提供到上述负载。
3.根据权利要求1或2所述的电流驱动电路，其特征在于，
上述输出电压差放大电路在时间上交替重复进行如下动作：检测上述电压变化量；向上述负载供给上述电流或电压。
4.根据权利要求1或3所述的电流驱动电路，其特征在于，
上述输出电压差放大电路具有：
第1电容电路，在第1期间存储上述电压变化量；
第1放大级，放大上述第1电容电路中存储的上述电压变化量；
第2电容电路，在接着上述第1期间的第2期间存储通过上述第1放大级放大的上述电压变化量；以及
第2放大级，在接着上述第2期间的第3期间将上述第2电容电路中存储的被放大的上述电压变化量转换为电流并提供到上述负载。
5.根据权利要求1或3所述的电流驱动电路，其特征在于，
上述输出电压差放大电路包括：第1MOS晶体管及第2MOS晶体管；第1电容元件、第2电容元件及第3电容元件；第1电流源电路及第2电流源电路；第1开关电路、第2开关电路及第3开关电路，
上述第1MOS晶体管的源极连接到电源，栅极连接到上述第1电容元件的一端、另一端与上述电源连接的上述第2电容元件的一端及上述第1开关电路的一端，漏极连接到上述第1电流源电路的一端、上述第1开关电路的另一端、上述第2开关电路的一端，
上述第2MOS晶体管的源极连接到上述电源，栅极连接到另一端与上述电源连接的上述第3电容元件的一端及上述第2开关电路的另一端，漏极连接到上述第2电流源电路的一端及上述第3开关电路的一端，
上述第3开关电路的另一端连接到上述输出电压差放大电路的负载驱动端即输出端子及上述第1电容元件的另一端，
在第1期间，仅上述第1开关电路及第2开关电路接通，
在接着上述第1期间的第2期间，仅上述第2开关电路接通，
在接着上述第2期间的第3期间，仅上述第3开关电路接通，被控制为电流经由上述输出端子提供到上述负载，
上述第1恒定电流源电路将一端连接到上述输出端子。
6.根据权利要求4或5所述的电流驱动电路，其特征在于，
上述输出电压差放大电路进行控制，以在上述第3期间后继续为上述第1期间。
7.根据权利要求1或3所述的电流驱动电路，其特征在于，
在第1期间，上述电容电路比较之前的期间和当前期间的负载驱动端的电位，根据比较结果，将当前期间的负载驱动端的电位存储到第5电容元件及第6电容元件中的任意一个，
在接着上述第1期间的第2期间，上述放大电路对上述第5电容元件及第6电容元件中存储的电位的平均值进行缓冲并提供到上述负载。
8.根据权利要求1或3所述的电流驱动电路，其特征在于，
上述输出电压差放大电路包括：第1缓冲电路及第2缓冲电路；第4电容元件、第5电容元件及第6电容元件；第4开关电路、第5开关电路、第6开关电路及第7开关电路，
上述第1缓冲电路将上述第5电容元件及第6电容元件的一端的电压的平均值经由上述第7开关电路输出到上述输出电压差放大电路的负载驱动端即输出端子，
上述第2缓冲电路使上述输出端子连接到非反转输入端，使另一端接地的上述第4电容元件的一端及上述第6开关电路的一端连接到反转输入端，使上述第6开关电路的另一端连接到输出端，
上述第4开关电路连接在上述输出端子和上述第5电容元件的一端之间，
上述第5开关电路连接在上述输出端子和上述第6电容元件的一端之间，
在初始状态下，上述第5电容元件的一端的电位是负载驱动时的动作电压范围的最大值，上述第6电容元件的一端的电位是上述负载驱动时的动作电压范围的最小值，
第1期间及第2期间交替地重复，在该第1期间，当上述第4电容元件的一端的电位高于上述输出端子的电位时，仅上述第4开关电路接通，当上述第4电容元件的一端的电位低于上述输出端子的电位时，仅上述第5开关电路接通，
在上述第2期间，控制为仅上述第6开关电路及第7开关电路接通。
9.根据权利要求1至8中任一项所述的电流驱动电路，其特征在于，
进一步具有第2恒定电流源电路，该第2恒定电流源电路仅在使上述负载成为预定状态时，能够将与上述第1驱动电流相反方向的第2驱动电流提供到上述负载。
CN2009101645436A 2008-07-18 2009-07-20 电流驱动电路 Expired - Fee Related CN101630954B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008187083A JP5128400B2 (ja) 2008-07-18 2008-07-18 電流駆動回路
JP2008-187083 2008-07-18
JP2008187083 2008-07-18

Publications (2)

Publication Number Publication Date
CN101630954A true CN101630954A (zh) 2010-01-20
CN101630954B CN101630954B (zh) 2013-03-13

Family

ID=41529781

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101645436A Expired - Fee Related CN101630954B (zh) 2008-07-18 2009-07-20 电流驱动电路

Country Status (3)

Country Link
US (2) US8159279B2 (zh)
JP (1) JP5128400B2 (zh)
CN (1) CN101630954B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110998337A (zh) * 2017-08-09 2020-04-10 高通股份有限公司 使用分布式电压平均化以独立于电流分布的方式感测分布式负载电路的总电流

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103956138B (zh) 2014-04-18 2015-04-08 京东方科技集团股份有限公司 Amoled像素驱动电路、方法和显示装置
TWI682632B (zh) 2014-12-26 2020-01-11 日商半導體能源研究所股份有限公司 半導體裝置
CN109150164B (zh) * 2018-08-13 2022-04-22 广州瀚辰信息科技有限公司 产生恒定基准电流的芯片
CN114600354A (zh) * 2019-10-28 2022-06-07 日立安斯泰莫株式会社 负载驱动装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2829991B2 (ja) 1988-11-08 1998-12-02 日本電気株式会社 電流制限回路
DE69535329T2 (de) * 1994-05-12 2007-04-05 Komatsu Ltd. Lasttreibervorrichtung
JP3087838B2 (ja) * 1997-08-05 2000-09-11 日本電気株式会社 定電圧発生回路
JP2000278107A (ja) * 1999-03-19 2000-10-06 Sharp Corp 電流駆動回路
JP4959046B2 (ja) * 2000-08-08 2012-06-20 ルネサスエレクトロニクス株式会社 半導体記憶装置
US6653891B1 (en) * 2002-07-09 2003-11-25 Intel Corporation Voltage regulation
US6879534B2 (en) * 2002-11-01 2005-04-12 Hewlett-Packard Development Company, L.P. Method and system for minimizing differential amplifier power supply sensitivity
JP3776890B2 (ja) * 2003-02-12 2006-05-17 日本電気株式会社 表示装置の駆動回路
JP3729819B2 (ja) * 2003-05-19 2005-12-21 ローム株式会社 パワー素子用保護回路及びこれを備えた半導体装置
EP1649593A1 (en) * 2003-07-22 2006-04-26 Koninklijke Philips Electronics N.V. Accurate untrimmed crystal oscillator
JP4353759B2 (ja) * 2003-09-22 2009-10-28 Ｎｅｃエレクトロニクス株式会社 駆動回路
JP2005181461A (ja) * 2003-12-16 2005-07-07 Toshiba Matsushita Display Technology Co Ltd 電流出力型半導体回路
US7265607B1 (en) * 2004-08-31 2007-09-04 Intel Corporation Voltage regulator
JP2009128756A (ja) * 2007-11-27 2009-06-11 Oki Semiconductor Co Ltd 電流ドライバ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110998337A (zh) * 2017-08-09 2020-04-10 高通股份有限公司 使用分布式电压平均化以独立于电流分布的方式感测分布式负载电路的总电流

Also Published As

Publication number Publication date
US8159279B2 (en) 2012-04-17
US8427222B2 (en) 2013-04-23
JP2010028425A (ja) 2010-02-04
CN101630954B (zh) 2013-03-13
US20120212261A1 (en) 2012-08-23
JP5128400B2 (ja) 2013-01-23
US20100013526A1 (en) 2010-01-21

Similar Documents

Publication Publication Date Title
CN101630954B (zh) 电流驱动电路
JP5597660B2 (ja) Ａｄ変換器
CN104038206B (zh) 输出缓冲器电路和包括该输出缓冲器电路的源极驱动电路
CN100468961C (zh) 差分放大器、输出电路、显示装置及其数据驱动器
US8164388B2 (en) Amplifying apparatus
US6664941B2 (en) Amplifier circuit and liquid-crystal display unit using the same
CN100471054C (zh) 差分放大器电路及使用其的液晶显示单元的驱动电路
CN101730342B (zh) 用于驱动发光器件的装置
CN100472959C (zh) 差动放大器、数字/模拟转换器和显示装置
CN100377494C (zh) 电路
CN100495491C (zh) 显示装置的驱动电路
KR101507199B1 (ko) 차동 증폭 회로
CN108615491B (zh) 老化检测电路、老化补偿模块和显示面板
CN102110411A (zh) 像素驱动装置、发光装置及其驱动控制方法以及电子设备
JP2008158491A5 (zh)
CN101388201A (zh) 电压产生电路
CN103383581A (zh) 一种具暂态响应增强机制的电压调节装置
CN101854150A (zh) 运算放大器
CN101361265B (zh) 具有大信号输出升压级的小信号放大器
CN109743032B (zh) 具有共模反馈控制电路的反相伪全差分放大器
WO2011153161A2 (en) Stacked power supply monitor with sense-replica loop
CN108768164B (zh) 一驱多充放电电路
CN102545799B (zh) 可调适放大电路
KR100713995B1 (ko) Ｄｃ­ｄｃ 변환기 및 그를 이용한 유기발광표시장치
US20080018385A1 (en) Electric power circuit for driving display panel

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130313

Termination date: 20160720