CN101626220B - 一种基于cordic算法的数字锁相放大器 - Google Patents

Abstract

本发明公开了一种基于CORDIC算法的数字锁相放大器。信号通道通过模数转换器与现场可编程门阵列相连，现场可编程门阵列对输入信号进行解调处理后经第二数模转换器输出；同时，现场可编程门阵列产生载波信号，经第一数模转换器、带通滤波器输出，为系统提供载波信号；PC控制器通过RS232串口与现场可编程门阵列相连，通过PC控制器调节载波相位、频率、幅度、偏置等达到实时调整的效果。本发明的核心模块在FPGA上实现，稳定性高、设计灵活，可以有效抑制1/f噪声和温度等引起的漂移噪声，算法精度由迭代次数和数据字长决定；通过PC控制器配置调制信号的幅度、相位和频率；参考信号为正弦波，避免了输入信号通道奇次频率的干扰；适用带宽为1Hz-20MHz。

Description

一种基于CORDIC算法的数字锁相放大器

技术领域

本发明涉及微弱信号检测领域，尤其涉及一种基于CORDIC算法的数字锁相放大器。

背景技术

锁相放大器(Lock-in Amplifier，LIA)是微弱信号检测领域中基于互相关原理设计的一种同步相干检测仪器，能对检测信号和参考信号进行相关运算，适用于检测深埋在噪声或直流漂移中极其微弱信号的幅度和相位。锁相放大器能提高检测信号的信噪比，已经广泛应用于物理、化学、生物、医学、天文、通信、电子技术等领域的研究工作中。常用的锁相放大器由模拟电路实现，参考信号和输入信号进入由模拟乘法器和低通滤波器组成的相敏检测器(PhaseSensitive Detection，PSD)，最后将结果输出。模拟锁相放大器存在着参数稳定性和灵活性方面的问题，因为模拟电路一旦确定后，就不能改变了。此外，由于锁相放大器内模拟滤波器和模拟乘法器器件本身精度有限而且还会引入噪声。相对于模拟锁相放大器，数字锁相放大器稳定性高、设计灵活，可以有效抑制1/f噪声和温度等引起的漂移噪声。

CORDIC(Coordinate Rotation Digital Computer)算法由J.Volder提出，主要运用于计算三角函数、双曲函数以及其他一些进本函数的运算。基于CORDIC算法实现的正弦波信号产生，是直接数字频率合成(Direct Digital FrequencySynthesis，DDS)技术的一种。相对于其他DDS技术如存储器(Read-OnlyMemory，ROM)查表法、泰勒级数法等，CORDIC算法可实现高精度而且对FPGA的容量要求适中，易于在FPGA中实现。

发明内容

本发明的目的是克服现有技术的不足，提供一种基于CORDIC算法的数字锁相放大器。

基于CORDIC算法的数字锁相放大器包括输入信号通道、模数转换器、PC控制器、RS232串口、现场可编程门阵列、第一数模转换器、带通滤波器、第二数模转换器、模拟放大器、模拟带通滤波器、串口接收模块、第一加法器、第二加法器、第一CORDIC模块、第二CORDIC模块、输出信号数字滤波器、输出偏置调整模块；信号通道通过模数转换器与现场可编程门阵列相连，现场可编程门阵列对输入信号进行解调处理后经第二数模转换器输出；同时，现场可编程门阵列产生载波信号，经第一数模转换器、带通滤波器输出，为系统提供载波信号；PC控制器通过RS232串口与现场可编程门阵列相连，通过PC控制器对载波相位、频率、幅度、偏置进行实时调节。

所述的现场可编程门阵列内部模块的连接关系为：PC控制器通过RS232串口与串口接收模块相连，串口接收模块的频率控制字输出经过第一加法器累加后，输入至第一CORDIC模块作为相位输入，同时串口接收模块的幅度控制字输入至第一CORDIC模块作为幅度输入，第一CORDIC模块的输出经第一数模转换器、带通滤波器输出，为系统提供载波信号；第一加法器的输出和串口接收模块的相位控制字经第二加法器，输入至第二CORDIC模块作为相位输入，同时输入信号经模拟放大器、模拟带通滤波器、模数转换器输入至第二CORDIC模块作为幅度输入，第二CORDIC模块进行解调处理后经输出信号数字滤波器、输出偏置调整模块、第二数/模转换器输出。

所述的第一CORDIC模块、第二CORDIC模块其内部连接关系为：上级输入x(i)经过右移i位和旋转方向系数相乘后，经第一数据选择器叠加到y(i)形成y(i+1)输出；同时上级输入y(i)经过右移i位和旋转方向系数相乘后，经第二数据选择器叠加到x(i)形成x(i+1)输出。

所述的输入信号通道的电路连接关系为：第一电阻的一端作为信号输入端，第一电阻的另一端与第一运算放大器的正输入端相连接，第一运算放大器的负输入端接地；第二电阻的一端与第一运算放大器的正输入端相连接，第二电阻的另一端与第一运算放大器的输出端相连接；第三电阻的一端与第一运算放大器的输出端相连接，第三电阻的另一端与第一电容的一端相连接，第一电容的另一端接地；第一电感的两端与第一电容的两端分别连接；第二电容的一端与第一电容的一端相连接，第二电容的另一端与第三电容的一端相连接，第三电容的另一端接地；第二电感的两端与第三电容的两端分别连接；第四电容的一端与第三电容的一端相连接，第四电容的另一端与第五电容的一端相连接，第五电容的另一端接地；第三电感的两端与第五电容的两端分别连接；第四电阻的两端与第五电容的两端分别连接，第四电阻的非地端作为输入信号通道的输出。

本发明与现有技术相比具有的有益效果：

1)本发明应用基于CORDIC算法，通过FPGA实现数字锁相放大器，系统精度由算法中的迭代次数和数据字长决定，可实现高精度；

2)本发明通过PC控制器实时设置FPGA中的参变量，可在线灵活配置调制信号的幅度、相位和频率；

3)本发明基于CORDIC算法，是一种参考信号为正弦波的锁相放大器，可以避免信号通道高次谐波的影响。

4)本发明适用频段为1Hz-20MHz。

附图说明

图1是基于CORDIC算法的数字锁相放大器的模块示意图；

图2是基于CORDIC算法的数字锁相放大器的详细系统结构图；

图3是CORDIC算法的原理示意图；

图4是信号通道框图；

图中：输入信号通道1、模数转换器2、PC控制器3、RS232串口4、现场可编程门阵列5、第一数模转换器6、载波滤波器7、第二数/模转换器8、模拟放大器9、模拟带通滤波器10、串口接收模块11、第一加法器12、第二加法器13、第一CORDIC模块14、第二CORDIC模块15、输出信号数字滤波器16、输出偏置调整模块17。

具体实施方式

图1所示，基于CORDIC算法的数字锁相放大器包括输入信号通道1、模数转换器2、PC控制器3、RS232串口4、现场可编程门阵列5、第一数模转换器6、带通滤波器7、第二数模转换器8、模拟放大器9、模拟带通滤波器10、串口接收模块11、第一加法器12、第二加法器13、第一CORDIC模块14、第二CORDIC模块15、输出信号数字滤波器16、输出偏置调整模块17；信号通道1通过模数转换器2与现场可编程门阵列5相连，现场可编程门阵列5对输入信号进行解调处理后经第二数模转换器8输出；同时，现场可编程门阵列5产生载波信号，经第一数模转换器6、带通滤波器7输出，为系统提供载波信号；PC控制器3通过RS232串口4与现场可编程门阵列5相连，通过PC控制器3对载波相位、频率、幅度、偏置进行实时调节。

图2所示，现场可编程门阵列5内部模块的连接关系为：PC控制器3通过RS232串口4与串口接收模块11相连，串口接收模块11的频率控制字输出经过第一加法器12累加后，输入至第一CORDIC模块14作为相位输入，同时串口接收模块11的幅度控制字输入至第一CORDIC模块14作为幅度输入，第一CORDIC模块14的输出经第一数模转换器6、带通滤波器7输出，为系统提供载波信号；第一加法器12的输出和串口接收模块11的相位控制字经第二加法器13，输入至第二CORDIC模块15作为相位输入，同时输入信号经模拟放大器9、模拟带通滤波器10、模数转换器2输入至第二CORDIC模块15作为幅度输入，第二CORDIC模块15进行解调处理后经输出信号数字滤波器16、输出偏置调整模块17、第二数/模转换器8输出。

输入信号通道1包括模拟放大器9和模拟带通滤波器10，对信号进行预放大和滤波处理。由于通常输入的检测信号都非常微弱，在μV甚至nV量级，且信号经常淹没在噪声中，因此一方面要通过信号的预放大提高整个锁相放大器的分辨率，另一方面进行滤波处理滤除部分噪声。

串口接收模块11为异步串口接收模块，通过串口的异步时钟信号接收不同地址(Address)线上的数据(Data)，并配置到串口接收模块11的各输出中，包括频率控制字(Freq)、相位控制字(Phase)、幅度控制字(Amp)以及偏置控制字(Offset)。通过PC控制器3调整频率控制字(Freq)、幅度控制字(Amp)可以分别调整载波信号的频率和幅度。该载波信号为检测系统提供一正弦载波信号，用于具体的系统中可代替信号发生器进行调制，经过系统之后的调制信号作为数字锁相放大器的输入信号进行相关解调，达到微弱信号检测的目的。

第二CORDIC模块15充当乘法器的作用，乘法器两路分别为输入信号和载波信号，当二者同频同相时，输出信号的直流分量与输入信号的幅度成正比，对输出信号进行滤波处理可以达到将输入信号幅度信息从噪声中提取出来的目的。第二CORDIC模块15输出不仅包括直流分量，而且还包括输入信号和载波信号的合频分量，因此经输出信号数字滤波器16将合频分量滤除，然后经输出偏置调整模块17通过第二数/模转换器8转换成模拟信号输出。信号流程的核心部分都在现场可编程门阵列5实现，避免了模拟器件的1/f噪声和温度等引起的漂移噪声，因此可以达到较高的精度和稳定性，且易实现，有非常大的实用性。

图3所示，第一CORDIC模块14、第二CORDIC模块15其内部连接关系为：上级输入x(i)经过右移i位和旋转方向系数相乘后，经第一数据选择器18叠加到y(i)形成y(i+1)输出；同时上级输入y(i)经过右移i位和旋转方向系数相乘后，经第二数据选择器19叠加到x(i)形成x(i+1)输出，完成一次迭代操作。一次迭代操作过程中只用到2个数据选择器和3个加法器，所有的乘法操作可以通过移位和数据取反结合完成，资源占用率低，实现效率高。

向量V₁(x₁，y₁)旋转角度θ后操作得到向量V₂(x₂，y₂)，其关系可表示为：

$\left\{\begin{array}{c}{x}_2=(x_1-y_1\·\tan \mathrm{\θ})\·\cos \mathrm{\θ}\\ y_2=(y_1+x_1\·\tan \mathrm{\θ})\·\cos \mathrm{\θ}\end{array}\right.---\left(1\right)$

可以将总的旋转角度θ，分解为i次旋转的叠加，为了在FPGA平台上实现方便，将每进行一次旋转角度设定为

$\left\{\begin{array}{c}{\mathrm{\θ}}_i={\mathrm{\δ}}_i\·\·\arctan \left(2^{-i}\right)\\ K_i=\cos {\mathrm{\θ}}_i=\sqrt{\frac{1}{1+2^{-2i}}}\end{array}\right.---\left(2\right)$

其中δ_i＝±1其中+1表示逆时针旋转，-1代表顺时针旋转。经过N次子角度旋转，校正因子K定义为：

$K=\underset{i=0}{\overset{N-1}{\mathrm{\Π}}}{K}_i=\underset{i=0}{\overset{N-1}{\mathrm{\Π}}}\sqrt{\frac{1}{1+2^{-2i}}}---\left(3\right)$

通过K将初始单位向量预校正为V₀(K，0)，可避免(1)式中每次子角度旋转操作中的幅度放大因子cosθ_i。因此CORDIC算法的子角度旋转操作表示为：

$\left\{\begin{array}{c}{x}_{i+1}=x_i-{\mathrm{\δ}}_i\·y_i\·2^i\\ y_{i+1}=y_i+{\mathrm{\δ}}_i\·x_i\·2^{-i}\\ z_{i+1}=z_i-{\mathrm{\δ}}_i\·\arctan \left(2^{-i}\right)\end{array}\right.---\left(4\right)$

其中，x₀＝K，y₀＝0，z₀是预定要计算正弦值和余弦值的角度θ，当z_i＞0或z_i＜0时，δ_i分别取为+1和-1。当子角度旋转操作次数N为无限大时，x_N和y_N分别等于cos(θ)和sin(θ)，从而实现了相位/幅度的转换。根据(2)式，子旋转角度之和的最大值可表示为：

为使CORDIC算法角度计算的范围覆盖±180°，可增加两次i＝0的子角度旋转操作。修正后的CORDIC算法相位/幅度转换操作可以描述为：

$\left\{\begin{array}{c}{x}_{i+1}=x_i-{\mathrm{\δ}}_i\·y_i\\ y_{i+1}=y_i+{\mathrm{\δ}}_i\·x_i\\ x_{i+1}=z_i-{\mathrm{\δ}}_i\·\arctan \left(2^0\right)\end{array}\right.i\≤2$ (6)

$\left\{\begin{array}{c}{x}_{i+1}=x_i-{\mathrm{\δ}}_i\·y_i\·2^{-i+2}\\ y_{i+1}=y_i+{\mathrm{\δ}}_i\·x_i\·2^{-i+2}\\ x_{j+1}=z_j-{\mathrm{\δ}}_j\·\arctan \left(2^{-j+2}\right)\end{array}\right.i>2$

由于增加了两次i＝0的子角度旋转操作，N为迭代操作的总次数，校正因子K修正为：

$K={K_0}^2\·\underset{i=0}{\overset{N-3}{\mathrm{\Π}}}{K}_i=\frac{1}{2}\·\underset{i=0}{\overset{N-3}{\mathrm{\Π}}}\sqrt{\frac{1}{1+2^{-2i}}}---\left(7\right)$

因此，(6)式中的x_j、y_i和z_i作为子角度旋转操作的输入变量，x_i+1、y_i+1和z_i+1为子角度旋转操作的输出变量，(6)式在FPGA中通过加/减、移位运算实现；x₀＝K，y₀＝0，z₀的输入是要计算三角函数值的角度值；一系列的子角度旋转操作迭代的次序为i＝0，1，2，3......。

设总迭代次数为N，(6)式描述的基于CORDIC算法的相位/幅度转换模块的误差可表示为：

$\left\{\begin{array}{c}\cos z_0-x_N\≤2^{-(N-3)}\\ \sin z_0-y_N\≤2^{-(N-3)}\end{array}\right.---\left(8\right)$

由(8)式可以看出，算法的精度由迭代次数和运算操作中的数据寄存器的位数决定，因此可调整算法达到很高的精度。

图4所示，输入信号通道1的电路连接关系为：第一电阻R₁的一端作为信号输入端，第一电阻R₁的另一端与第一运算放大器1的正输入端相连接，第一运算放大器1的负输入端接地；第二电阻R₂的一端与第一运算放大器1的正输入端相连接，第二电阻R₂的另一端与第一运算放大器1的输出端相连接；第三电阻R₃的一端与第一运算放大器1的输出端相连接，第三电阻R₃的另一端与第一电容C₁的一端相连接，第一电容C₁的另一端接地；第一电感L₁的两端与第一电容C₁的两端分别连接；第二电容C₂的一端与第一电容C₁的一端相连接，第二电容C₂的另一端与第三电容C₃的一端相连接，第三电容C₃的另一端接地；第二电感L₂的两端与第三电容C₃的两端分别连接；第四电容C₄的一端与第三电容C₃的一端相连接，第四电容C₄的另一端与第五电容C₅的一端相连接，第五电容C₅的另一端接地；第三电感L₃的两端与第五电容C₅的两端分别连接；第四电阻R₄的两端与第五电容C₅的两端分别连接，第四电阻R₄的非地端作为输入信号通道1的输出。

输入信号通道1对信号进行预放大和滤波处理。由于被检测信号微弱，而噪声相对较大，因此要求信号通道的前置放大器具备低噪声、高增益和大的动态范围，具有较高的共模抑制比，以达到最佳的噪声抑制性能。

Claims (2)

1.一种基于CORDIC算法的数字锁相放大器，其特征在于包括输入信号通道(1)、模数转换器(2)、PC控制器(3)、RS232串口(4)、现场可编程门阵列(5)、第一数模转换器(6)、带通滤波器(7)、第二数模转换器(8)、模拟放大器(9)、模拟带通滤波器(10)、串口接收模块(11)、第一加法器(12)、第二加法器(13)、第一CORDIC模块(14)、第二CORDIC模块(15)、输出信号数字滤波器(16)、输出偏置调整模块(17)；信号通道(1)通过模数转换器(2)与现场可编程门阵列(5)相连，现场可编程门阵列(5)对输入信号进行解调处理后经第二数模转换器(8)输出；同时，现场可编程门阵列(5)产生载波信号，经第一数模转换器(6)、带通滤波器(7)输出，为系统提供载波信号；PC控制器(3)通过RS232串口(4)与现场可编程门阵列(5)相连，通过PC控制器(3)对载波相位、频率、幅度、偏置进行实时调节；所述的现场可编程门阵列(5)内部模块的连接关系为：PC控制器(3)通过RS232串口(4)与串口接收模块(11)相连，串口接收模块(11)的频率控制字输出经过第一加法器(12)累加后，输入至第一CORDIC模块(14)作为相位输入，同时串口接收模块(11)的幅度控制字输入至第一CORDIC模块(14)作为幅度输入，第一CORDIC模块(14)的输出经第一数模转换器(6)、带通滤波器(7)输出，为系统提供载波信号；第一加法器(12)的输出和串口接收模块(11)的相位控制字经第二加法器(13)，输入至第二CORDIC模块(15)作为相位输入，同时输入信号经模拟放大器(9)、模拟带通滤波器(10)、模数转换器(2)输入至第二CORDIC模块(15)作为幅度输入，第二CORDIC模块(15)进行解调处理后经输出信号数字滤波器(16)、输出偏置调整模块(17)、第二数/模转换器(8)输出；所述的第一CORDIC模块(14)、第二CORDIC模块(15)其内部连接关系为：上级输入x(i)经过右移i位和旋转方向系数相乘后，经第一数据选择器(18)叠加到y(i)形成y(i+1)输出；同时上级输入y(i)经过右移i位和旋转方向系数相乘后，经第二数据选择器(19)叠加到x(i)形成x(i+1)输出。

2.根据权利要求1所述的一种基于CORDIC算法的数字锁相放大器，其特征在于所述的输入信号通道(1)的电路连接关系为：第一电阻(R₁)的一端作为信号输入端，第一电阻(R₁)的另一端与第一运算放大器(1)的正输入端相连接，第一运算放大器(1)的负输入端接地；第二电阻(R₂)的一端与第一运算放大器(1)的正输入端相连接，第二电阻(R₂)的另一端与第一运算放大器(1)的输出端相连接；第三电阻(R₃)的一端与第一运算放大器(1)的输出端相连接，第三电阻(R₃)的另一端与第一电容(C₁)的一端相连接，第一电容(C₁)的另一端接地；第一电感(L₁)的两端与第一电容(C₁)的两端分别连接；第二电容(C₂)的一端与第一电容(C₁)的一端相连接，第二电容(C₂)的另一端与第三电容(C₃)的一端相连接，第三电容(C₃)的另一端接地；第二电感(L₂)的两端与第三电容(C₃)的两端分别连接；第四电容(C₄)的一端与第三电容(C₃)的一端相连接，第四电容(C₄)的另一端与第五电容(C₅)的一端相连接，第五电容(C₅)的另一端接地；第三电感(L₃)的两端与第五电容(C₅)的两端分别连接；第四电阻(R₄)的两端与第五电容(C₅)的两端分别连接，第四电阻(R₄)的非地端作为输入信号通道(1)的输出。

Images