CN101738495B - 基于cordic算法的电容式微加速度计信号检测装置 - Google Patents

Abstract

本发明公开了一种基于CORDIC算法的电容式微加速度计信号检测装置。它包括电容式微加速度传感器、电荷放大模块、模数转换器、现场可编程门阵列、第一数模转换器、模拟带通滤波器、第二数模转换器；电容式微加速度传感器、电荷放大模块、模数转换器、现场可编程门阵列、第一数模转换器、模拟带通滤波器依次连接，现场可编程门阵列又与第二数模转换器连接。本发明可以实时调整载波信号的相位、频率、幅度等，灵活性好；采用高频载波调制可以抑制1/f噪声等低频噪声，而数字解调的方式又克服了模拟系统容易受到温度等环境因素影响的缺点；算法精度可以由迭代次数和数据字长控制。

Description

基于CORDIC算法的电容式微加速度计信号检测装置

技术领域

本发明涉及一种基于CORDIC算法的电容式微加速度计信号检测装置。

背景技术

电容式微加速度计(Capacitive Microaccelerometer)是根据牛顿第二定律并采用差动结构电容变化来实现的对加速度信号检测的一种高精度的惯性传感器件。由于电容式微加速度计传感器的输出的是极其微弱的电容变化信号，所以系统中信号的转换和检测技术具有十分重要的地位。这里采用的是利用电荷放大模块电路来实现电容/电压信号的转换，以及使用现场可编程门阵列芯片(FieldProgrammable Gate Array，FPGA)实现高频载波的产生和调制解调。通常采用直接数字频率合成(Direct Digital Frequency Synthesis，DDS)技术产生载波信号，常用的方法有存储器(Read-Only Memory，ROM)查表法，该结构有一个缺点，即ROM表的容量与精度的要求成指数关系，而大容量的ROM就意味着系统的高功耗、高成本和低稳定性。

CORDIC(Coordinate Rotation Digital Computer)算法是由J.Volder于1959年提出的一种新的DDS结构，当需要产生正弦、余弦信号时，采用该算法，矢量依据一个指定的角度序列旋转，通过这个角度序列之和去逼近所需要计算的角度。在实时算法中，该算法因为在硬件实现上只需要移位和加法运算，对存储单元的要求很小，便于集成，所以非常适合在FPGA中实现。

采用数字信号调制解调和处理的方法，不仅可以通过单片的FPGA芯片实现调制信号的产生、信号的同步解调和数字信号处理，也可以实时控制调制信号的相位、频率、幅度等，使整个检测系统更加稳定、灵活，还可以有效地抑制1/f噪声和温度等环境因素引起的漂移噪声。

发明内容

本发明的目的是克服现有技术的不足，提供一种基于CORDIC算法的电容式微加速度计信号检测装置及方法。

基于CORDIC算法的电容式微加速度计信号检测装置包括电容式微加速度传感器、电荷放大模块、模数转换器、现场可编程门阵列、第一数模转换器、模拟带通滤波器、第二数模转换器；电容式微加速度传感器、电荷放大模块、模数转换器、现场可编程门阵列、第一数模转换器、模拟带通滤波器依次连接，现场可编程门阵列又与第二数模转换器连接；电容式微加速度传感器输出的加速度模拟信号，通过电荷放大模块进行放大，再由模数转换器转换成数字信号后进入现场可编程门阵列，现场可编程门阵列对输入信号进行解调处理后经第二数模转换器输出；同时，现场可编程门阵列产生载波信号，经第一数模转换器、模拟带通滤波器输出，为系统的高频调制检测方法提供载波信号，且载波的相位、频率、幅度、偏置参数在现场可编程门阵列中进行实时调节。

所述的现场可编程门阵列的内部模块包括相位累加器、CORDIC算法载波产生模块、定值加法器、CORDIC算法数字解调模块、数字带通滤波器、数字低通滤波器；相位累加器同时与CORDIC算法载波产生模块、定值加法器连接，定值加法器与CORDIC算法数字解调模块、数字低通滤波器依次连接，数字带通滤波器与CORDIC算法数字解调模块连接；在系统时钟CLK的控制下，给相位累加器输入一个频率控制字，用以控制产生载波的频率，而其输出的相位控制字初始值作为CORDIC算法载波产生模块的输入相位量输入到Z₀输入端口，同时CORDIC算法载波产生模块的其余两个输入量即初始向量坐标值X₀和Y₀分别设置成常数K和常数0，而该模块的其中一个输出端口X_n与外部模块的第一数模转换器连接，该输出端口的输出信号为整个系统提供载波信号；补偿相位值和相位累加器的输出值作为定值加法器的两个输入值，定值加法器的输出值输入CORDIC算法数字解调模块的Z₀输入端口，同时CORDIC算法数字解调模块的另一个输入端口Y₀设置为常数0，而外部模块中的模数转换器的输出量经过数字带通滤波器，输入至CORDIC算法数字解调模块作为初始向量坐标值X₀，CORDIC算法数字解调模块对输入信号进行解调处理后，输出信号由输出端口X_n输入到后级的数字低通滤波器，数字低通滤波器与外部的第二数模转换器连接，用以输出最后的待测信号。

所述的电荷放大模块的内部电路连接关系为：第一运算放大器的负输入端和第一电容的一端、第一电阻的一端、以及电容式微加速度传感器的相应管脚相连，作为一个信号输入端，第一运算放大器的正输入端接地，第一运算放大器的输出端和第一电容的另一端、第一电阻的另一端、以及第三运算放大器的负输入端相连；第二运算放大器的负输入端和第二电容的一端、第二电阻的一端、以及电容式微加速度传感器的相应管脚相连，作为另一个信号输入端，第二运算放大器的正输入端接地，第二运算放大器的输出端和第二电容的另一端、第二电阻的另一端、以及第三运算放大器的正输入端相连；第三运算放大器的Rg--输入端和第三电阻的一端相连，第三运算放大器的Rg+输入端和第三电阻的另一端相连，第三运算放大器的输出端作为整个电荷放大模块的输出端。第一运算放大器和第二运算放大器采用一块单片集成的双运放芯片，第三运算放大器采用仪表放大器。

本发明与现有技术相比具有的有益效果：

1)本发明采用数字检测电路，相对于模拟系统，该方法可以有效抑制1/f噪声等低频噪声，并且克服了模拟系统容易受到温度等环境因素影响的缺点；

2)本发明采用FPGA实现数字解调型电容检测系统，系统精度由算法中的迭代次数和数据字长决定，具有高精度、高灵敏度、高稳定性的特点；

3)本发明可以实时设置FPGA中的参变量，可在线灵活配置调制信号的幅度、相位和频率；

4)本发明采用CORDIC算法，无需使用正弦波型表即可实现正弦信号的产生和解调，大量节省了FPGA的内部资源，降低系统实现的成本，便于集成化；

5)本发明采用单片集成的双运放芯片，可以减小电路板面积，同时增强两路结构中运算放大器的一致性，采用仪表放大器具有极高的共模抑制比，可以有效提高系统的信噪比。

附图说明

图1是基于CORDIC算法的电容式微加速度计系统框图；

图2是现场可编程门阵列FPGA内部模块示意图；

图3是电荷放大模块的内部结构图；

图4是CORDIC算法的原理示意图；

图中：电容式微加速度传感器1、电荷放大模块2、模数转换器3、现场可编程门阵列4、第一数模转换器5、模拟带通滤波器6、第二数模转换器7、相位累加器8、CORDIC算法载波产生模块9、定值加法器10、CORDIC算法数字解调模块11、数字带通滤波器12、数字低通滤波器13。

具体实施方式

图1所示，基于CORDIC算法的电容式微加速度计信号检测装置包括电容式微加速度传感器1、电荷放大模块2、模数转换器3、现场可编程门阵列4、第一数模转换器5、模拟带通滤波器6、第二数模转换器7；电容式微加速度传感器1与电荷放大模块2、模数转换器3、现场可编程门阵列4、第一数模转换器5、模拟带通滤波器6依次连接，现场可编程门阵列4又与第二数模转换器7连接；电容式微加速度传感器1输出的加速度模拟信号，通过电荷放大模块2进行放大，再由模数转换器3转换成数字信号后进入现场可编程门阵列4，现场可编程门阵列4对输入信号进行解调处理后经第二数模转换器7输出；同时，现场可编程门阵列4产生载波信号，经第一数模转换器5、模拟带通滤波器6输出，为系统的高频调制检测方法提供载波信号，且载波的相位、频率、幅度、偏置参数在现场可编程门阵列4中进行实时调节。

通常电容式微加速度传感器1输出的信号极其微弱，经常淹没在噪声中，需要通过电荷放大模块2进行放大处理以提高整个系统的分辨率。

现场可编程门阵列4可以代替信号发生器产生正弦波信号，作为整个系统调制解调所需要的载波信号，现场可编程门阵列4输出的数字信号带有不需要的谐波分量，故在第一数模转换器5之后设置模拟带通滤波器6以滤除这些噪声信号。

图2所示，所述的现场可编程门阵列4的内部模块包括相位累加器8、CORDIC算法载波产生模块9、定值加法器10、CORDIC算法数字解调模块11、数字带通滤波器12、数字低通滤波器13；相位累加器8同时与CORDIC算法载波产生模块9、定值加法器10连接，定值加法器10与CORDIC算法数字解调模块11、数字低通滤波器13依次连接，数字带通滤波器12与CORDIC算法数字解调模块11连接；在系统时钟CLK的控制下，给相位累加器8输入一个频率控制字，用以控制产生载波的频率，而其输出的相位控制字初始值作为CORDIC算法载波产生模块9的输入相位量输入到Z₀输入端口，同时CORDIC算法载波产生模块9的其余两个输入量即初始向量坐标值X₀和Y₀分别设置成常数K和常数0，而该模块的其中一个输出端口X_n与外部模块的第一数模转换器5连接，该输出端口的输出信号为整个系统提供载波信号；补偿相位值和相位累加器8的输出值作为定值加法器10的两个输入值，定值加法器10的输出值输入CORDIC算法数字解调模块11的Z₀输入端口，同时CORDIC算法数字解调模块11的另一个输入端口Y₀设置为常数0，而外部模块中的模数转换器3的输出量经过数字带通滤波器12，输入至CORDIC算法数字解调模块11作为初始向量坐标值X₀，CORDIC算法数字解调模块11对输入信号进行解调处理后，输出信号由输出端口X_n输入到后级的数字低通滤波器13，数字低通滤波器13与外部的第二数模转换器7连接，用以输出最后的待测信号。

在系统时钟CLK的控制下，频率控制字控制相位累加器8的累加步长，从而控制CORDIC算法载波产生模块9输出的载波信号的频率，相位累加器8不断地累加，使其输出的相位值随时间变化，才能得到一个稳定频率的正弦波或实现输入信号与该频率正弦波相乘。

为了便于CORDIC算法载波产生模块9产生的载波和CORDIC算法数字解调模块11产生的参考信号同步，这两个模块均使用相同的CORDIC算法结构并共用一个相位累加器8。但是CORDIC算法载波产生模块9输出的载波信号在经过第一数模转换器5、模拟带通滤波器6、电容式微加速度传感器1、电荷放大模块2、模数转换器3之后形成的调制信号，已经与原始载波信号有一定的相位差，由于整个系统采用一个同步时钟，所以该调制信号与CORDIC算法数字解调模块11产生的参考信号之间也存在一个固定的相位差，要完成同步幅度解调，必须补偿这个相位差值，所以在相位累加器8之后加入一个定值加法器10来给相位初始值加上一个固定相移。

CORDIC算法数字解调模块11输出的信号不仅包括有用的直流信号，而且还包括其他不必要的谐波分量，因此其输出信号需要经过数字低通滤波器13将谐波分量滤除，然后通过第二数模转换器7转换成模拟信号输出。

图3所示，所述的电荷放大模块2的内部电路连接关系为：第一运算放大器A1的负输入端和第一电容C1的一端、第一电阻R1的一端、以及电容式微加速度传感器的相应管脚相连，作为一个信号输入端，第一运算放大器A1的正输入端接地，第一运算放大器A1的输出端和第一电容C1的另一端、第一电阻R1的另一端、以及第三运算放大器A3的负输入端相连；第二运算放大器A2的负输入端和第二电容C2的一端、第二电阻R2的一端、以及电容式微加速度传感器的相应管脚相连，作为另一个信号输入端，第二运算放大器A2的正输入端接地，第二运算放大器A2的输出端和第二电容C2的另一端、第二电阻R2的另一端、以及第三运算放大器A3的正输入端相连；第三运算放大器A3的Rg-输入端和第三电阻R3的一端相连，第三运算放大器A3的Rg+输入端和第三电阻R3的另一端相连，第三运算放大器A3的输出端作为整个电荷放大模块的输出端。该模块的主要作用是实现电容/电压信号的转换，其中，第一运算放大器A1和第二运算放大器A2采用一块单片集成的双运放芯片，第三运算放大器A3采用仪表放大器。

第一运算放大器和第二运算放大器属于相同的电荷放大结构，这两路结构参数的一致性对检测精度有很大的影响，故实际电路中采用单片集成的双运放芯片，不仅可以减小电路板面积，还同时增强了两路结构中运算放大器的一致性。

第三运算放大器采用仪表放大器对两路电荷放大器输出的信号进行处理。仪表放大器具有极高的共模抑制比，可以有效提高系统的信噪比，适用于数据采集、微弱信号检测等领域。

图4所示为CORDIC算法的原理示意图。CORDIC算法可以通过一系列的迭代过程将一个相位值转换为一个正弦或余弦值，该算法有圆周、线性、双曲等几种模式，分别用于产生不同的信号，这里采用圆周模式产生正弦波信号，其原理如下：

向量V1(x₁，y₁)旋转角度θ后得到向量V2(x₂，y₂)，两者的关系可以表示为：

x₂＝x₁·cosθ-y₁·sinθ            (1)

y₂＝y₁·cosθ+x₁·sinθ            (2)

重写式(1)、式(2)，得

x₂＝(x₁-y₁·tanθ)·cosθ            (3)

y₂＝(y₁+x₁·tanθ)·cosθ          (4)

为了在FPGA平台上实现方便，将总的旋转角度θ分解为N次旋转的叠加，并且令每一次旋转的角度θ_i的正切值为2的倍数，即

θ_i＝arctan(2^-i)   i＝0，1，2，...，N-1  (5)

此时

$\cos \mathrm{\θ}=\sqrt{\frac{1}{1+2^{-2i}}}---\left(6\right)$

设δ_i＝±1，其中+1表示逆时针旋转，-1表示顺时针旋转。因此第i+1次的旋转情况可以表示为

$x_{i+1}=(x_i-{\mathrm{\δ}}_i\·y_i\·2^{-i})\·\sqrt{\frac{1}{1+2^{-2i}}}---\left(7\right)$

$y_{i+1}=(y_i+{\mathrm{\δ}}_i\·x_i\·2^{-1})\·\sqrt{\frac{1}{1+2^{-2i}}}---\left(8\right)$

设

为校正因子，其中N为迭代的次数即旋转的次数，假如将输入数据x、y在迭代之前先乘以该校正因子K，则可以避免在每次迭代运算中增加校正运算，此时式(7)、式(8)可以简化为

x_i+1＝x_i-δ_i·y_i·2^-i          (9)

y_i+1＝y_i+δ_i·x_i·2^-i          (10)

设z₀为最终旋转所要到达的目标向量V_N的角度，z_i为旋转i次以后的向量V_i和目标向量V_N之间的夹角，当z_i＞0或z_i＜0时，δ_i分别取为+1和-1，则可知迭代的结果是使z_i趋向于0。考虑校正因子后，z的迭代方程为

z_i+1＝z_i-δ_i·arctan(2^-i)                 (11)

根据式(5)，所有子旋转角度之和的最大值可表示为：

在本系统的应用中为了使θ可以覆盖到全角度范围±180°，在迭代开始时需增加两次i＝0的子角度旋转操作最终得到的叠代方程为

当i≤2时

$\left\{\begin{array}{c}{x}_{i+1}=x_i-{\mathrm{\δ}}_i\text{\·}{y}_i\\ y_{i+1}=y_i+{\mathrm{\δ}}_i\·x_i\\ z_{i+1}=z_i-{\mathrm{\δ}}_i\·\arctan \left(2^0\right)\end{array}\right.---\left(13\right)$

当i＞2时

$\left\{\begin{array}{c}{x}_{i+1}=x_i-{\mathrm{\δ}}_i\·y_i\·2^{-i+2}\\ y_{i+1}=y_i+{\mathrm{\δ}}_i\·x_i\·2^{-i+2}\\ z_{i+1}=z_i-{\mathrm{\δ}}_i\·\arctan \left(2^{-i+2}\right)\end{array}\right.---\left(14\right)$

在FPGA中实现上述迭代式的运算时，只需要使用加减法和移位就可以实现CORDIC算法了。并且可以看出初始值x₀，y₀决定了生成的正弦信号的幅度和相位原始值。令x₀＝1/K，y₀＝0，z₀为需要产生的某一个角度值，则迭代产生的结果为

x_N＝cos z₀，y_N＝sin z₀，z₀→0

所以，当输入的z₀按一定规律在全角度范围±180°内变化时，迭代结果输出的x_N、y_N就是需要的三角函数值。

由于增加了两次i＝0的子角度旋转操作，N为迭代操作的总次数，校正因子K修正为：

$K={K_0}^2\·\underset{i=0}{\overset{N-3}{\mathrm{\Π}}}{K}_i=\frac{1}{2}\·\underset{i=0}{\overset{N-3}{\mathrm{\Π}}}\sqrt{\frac{1}{1+2^{-2i}}}---\left(15\right)$

设总迭代次数为N，式(13)和式(14)描述的基于CORDIC算法的载波产生和数字解调模块的误差可表示为：

$\left\{\begin{array}{c}\cos z_0-x_N\≤2^{-(N-3)}\\ \sin z_0-y_N\≤2^{-(N-3)}\end{array}\right.---\left(16\right)$

由式(16)可以看出，该算法的精度由迭代次数和运算操作中的数据寄存器的位数决定，因此可调整算法从而达到很高的精度。

Claims (2)

1.一种基于CORDIC算法的电容式微加速度计信号检测装置，其特征在于包括电容式微加速度传感器(1)、电荷放大模块(2)、模数转换器(3)、现场可编程门阵列(4)、第一数模转换器(5)、模拟带通滤波器(6)、第二数模转换器(7)；电容式微加速度传感器(1)与电荷放大模块(2)、模数转换器(3)、现场可编程门阵列(4)、第一数模转换器(5)、模拟带通滤波器(6)依次连接，现场可编程门阵列(4)又与第二数模转换器(7)连接；电容式微加速度传感器(1)输出的加速度模拟信号，通过电荷放大模块(2)进行放大，再由模数转换器(3)转换成数字信号后进入现场可编程门阵列(4)，现场可编程门阵列(4)对输入信号进行解调处理后经第二数模转换器(7)输出；同时，现场可编程门阵列(4)产生载波信号，经第一数模转换器(5)、模拟带通滤波器(6)输出，为系统的高频调制检测方法提供载波信号，且载波的相位、频率、幅度、偏置参数在现场可编程门阵列(4)中进行实时调节；

所述的现场可编程门阵列(4)的内部模块包括相位累加器(8)、CORDIC算法载波产生模块(9)、定值加法器(10)、CORDIC算法数字解调模块(11)、数字带通滤波器(12)、数字低通滤波器(13)；相位累加器(8)同时与CORDIC算法载波产生模块(9)、定值加法器(10)连接，定值加法器(10)与CORDIC算法数字解调模块(11)、数字低通滤波器(13)依次连接，数字带通滤波器(12)也与CORDIC算法数字解调模块(11)连接；在系统时钟CLK的控制下，给相位累加器(8)输入一个频率控制字，用以控制产生载波的频率，而其输出的相位控制字初始值作为CORDIC算法载波产生模块(9)的输入相位量输入到Z₀输入端口，同时CORDIC算法载波产生模块(9)的其余两个输入量即初始向量坐标值X₀和Y₀分别设置成常数K和常数0，而该CORDIC算法数字解调模块的其中一个输出端口X_n与外部模块的第一数模转换器(5)连接，该输出端口X_n的输出信号为整个系统提供载波信号；补偿相位值和相位累加器(8)的输出值作为定值加法器(10)的两个输入值，定值加法器(10)的输出值输入CORDIC算法数字解调模块(11)的Z₀输入端口，同时CORDIC算法数字解调模块(11)的另一个输入端口Y₀设置为常数0，而外部模块中的模数转换器(3)的输出量经过数字带通滤波器(12)，输入至CORDIC算法数字解调模块(11)作为初始向量坐标值X₀，CORDIC算法数字解调模块(11)对输入信号进行解调处理后，输出信号由输出端口X_n输入到后级的数字低通滤波器(13)，数字低通滤波器(13)与外部的第二数模转换器(7)连接，用以输出最后的待测信号。

2.根据权利要求1所述的一种基于CORDIC算法的电容式微加速度计信号检测装置，其特征在于所述的电荷放大模块(2)的内部电路连接关系为：第一运算放大器(A1)的负输入端和第一电容(C1)的一端、第一电阻(R1)的一端、以及电容式微加速度传感器的相应管脚相连，作为一个信号输入端，第一运算放大器(A1)的正输入端接地，第一运算放大器(A1)的输出端和第一电容(C1)的另一端、第一电阻(R1)的另一端、以及第三运算放大器(A3)的负输入端相连；第二运算放大器(A2)的负输入端和第二电容(C2)的一端、第二电阻(R2)的一端、以及电容式微加速度传感器的相应管脚相连，作为另一个信号输入端，第二运算放大器(A2)的正输入端接地，第二运算放大器(A2)的输出端和第二电容(C2)的另一端、第二电阻(R2)的另一端、以及第三运算放大器(A3)的正输入端相连；第三运算放大器(A3)的Rg-输入端和第三电阻(R3)的一端相连，第三运算放大器(A3)的Rg+输入端和第三电阻(R3)的另一端相连，第三运算放大器(A3)的输出端作为整个电荷放大模块的输出端，第一运算放大器(A1)和第二运算放大器(A2)采用一块单片集成的双运放芯片，第三运算放大器(A3)采用仪表放大器。

Images