CN101621045B - 电路基板及其形成方法以及半导体封装 - Google Patents

电路基板及其形成方法以及半导体封装 Download PDF

Info

Publication number
CN101621045B
CN101621045B CN2008101886423A CN200810188642A CN101621045B CN 101621045 B CN101621045 B CN 101621045B CN 2008101886423 A CN2008101886423 A CN 2008101886423A CN 200810188642 A CN200810188642 A CN 200810188642A CN 101621045 B CN101621045 B CN 101621045B
Authority
CN
China
Prior art keywords
conduction
terminal
semiconductor chip
polarity
semiconductor packages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101886423A
Other languages
English (en)
Other versions
CN101621045A (zh
Inventor
姜泰敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020080062915A external-priority patent/KR101001636B1/ko
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101621045A publication Critical patent/CN101621045A/zh
Application granted granted Critical
Publication of CN101621045B publication Critical patent/CN101621045B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02315—Self-assembly processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明揭示了一种电路基板及其形成方法以及半导体封装，该电路基板包括具有第一终端和与第一终端隔开的第二终端的基板主体。电路线包括布线单元，该布线单元用于经由将包括第一极性和与第一极性相反的第二极性的导电极化粒子电连接而使第一终端和第二终端电连接。该电路线还包括用于使布线单元绝缘的绝缘单元。

Description

电路基板及其形成方法以及半导体封装
技术领域
本发明涉及一种具有电路线的电路基板、制造该电路基板的方法、以及具有此电路线的半导体封装，特别是涉及一种具有由导电极化粒子形成的电路线的电路基板。
背景技术
近来，已经发展了各式运用电子业发展的技术的电子装置和产品。大部分的电子装置和产品皆含有电路基板，这些电路基板用于在其上装设电器、电子装置、及半导体封装。
该电路基板包括用于电连接电器、电子装置、及半导体封装的电路线。
已知电路线通过将在绝缘基板上形成的金属层图形化而形成。然而，当绝缘基板上形成的电路在同一面相互交错时，电路之间会出现短路。该电路基板一般包括电绝缘的多层电路图。
然而，在电路基板上形成上述多层电路图需要繁复的工艺，而且即使在工艺过程中产生故障电路线，也不容易检测出故障电路线。
尤其，近来所发展的晶片级封装包括直接在半导体芯片上形成的电路线。然而，由于晶片级封装的区域极小，因此难以形成多层电路线。
发明内容
本发明的具体实施例包括使用简单工艺制造的具有电路线的电路基板，能在制造工艺中进行故障检测，并且可让该电路线在同一面与另一电路线交错。
本发明的具体实施例还包括一种制造该电路基板的方法。
此外，本发明的具体实施例包括一种包括该电路线的半导体封装。
在一个具体实施例中，电路基板包括基板主体，具有第一终端和与第一终端隔开的第二终端；及电路线，包括布线单元，通过使分别具有第一极性和与第一极性相反的第二极性的导电极化粒子电连接而电连接第一和第二终端，和使布线单元绝缘的绝缘单元。
该导电极化粒子具有导电流变材料(conductive rheological material)。
该电路基板还包括交错线，该交错线包括交错布线单元及使该交错布线单元绝缘的交错绝缘单元。该交错布线单元具有设置于该基板主体之上的第三终端，沿着基板主体与第三终端隔开的第四终端，及用于电连接第三和第四终端并在基板主体上使该电路线交错导电极化粒子。
该电路基板可能还包括附加的电路线，该附加的电路线包括附加的布线单元及使附加的布线单元绝缘的附加的绝缘单元。该附加的布线单元具有设置于该基板主体之上的金属线，与该金属线隔开的第三终端，及用于电连接金属线和第三终端的导电极化粒子，
该电路基板可能还包括由第一终端沿着基板主体延伸的第一连接单元，和由第二终端沿着基板主体延伸的第二连接单元，其中布线单元的第一端连接第一连接单元，与第一端相反的第二端连接第二连接单元。
在另一具体实施例中，制造电路线的方法包括：经由以布线材料连接基板主体的第一和第二终端而形成预备电路线，其中导电极化粒子具有第一极性和与第一极性相反的第二极性及可流动绝缘体；形成布线单元，经由将具有第一极性的第一电源施加于第一终端以及将具有第二极性的第二电源施加于第二终端，而将第一和第二终端电连接，因此使在可流动绝缘体中的导电极化粒子电连接；及经由使可流动绝缘体固化形成绝缘单元以固定布线单元并使布线单元绝缘。
该导电极化粒子由导电流变材料形成。
形成预备电路线的步骤经由印刷工艺、点胶工艺(dispensing process)、及丝网印刷工艺其中之一而实行。
形成基板主体的步骤包括以下步骤：形成由第一终端沿着该基板主体延伸的第一连接单元和由第二终端沿着该基板主体延伸的第二连接单元，其中布线单元的第一端连接第一连接单元，与第一端相反的第二端连接第二连接单元。
在另一具体实施例，半导体封装包括：半导体芯片，在其上表面具有焊垫；与焊垫隔开的导电焊盘图案；及电路线，分别包括布线单元及使布线单元绝缘的绝缘单元，该布线单元经由将分别具有第一极性和与第一极性相反的第二极性的导电极化粒子电连接，而将焊垫和与该焊垫对应的导电焊盘图案电连接。
该导电极化粒子具有导电流变材料。
该焊盘图案可包括各向异性导电膜。
或者，该焊盘图案可包括金属板。
该焊盘图案包括沿着上表面延伸的连接单元，电路线的一端与该连接单元电连接。
在该电路线当中，至少二条电路线相互交错。
该半导体封装可能还包括设置于上表面的防焊图案，该防焊图案具有开口用于露出焊盘图案和经由该开口而分别与各焊盘图案连接的连接构件。
该连接构件包括导电球。
该焊盘图案设置在该半导体芯片上。
该半导体封装可能还包括成型构件，用于覆盖与上表面连接的下表面和侧表面。
一些焊盘图案设置在半导体芯片上，其余的焊盘图案设置在成型构件上。
该半导体封装可能还包括基板，具有设置在与各焊盘图案对应的位置的连接垫；及用于使连接垫和焊盘图案电连接的凸块。
该半导体封装可能还包括间隙填充构件，填充于该半导体芯片和基板之间形成的间隙中。
在另一具体实施例中，半导体封装包括：具有连接垫的基板；半导体芯片模块，包括分别具有焊垫的半导体芯片；电路线，分别包括布线单元及用于覆盖该布线单元的绝缘单元，该布线单元用于经由使分别具有第一极性和与第一极性相反的第二极性的导电极化粒子电连接，而使包括于各半导体芯片的焊垫及与该焊垫对应的连接垫电连接。
半导体芯片堆叠成阶梯状，露出各半导体芯片的焊垫。
该导电极化粒子具有导电流变材料。
该半导体封装可能还包括引导构件，设置于各半导体芯片的侧面，并且具有和该半导体芯片的上表面成钝角的倾斜面。
在另一具体实施例中，半导体封装包括：具有连接垫的基板；半导体芯片模块，包括分别具有露出的芯片选择垫的半导体芯片；电路线，分别包括布线单元及用于覆盖该布线单元的绝缘单元，该布线单元通过分别具有第一极性和与第一极性相反的第二极性的多个导电极化粒子，使包括于各半导体芯片的芯片选择垫和与该芯片选择垫对应的连接垫电连接。
该半导体芯片堆叠成阶梯状，露出在各半导体芯片中形成的芯片选择垫。
该导电极化粒子具有导电流变材料。
该半导体封装可能还包括引导构件，设置于各半导体芯片的侧面，并且具有和各半导体芯片的上表面成钝角的倾斜面。
该半导体芯片还包括数据垫、分别与数据垫电连接的数据重新分配(dataredistribution)、及分别通过数据垫并且与数据重新分配电连接的数据穿透电极。
在不同半导体芯片中的芯片选择垫，经由相互交错的电路线而与另一个芯片选择垫电连接。
在另一具体实施例，半导体封装包括：半导体芯片，具有电路单元及电连接于该电路单元的焊垫和通孔；穿透电极单元，分别设置于该通孔中，包括具有第一极性和与第一极性相反的第二极性的彼此电连接的导电极化粒子，并且与焊垫电连接；及多个使各穿透电极绝缘的绝缘单元。
该导电极化粒子具有导电流变材料。
该焊垫分别设置于与通孔对应的位置。
该焊垫设置在半导体芯片上表面的边缘。
该半导体封装可能还包括导电连接构件，用于覆盖穿透电极单元的至少一端。
该导电连接构件可包括具有树脂和配置于树脂中的导电粒子的各向异性导电膜。
或者，该导电连接构件可包括导电层。
该导电层包括焊锡。
该通孔和与该通孔对应的焊垫以给定距离相互隔开。
该半导体封装可能还包括用于电连接穿透电极单元和与该穿透电极单元对应的焊垫的布线单元。
至少两个半导体芯片被堆叠。
根据本发明，该电路基板的终端相连接，或者半导体芯片的焊盘图案和焊垫经由布线单元及使布线单元绝缘的绝缘单元而电连接，在布线单元中导电极化粒子相连接，。据此，有可能简化电路线形成工艺，方便电路线的故障检测，并在同一面形成与另一电路线交错的电路线。
同样地，在该半导体芯片中有可能不留空隙地形成通过该半导体芯片的电极。
附图说明
图1示出根据本发明具体实施例的电路基板的平面图。
图2示出图1的‘A’部分的部分放大图。
图3示出沿着图1的I-I’线的剖面图。
图4示出根据本发明另一具体实施例的电路基板的平面图。
图5示出沿着图4的II-II’线的剖面图。
图6示出根据本发明的另一具体实施例的电路基板的平面图。
图7至图9示出根据本发明具体实施例的电路基板的工艺步骤的剖面图。
图10示出根据本发明具体实施例的包括电路线的半导体封装的平面图。
图11示出沿着图10的III-III’线的剖面图。
图12示出图11中在半导体芯片上形成的防焊图案的剖面图。
图13示出根据本发明另一具体实施例的半导体封装的剖面图。
图14示出根据本发明另一具体实施例的半导体封装的剖面图。
图15示出根据本发明另一具体实施例的半导体封装的剖面图。
图16示出根据本发明另一具体实施例的半导体封装的剖面图。
图17示出根据本发明另一具体实施例的半导体封装的剖面图。
图18示出根据本发明另一具体实施例的半导体封装的透视图。
图19示出根据本发明另一具体实施例的半导体封装的剖面图。
图20示出根据本发明另一具体实施例的半导体封装的剖面图。
图21示出根据本发明另一具体实施例的半导体封装的剖面图。
图22示出根据本发明另一具体实施例的半导体封装的剖面图。
图23示出根据本发明另一具体实施例的半导体封装的剖面图。
具体实施方式
下面将参照附图详细说明根据本发明具体实施例的电路基板、制造该电路基板的方法、及具有电路线的半导体封装。
图1示出根据本发明具体实施例的电路基板的平面图。图2是图1的‘A’部分的局部放大图。图3为沿着图1的I-I’线的剖面图。
参照图1，电路基板100包括基板主体10和电路线20。
基板主体10可为板状，亦可为印刷电路板。或者，该基板主体10可能具有不同的形状，并且可能为绝缘板或半导体芯片。
第一终端15和第二终端18可设置在基板主体10的上表面上，该第一终端15和第二终端18在基板主体10的上表面上以给定的距离相互隔开。
在此具体实施例中，第一终端15和第二终端18可以为导电板。举例来说，第一终端15和第二终端18可以为具有良好导电性的金属板。
第一终端15和第二终端18可由导电材料组成，例如铜、铜合金、铝、铝合金、银、金、合金等。
第一终端15可包括至少一个第一连接单元16。第一连接单元16由第一终端15沿着基板主体10的上表面延伸呈突出状。也就是，第一连接单元16由第一终端15沿着基板主体10的上表面延伸，该第一连接单元16比第一终端15窄。
第二终端18可包括至少一个第二连接单元19。第二连接单元19由第二终端18沿着基板主体10的上表面延伸呈突出状。也就是，第二连接单元19由第二终端18沿着基板主体10的上表面延伸，该第二连接单元19比第二终端18窄。
在此具体实施例中，第一终端15可以是用于接收信号的输入端，第二终端18可以是用于输出由第一终端15接收的信号的输出端。然而，也有可能第一终端15为输出端，第二终端18为输入端。
在此具体实施例中，当另一导电构件连接第一终端15时，第一终端15的第一连接单元16能防止由于电路线20(将在后面描述)和导电构件(图中未示出)之间的干扰所造成的导电构件和第一终端15之间的连接性减少。
同样地，当另一导电构件连接第二终端18，第二终端18的第二连接单元19能防止由于电路线20(将在后面描述)和导电构件(图中未示出)之间的干扰所造成的导电构件和第二终端18之间的连接性减少。
电路线20，例如，电连接于第一终端15的第一连接单元16和第二终端18的第二连接单元19。因此，输入第一终端15的信号由第二终端18输出。
电路线20包括布线单元22和绝缘单元24。
布线单元22包括多个导电极化粒子，如图2所示。在此具体实施例中，该导电极化粒子包括导电流变材料。
该导电极化粒子具有第一极性和与第一极性相反的第二极性。在此具体实施例中，举例来说，第一极性可为正(+)极性，第二极性可为负(-)极性。
参照图2，形成布线单元22的多个导电极化粒子由第一终端15的第一连接单元16到第二终端18的第二连接单元19持续地配置。第一极性的一导电性极化粒子面对第二极性的邻接导电性极化粒子，邻接的导电极化粒子相互电连接。举例来说，在具有正(+)极性的第一极性和负(-)极性的第二极性的多个导电极化粒子中，正(+)极性的导电极化粒子将面对负(-)极性的邻接粒子，如图2所示。
参照图3，布线单元22的第一端电连接第一终端15的第一连接单元16，与第一端相反的布线单元22的第二端电连接第二终端18的第二连接单元19。
绝缘单元24，覆盖电连接第一终端15的第一连接单元16和第二终端18的第二连接单元19的布线单元22。该布线单元22经由绝缘单元24而与其他外部导电构件(图中未示出)电绝缘。此外，该绝缘单元24能确保多个导电极化粒子在给定位置形成布线单元22。
图4示出根据本发明另一具体实施例的电路基板的平面图。图5示出沿着图4的II-II’线的剖面图。
参照图4、5，电路基板100包括基板主体10和电路线20、30。
基板主体10可为板状，并且可为印刷电路板。或者，该基板主体10可具有不同的形状，并且可为绝缘板或半导体芯片。
第一终端15、第二终端18、第三终端35、及第四终端38设置在基板主体10的上表面上。
第一终端15和第二终端18，配置在基板主体10上，彼此以对角线相对；第三终端35和第四终端38邻接第一终端15和第二终端18而设置，第三终端35和第四终端38配置在基板主体10上，彼此以对角线相对。
在此具体实施例中，第一至第四终端15、18、35、38可为由导电材料，例如铜、铜合金、铝、铝合金、银、金、金合金等，形成的导电板。
第一终端15可包括至少一个第一连接单元16。第一连接单元16由第一终端15沿着基板主体10的上表面延伸呈突出状。也就是，第一连接单元16由第一终端15沿着基板主体10的上表面延伸，该第一连接单元16比第一终端15窄。
第二终端18可包括至少一个第二连接单元19。第二连接单元19由第二终端18沿着基板主体10的上表面延伸呈突出状。也就是，第二连接单元19由第二终端18沿着基板主体10的上表面延伸，该第二连接单元19比第二终端18窄。
第三终端35可包括至少一个第三连接单元36。第三连接单元36由第三终端35沿着基板主体10的上表面延伸呈突出状。也就是，第三连接单元36由第三终端35沿着基板主10的上表面延伸，该第三连接单元36比第三终端35窄。
第四终端38可包括至少一个第四连接单元39。第四连接单元39由第四终端38沿着基板主体10的上表面延伸呈突出状。也就是，第四连接单元39由第四终端38沿着基板主体10的上表面延伸，该第四连接单元39比第四终端38窄。
在此具体实施例中，第一终端15和第三终端35可为接收信号的输入端，第二终端18和第四终端38可为由第一终端15、第三终端35接收的输出信号的输出端。然而，也有可能第一终端15和第三终端35为输出端，第二终端18和第四终端38为输入端。
在此具体实施例中，当其他导电构件连接第一至第四终端15、18、35、38时，第一至第四终端15、18、35、38的第一至第四连接单元16、19、36、39能防止由于电路线20和30(将在后面描述)所造成的导电构件和第一至第四终端15、18、35、38之间的连接性的减少。
电路线20和30包括第一电路线20和第二电路线30。
举例来说，第一电路线20电连接第一终端15和第二终端18，该第一电路线20包括第一布线单元22和第一绝缘单元24。
第一布线单元22包括多个导电极化粒子。在此具体实施例中，该导电极化粒子包括导电流变材料。
该导电极化粒子具有第一极性和第二极性，并且第一极性与第二极性相反。在此具体实施例中，举例来说，第一极性可能为正(+)极性，第二极性可能为负(-)极性。
形成第一布线单元22的多个导电极化粒子由第一终端15的第一连接单元16到第二终端18的第二连接单元19连续地配置。第一极性的一个导电极化粒子面对第二极性的邻接导电极化粒子，邻接的导电极化粒子彼此电连接。举例来说，在具有正(+)极性的第一极性和负(-)极性的第二极性的多个导电极化粒子中，正(+)极性的粒子面对负(-)极性的邻接粒子，如图2所示。
第一布线单元22的第一端电连接第一终端15的第一连接单元16，与第一端相反的第一布线单元22的第二端电连接第二终端18的第二连接单元19。
第一绝缘单元24，覆盖电连接第一终端15的第一连接单元16和第二终端18的第二连接单元19的第一布线单元22。该第一布线单元22经由第一绝缘单元24而与其他外部导电构件电绝缘。此外，第一绝缘单元24能使多个导电极化粒子固定在给定位置形成第一布线单元22。
第二电路线30电连接第三终端35和第四终端38，因此，一部分的第二电路线30与第一电路线20交错。换言之，一部分第二电路线30设置在第一电路线20的上表面。
第二电路线30包括第二布线单元32和第二绝缘单元34。
第二布线单元32包括多个导电极化粒子。在此具体实施例中，该导电极化粒子包括导电流变材料。
该导电极化粒子具有第一极性和第二极性，并且第一极性与第二极性相反。在此具体实施例中，举例来说，第一极性可能为正(+)极性，第二极性可能为负(-)极性。
形成第二布线单元32的多个导电极化粒子由第三终端35的第三连接单元36到第四终端38的第四连接单元39连续地配置。第一极性的一个导电极化粒子面对第二极性的邻接导电极化粒子，如上所述，邻接的导电极化粒子彼此电连接。
第二布线单元32的第一端电连接第三终端35的第三连接单元36，与第一端相反的第二布线单元32第二端电连接第四终端38的第四连接单元39。
第二绝缘单元34，覆盖电连接第三终端35的第三连接单元36和第四终端38的第四连接单元39的第二布线单元32。第二布线单元32通过第二绝缘单元34而与其他外部导电构件电绝缘。此外，第二绝缘单元34能使多个导电极化粒子固定在给定位置形成第二布线单元32。
在此具体实施例中，一部分的第二电路线30设置在第一电路线20上。然而，由于第一电路线20的第一布线单元22经由第一绝缘单元24而被绝缘，第二电路线30的第二布线单元32经由第二绝缘单元34而被绝缘，所以第一电路线20和第二电路线30并没有短路。
因此，有可能形成多条在基板主体10上相互交错的电路线，此多条电路线都不会彼此短路。
图6示出根据本发明另一具体实施例的电路基板的平面图。除了包括于图6所示的具体实施例的第三终端、金属线、及第二电路线之外，根据此具体实施例的电路基板，与图1所示并且参考图1所描述的电路基板一样。因此，相同部件将予以相同的名称与标号。
参照图6，电路基板100包括基板主体10、第一终端15、第二终端18、第一电路线20、第三终端50、金属线60、及第二电路线70。
在该基板主体10上形成的第一终端15包括由第一终端15突出的第一连接单元16，第二终端18包括由第二终端18突出的第二连接单元19。第三终端50与第一终端15和第二终端18隔开，并且包括由第三终端50突出的第三连接单元51。
第一电路线20包括具有多个导电极化粒子的第一布线单元22和使第一布线单元22绝缘的第一绝缘单元24。第一电路线20的第一端电连接第一连接单元16，与第一端相反的第一电路线20的第二端电连接第二连接单元19。
金属线60设置在基板主体10上，而且可以呈线状。
第二电路线70包括具有多个导电极化粒子的第二布线单元72和使第二布线单元72绝缘的第二绝缘单元74。第二电路线70的第一端电连接该金属导线60，与第一端相反的第二电路线70的第二端电连接第三终端50的第三连接单元51。
图7至图9示出根据本发明具体实施例的电路基板的制造方法步骤的剖面图。
参照图7，进行具有板状的基板主体10的制备步骤以制造电路基板。
为了制造该电路基板，具有突出的第一连接单元16的第一终端15和具有突出的第二连接单元19的第二终端18在基板主体上形成。第一终端15和第二终端18彼此以预定距离隔开。
参照图8，预备电路线21在电路基板10上形成。该预备电路线21包括电路线材料，其中混合有多个导电极化粒子22和可流动绝缘体23。
该导电极化粒子包括第一极性和与第一极性相反的第二极性。该预备电路线21的导电极化粒子不规则地分布在可流动绝缘体23中。在此具体实施例中，该导电极化粒子22包括导电流变材料。
可流动绝缘体23可包括绝缘材料，例如溶解于易挥发溶剂的合成树脂。该可流动绝缘体23具有高流动性，因此，珠状的导电极化粒子22可随意地在可流动绝缘体23中移动。
在此具体实施例中，预备电路线21的第一端设置在第一连接单元16上，与第一端相反的预备电路线21的第二端设置在第二连接单元19上。在此具体实施例中，预备电路线21的第一端和第二端并没有与第一连接单元16和第二连接单元19电连接。
具有高流动性的预备电路线21，可通过点胶器(dispenser)90等在基板主体10上的给定位置形成为带状。或者，该具有高流动性的预备电路线21，可通过印刷工艺等在基板主体10上的给定位置印刷成带状。或者，该具有高流动性的预备电路线21，可通过丝网印刷工艺(silk screen printing)等在基板主体10上的给定位置形成。
参照图9，连接第一终端15和第二终端18的预备电路线21在基板10上形成之后，具有第一极性，例如正(+)极性的第一电源施加于第一终端15，具有与第一极性相反的第二极性，例如负(-)极性的第二电源施加于第二终端18。
当具有第一极性的第一电源施加于第一终端15，具有第二极性的第二电源施加于第二终端18时，包含在预备电路线21中的导电极化粒子通过第一电源和第二电源而重新配置，以相反极性彼此面对的邻接导电极化粒子电连接，由此形成电连接第一连接单元16和第二连接单元19的第一布线单元22。
接着，图8所示的可流动绝缘体受到固化，以防止导电极化粒子的位置改变并且使第一布线单元22绝缘，由此形成具有覆盖第一布线单元22的第一绝缘单元24的电路线20。
虽然在此具体实施例中叙述并示出了包括具有第一布线单元22和第一绝缘单元24的电路线20的电路基板100的制造方法，不过也有可能在形成电路线20之后于基板主体10之上形成多条电路线。此时，由于包括于各电路线的第一布线单元通过第一绝缘单元绝缘，所以有可能防止上述在电路线20之间发生的短路。
图10示出根据本发明具体实施例的包括电路线的半导体封装的平面图。图11是沿着图10的III-III’线的剖面图。
参照图10和11，半导体封装500包括半导体芯片200、导电焊盘图案300、及电路线400。
半导体芯片200，举例来说，具有长方体形状(rectangular parallelepipedshape)。也就是，该半导体芯片200可具有六个面的多面体(六面体)形状，各面为平行四边形。该具有长方体形状的半导体芯片200具有上表面210和与上表面210相对的下表面220。
半导体芯片200，包括电路单元230和焊垫240。
电路单元230，包括用于储存数据的数据储存单元(图中未示出)和用于处理数据的数据处理单元(图中未示出)。
焊垫240，设置于半导体芯片200的上表面210的中间部分，并且焊垫240电连接电路单元230。
焊盘图案300设置在半导体芯片200的上表面210上。举例来说，焊盘图案300分别设置于焊垫240的两边。
在此具体实施例中，焊盘图案300分别以岛的形状设置在半导体芯片200的上表面210上。也就是，举例来说，依据JEDEC(美国电子工程设计发展联合协会)的规范，焊盘图案300可以成形为相似于圆盘并设置在半导体芯片200的上表面210上。
焊盘图案300可为各向异性导电膜(ACF)。或者，该焊盘图案300可为设置在半导体芯片200的上表面210上的金属板。
连接构件450，设置在焊盘图案300上。举例来说，该连接构件450可包括焊锡。
同时，焊盘图案300还可包括连接单元310，由焊盘图案300的侧面沿着半导体芯片200的上表面210延伸。
由焊盘图案300的侧面延伸的连接单元310，可以防止由于在焊盘图案300上配置电路线400(将在后面叙述)而在连接构件450和焊盘图案300之间造成的连接区域缩减，以及防止如果电路线400在一部分的焊盘图案300上形成而可能产生的连接构件450和焊盘图案300之间的故障连接。
电路线400可能电连接至焊盘图案300的连接单元310和焊垫240，因此输入到焊盘图案300的信号由焊垫240输出。
参照图11，每条电路线400都包括布线单元410和绝缘单元420。
布线单元410包括多个导电极化粒子。在此具体实施例中，导电极化粒子包括导电流变材料。
该导电极化粒子具有第一极性和与第一极性相反的第二极性。在此具体实施例中，第一极性可为正(+)极性，第二极性可为负(-)极性。
形成布线单元410的多个导电极化粒子由焊垫240到焊盘图案300的连接单元310持续地配置。一个导电极化粒子与邻接的导电极化粒子电连接，第一极性的导电极化粒子面对第二极性的邻接导电极化粒子。举例来说，在具有正(+)极性的第一极性和负(-)极性的第二极性的多个导电极化粒子中，正(+)极性的导电极化粒子将面对邻接的负(-)极性粒子，如图2所示。
绝缘单元420覆盖布线单元410，因此该布线单元410与其他导电构件绝缘。此外，绝缘单元420能确保多个导电极化粒子在给定位置形成布线单元410。
在此具体实施例中，具有布线单元410和绝缘单元420的一部分的电路线400，可在半导体芯片200的上表面210上相互交错，由于绝缘单元420，交错的电路线400将不会产生短路。
图12示出图11所示的形成在半导体芯片上的防焊图案(solder resistpattern)470的剖面图。
参照图12，用于电连接焊垫240和焊盘图案的电路线400在半导体芯片200上形成之后，具有使焊盘图案300露出的开口的防焊图案470在半导体芯片200的上表面形成，以防止对该电路线400的损害，以及当连接构件450在焊盘图案300上形成时防止该连接构件450的展宽(spreading)。该防焊图案470，举例来说，可包括光致抗蚀剂材料。
图13示出根据本发明另一具体实施例的半导体封装的剖面图。除了未包括于图10的半导体封装的成型构件之外，根据图13的具体实施例的半导体封装与图10所示的半导体封装的构造基本一致。因此，将省略相同部件的说明，相同部件将予以相同的名称与标号。
参照图13，半导体封装500包括半导体芯片200、导电焊盘图案300、电路线400、及成型构件480。
成型构件480覆盖半导体芯片200的下表面220和与该下表面220相连接的侧面225，该成型构件480能防止由于外部冲击和/或振动所造成的半导体芯片200的损害和/或故障。
成型构件480可由例如环氧树脂的材料(形成。在此具体实施例中，和成型构件480一起形成的半导体封装500，可使用连接构件450直接装设在印刷电路板上。
图14示出根据本发明另一具体实施例的半导体封装的剖面图。除了连接构件的配置之外，图14的半导体封装具有与图13所示的半导体封装基本一致的构造。因此，将省略相同部件的叙述，并且给予相同部件一样的名称和标号。
参照图14，半导体封装500包括半导体芯片200、导电焊盘图案300、电路线400、成型构件480、及连接构件450。
当根据本具体实施例的半导体芯片200极小时，将难以根据JEDEC的规范将导电焊盘图案300设置在半导体芯片上。
在此具体实施例中，根据JEDEC的规范，为了在具有很小的半导体芯片200的半导体封装中，在导电焊盘图案300上形成导电焊盘图案300和连接构件450，一部分(即一些)导电焊盘图案300在半导体芯片200的上表面210形成，其余的导电焊盘图案300设置在成型构件480上。因此，依据JEDEC的规范，当半导体芯片200的尺寸不适合形成导电焊盘图案300时，通过在成型构件480上形成一部分(即一些)导电焊盘图案300，就有可能形成符合JEDEC规范的导电焊盘图案300。
图15示出根据本发明另一具体实施例的半导体封装的剖面图。除了未包括于图10的基板、凸块、及间隙填充构件之外，图15的半导体封装具有与图10所示的半导体封装基本一致的构造。因此，将省略相同部件的叙述，并且给予相同部件一样的名称和标号。
参照图15，半导体封装500包括半导体芯片200、导电焊盘图案300、电路线400、多个凸块485、基板490、及间隙填充构件495。
凸块485，呈岛状并且与电路线400相连接，设置在各导电焊盘图案300中，该焊盘图案300设置于半导体芯片200的上表面210。
该凸块485可具有圆柱状，可能由例如金、金合金、银、银合金、铝、铝合金的导电材料所形成。
基板490包括连接垫492、球形焊盘图案494、及连接构件496。
连接垫492，设置于板状基板490的上表面，位于与半导体芯片200的凸块485及与该凸块485电连接的连接垫492对应的位置。
球形焊盘图案494，设置于基板490的下表面，并且与基板490的连接垫492电连接。
连接构件496，设置于球形焊盘图案494上，举例来说，该连接构件496可为由低熔点金属，例如焊锡，所形成的导电球。
间隙填充构件495，设置于半导体芯片200的上表面210和基板490的上表面之间所形成的间隙。
图16示出根据本发明另一具体实施例的半导体封装的剖面图。
参照图16，半导体封装600包括半导体芯片模块640、电路线400、及基板650。
半导体芯片模块640包括多片半导体芯片610、620和630。该半导体芯片610、620及630分别包括焊垫615、625和635，该焊垫615、625和635沿着半导体芯片610、620和630的上表面的各边设置。在此具体实施例中，焊垫615、625和635为用于输入和/或输出数据的数据焊垫。
包括于半导体芯片模块640的半导体芯片610、620和630堆叠成阶梯状，因此，包括于各半导体芯片610、620和630的焊垫615、625、635被暴露于外部。也就是，半导体芯片610、620、630以错开的形式设置，因此各焊垫615、625和630都暴露于外部，如图16所示。
电路线400电连接暴露的焊垫615、625和635，其中电路线包括具有多个导电极化粒子的布线单元410和使布线单元410绝缘的绝缘单元420。举例来说，由包括于各半导体芯片610、620和630的多个焊垫615、625和635中筛选出的焊垫经由电路线400而电连接。
基板650可包括印刷电路板，半导体芯片模块640设置在基板650的上表面。
基板650包括连接垫652、球形焊盘图案654、及连接构件656。连接垫652设置在基板650的上表面，与半导体芯片610、620和630的焊垫615、625和635电连接的一部分的电路线400电连接于连接构件656。
球形焊盘图案654，设置于基板650的下表面，并且电连接于连接垫652。
连接构件656是包括例如焊锡的低熔点金属的导电球。
图17示出根据本发明另一具体实施例的半导体封装的剖面图，除了引导构件之外，图17的半导体封装具有与图16所示的半导体封装基本一致的构造。因此，将省略相同部件的叙述，并且给予相同部件一样的名称和标号。
半导体封装600包括半导体芯片模块640、电路线400、引导构件645、及基板650。
引导构件645，设置于该半导体芯片模块的各半导体芯片610、620和630的侧面，在其上有电路线通过。在此具体实施例中，举例来说，该引导构件645具有像楔形的三角圆柱状，因此电路线400设置于引导构件645的倾斜面上，如图17所示。引导构件645能让该电路线400和各半导体芯片610、620和630的上表面形成缓和角度(例如：较大角)，因此能防止该电路线400在形成电路线400的过程中被切断。
图18示出根据本发明另一具体实施例的半导体封装的透视图。除了信号施加垫和芯片选择垫之外，图18的半导体封装具有与图16所示的半导体封装基本一致的构造。因此，将省略相同部件的叙述，并且给予相同部件一样的名称和标号。
半导体封装600包括半导体芯片模块640、电路线400、及基板650。
在此具体实施例中，半导体芯片模块640包括例如第一至第四半导体芯片610、620、630和635。然而，这些半导体芯片的数目有可能不同。
第一半导体芯片610包括数据焊垫614和芯片选择垫613a及613b。该数据焊垫614和芯片选择垫613a及613b沿着第一半导体芯片610的边设置。
第二半导体芯片620包括数据焊垫624和芯片选择垫623a及623b。该数据焊垫624和芯片选择垫623a及623b沿着第二半导体芯片620的边设置。
第三半导体芯片630，包括数据焊垫634和芯片选择垫633a及633b。该数据焊垫634和芯片选择垫633a及633b沿着第三半导体芯片630的边设置。
第四半导体芯片635包括数据焊垫636和芯片选择垫638a及638b。该数据焊垫636和芯片选择垫638a及638b沿着第四半导体芯片635的边设置。
在此具体实施例中，第一至第四半导体芯片610、620、630和635的各数据焊垫614、624、634和636经由重新分配和穿透电极而相互电连接。
基板650包括数据连接垫658和芯片选择连接垫653。
基板650的数据连接垫658分别与各数据焊垫614、624、634及636电连接。
基板650的芯片选择连接垫653包括第一芯片选择连接垫653a和第二芯片选择连接垫653b。第一信号被施加于第一芯片选择连接垫653a，第二信号则被施加于第二芯片选择连接垫653b。
电路线400将芯片选择连接垫653和第一至第四半导体芯片610、620、630及635的芯片选择垫613a、613b、623a、623b、633a、633b、638a及638b电连接。在此具体实施例中，电路线400分别被定义为第一至第八电路线401～408。在此具体实施例中，第一至第八电路线401～408的每个都包括含有导电极化粒子的布线单元和使布线单元绝缘的绝缘单元。
具体地，第一电路线401电连接第一芯片选择连接垫653a和芯片选择垫613a。第二电路线402电连接第一芯片选择连接垫653a和芯片选择垫613b。
第三电路线403电连接第一芯片选择连接垫653a和芯片选择垫623a。第四电路线404电连接第一芯片选择连接垫653a和芯片选择垫633b。
第五电路线405电连接第二芯片选择连接垫653b和芯片选择垫623b。第六电路线406电连接第二芯片选择连接垫653b和芯片选择垫633a。
第七电路线407电连接第二芯片选择连接垫653b和芯片选择垫638a。第八电路线408电连接第二芯片选择连接垫653b和芯片选择垫638b。
第一至第八电路线401～408可在第一至第四半导体芯片610、620、630及635上相互交错，然而，由于第一至第八电路线401～408的绝缘单元所提供的电绝缘，第一至第八电路线401～408彼此不短路。
图19示出根据本发明另一具体实施例的半导体封装的剖面图。
参照图19，半导体封装1300包括半导体芯片1100、穿透电极单元1210、及绝缘单元1220。
半导体芯片1100包括半导体芯片主体1110、电路单元1120、焊垫1130、及通孔1140。
半导体芯片主体1110可具有例如长方体形状，该具有长方体形状的半导体芯片主体1110包括第一表面1111和与第一表面1111相反的第二表面1112。也就是，该半导体芯片主体1110可能为具有六面的多面体(六面体)，各面呈平行四边形。在此具体实施例中，使焊垫1130和通孔1140露出的保护层1114，设置于半导体芯片主体1110的第一表面1111上。
电路单元1120设置于半导体芯片主体1110之中，并且包括例如用于储存数据的数据储存单元(图中未示出)和/或用于处理数据的数据处理单元(图中未示出)。
焊垫1130设置于半导体芯片主体1110的第一表面1111上，并且多个焊垫1130沿着第一表面1111的边配置。在此具体实施例中，各焊垫1130与电路单元1120电连接。外部加诸的信号经由焊垫1130而输入电路单元1120。同样地，电路单元1120产生的信号经由焊垫1130被输出至外部设备。在此具体实施例中，各焊垫1130包括开口1132。
穿透电极单元1210包括多个彼此电连接的导电极化粒子1212。该导电极化粒子1212包括具有第一极性和与第一极性相反的第二极性的导电流变材料。在此具体实施例中，举例来说，第一极性为正(+)极性，第二极性为负(-)极性。在多个导电极化粒子1212中，相反极性者彼此电连接。举例来说，在具有正(+)极性的第一极性和负(-)极性的第二极性的多个导电极化粒子中，正(+)极性的导电极化粒子将面对邻接的负(-)极性极化粒子，如图19所示。
绝缘单元1220使由多个导电极化粒子1212组成的穿透电极单元1210与由通孔1140界定的半导体芯片主体1110的内表面绝缘。该绝缘单元1220不仅使穿透电极单元1210绝缘，而且能防止由于外力和/或振动而使电连接的导电极化粒子1212断开。
穿透电极单元1210包含导电极化粒子1212，并且被电连接于焊垫1130。
在此具体实施例中，举例来说，穿透电极单元1210和绝缘单元1220设置于通孔1140之中。
图20示出根据本发明另一具体实施例的半导体封装的剖面图。除了导电连接构件之外，图20的半导体封装具有与图19的半导体封装基本一致的构造。因此，将省略相同部件的说明，相同部件将予以相同的名称与标号。
参照图20，半导体封装1300包括具有半导体芯片主体1110、电路单元1120、焊垫1130、通孔1140、穿透电极单元1210、绝缘单元1220、及导电连接构件1230和1240的半导体芯片1100。
导电连接构件1230和1240设置于通孔1140中的穿透电极单元1210的第一端1201和第二端1202的至少一端。在此具体实施例中，穿透电极单元1210的第一端1201设置在半导体芯片主体1110的第一表面1111上，穿透电极单元1210的第二端1202设置在半导体芯片主体1110的第二表面1112上。
在此具体实施例中，导电连接构件1230和1240分别设置在穿透电极单元1210的第一端1201和第二端1202上，该穿透电极单元1210电连接导电连接构件1230和1240。
导电连接构件1230和1240可呈板状，并且由含有树脂和配置于树脂中的导电分子的各向异性导电膜(ACF)形成。或者，导电连接构件1230和1240可由呈板状的金属层形成。在此具体实施例中，该金属层可包括低熔点金属，例如焊锡。该导电连接构件1230和1240在制造至少有二个半导体封装堆叠的堆叠半导体封装时尤其有用。
图21示出根据本发明另一具体实施例的半导体封装的剖面图。除了布线单元和焊垫的位置之外，图21的半导体封装具有与图19的半导体封装基本一致的构造。因此，将省略相同部件的说明，相同部件将予以相同的名称与标号。
参照图21，半导体封装1300包括具有半导体芯片主体1110、电路单元1120、焊垫1134、通孔1140、穿透电极单元1210、绝缘单元1220、及布线单元1400的半导体芯片1100。
在此具体实施例中，焊垫1134以一行或两行的形式配置于半导体芯片主体1110的第一表面1111的中间部分。举例来说，在此具体实施例中，焊垫1134以一行的形式配置于半导体芯片主体1110的第一表面1111上。
当焊垫1134设置在半导体芯片主体1110的第一表面1111的中间部分时，焊垫1134以预定距离与穿透电极单元1210和绝缘单元1220隔开，该穿透电极单元1210和绝缘单元1220设置于半导体芯片主体1110的边缘。
如图21所示，布线单元1400设置在半导体芯片主体1110的第一表面1111上。布线单元1400分别电连接焊垫1134和与该焊垫1134对应的穿透电极单元1210。在此具体实施例中，布线单元1400可包括具有优良电性能的导电材料，例如铜。当从上方观看时，布线单元1400可呈线形。
图22示出根据本发明另一具体实施例的半导体封装的剖面图。除了穿透电极单元和焊垫的位置之外，图22的半导体封装具有与图19的半导体封装基本一致的构造。因此，将省略相同部件的说明，相同部件将予以相同的名称与标号。
参照图22，半导体封装1300包括具有半导体芯片主体1110、电路单元1120、焊垫1134、通孔1140、穿透电极单元1210、及绝缘单元1220的半导体芯片1100。
焊垫1134配置于半导体芯片主体1110的第一表面1111的中间部分。各焊垫1134电连接电路单元1120。
穿透电极单元1210包括穿透单元1214和延伸单元1216。该穿透单元1214设置于通孔1140之中，该延伸单元1216由穿透单元1214沿着半导体芯片1100的第一表面1111延伸，并且与各焊垫1134电连接。
穿透电极单元1210的穿透单元1214和延伸单元1216彼此整合地形成，该穿透单元1214和延伸单元1216的每个都包含多个具有第一极性和第二极性的导电极化粒子1212。邻接的导电极化粒子1212以相反极性相互接触的形式而电连接。举例来说，在具有正(+)极性的第一极性和负(-)极性的第二极性的多个导电极化粒子中，正(+)极性的导电极化粒子将与邻接的负(-)极性的极化粒子相连接，如图22所示。
图23示出根据本发明另一具体实施例的半导体封装的剖面图。
参照图23，半导体封装1800包括第一半导体芯片1500、第二半导体芯片1600、及基板1700。
在此具体实施例中，第一半导体芯片1500设置在基板1700上，第二半导体芯片1600设置在第一半导体芯片1500上。
第一半导体芯片1500包括第一半导体芯片主体1515、第一电路1517、第一焊垫1530、第一通孔1540、第一穿透电极单元1510、及第一绝缘单元1520。
第一半导体芯片主体1515可具有例如长方体形状，并且包括第一表面1511和与第一表面1511相反的第二表面1512。在此具体实施例中，使第一焊垫1530和第一通孔1540露出的保护层1514设置在第一半导体芯片主体1515的第一表面1511上。
第一电路单元1517设置于第一半导体芯片主体1515之中，并且包括例如用于储存数据的数据储存单元(图中未示出)和用于处理数据的数据处理单元(图中未示出)。
第一焊垫1530设置在第一半导体芯片主体1515的第一表面1511上，多个第一焊垫1530沿着第一表面1511的边配置。在此具体实施例中，第一焊垫1530电连接第一电路单元1517。由外部施加的信号经由第一焊垫1530而输入第一电路单元1517，由第一电路单元1517产生的信号经由第一焊垫1530被输出至外部设备。在此具体实施例中，各第一焊垫1530包括第一开口1532。
第一通孔1540通过第一半导体芯片主体1515的第一表面1511和第二表面1512。在此具体实施例中，各第一通孔1540设置于与第一焊垫1530的第一开口1532对应的位置。
第一穿透电极单元1510包括多个电连接的导电极化粒子1513。该导电极化粒子1513包括具有第一极性和与第一极性相反的第二极性的导电流变材料。在此具体实施例中，举例来说，第一极性为正(+)极性，第二极性为负(-)极性。在多个导电极化粒子1513中，相反极性者相互电连接。举例来说，在具有正(+)极性的第一极性和负(-)极性的第二极性的多个导电极化粒子中，正(+)极性的导电极化粒子将与邻接的负(-)极性极化粒子相连接，如图23所示。
第一绝缘单元1520使由多个导电极化粒子1513形成的第一穿透电极单元1510与由第一通孔1540界定的第一半导体芯片主体1515的内表面绝缘。该第一绝缘单元1520也能防止电连接的导电极化粒子1513由于外力和/或振动而造成的断开。
包含导电极化粒子1513的第一穿透电极单元1510电连接于第一焊垫1530。
在此具体实施例中，举例来说，第一穿透电极单元1510和第一绝缘单元1520设置于第一通孔1540中。
设置在第一半导体芯片1500上的第二半导体芯片1600包括第二半导体芯片主体1615、第二电路1617、第二焊垫1630、第二通孔1640、第二穿透电极单元1610、及第二绝缘单元1620。
第二半导体芯片主体1615可具有例如长方体形状，并且包括第三表面1611和与第三表面1611相反的第四表面1612。在此具体实施例中，第一半导体芯片主体1515的第一表面1511面对第二半导体芯片主体1615的第四表面1612。在此具体实施例中，使第二焊垫1630和第二通孔1640露出的保护层1614设置于第二半导体芯片主体1615的第三表面1611上。
第二电路单元1617设置于第二半导体芯片主体1615之中，并且包括例如用于储存数据的数据储存单元(图中未示出)和用于处理数据的数据处理单元(图中未示出)。
第二焊垫1630设置于第二半导体芯片主体1615的第三表面1611上，该多个第二焊垫1630沿着第三表面1611的边配置。在此具体实施例中，第二焊垫1630电连接第二电路单元1617。由外部加诸的信号经由第二焊垫1630而被输入到二电路单元1617，由第二电路单元1617产生的信号经由第二焊垫1630而被输出至外部设备。在此具体实施例中，各第二焊垫1630包括第二开口1632。
第二通孔1640通过第二半导体芯片主体1615的第三表面1611和第四表面1612。在此具体实施例中，各第二通孔1640设置于与第二焊垫1630的第二开口1632对应的位置。
第二穿透电极单元1610包括多个电连接的导电极化粒子1612。该导电极化粒子1613包括具有第一极性和与第一极性相反的第二极性的导电流变材料。在此具体实施例中，举例来说，第一极性为正(+)极性，第二极性为负(-)极性。参照上述对第一半导体芯片1500的说明，在多个导电极化粒子1612中，极性相反者彼此电连接。
第二绝缘单元1620使由多个导电极化粒子1613形成的第二穿透电极单元1610与由第二通孔1640界定的第二半导体芯片主体1615的内表面绝缘。第二绝缘单元1620也能防止电连接的导电极化粒子1613由于外力和/或振动而断开。
含有导电极化粒子1613的第二穿透电极单元1610电连接第二焊垫1630。
在此具体实施例中，举例来说，第二穿透电极单元1610和第二绝缘单元1620设置于第二通孔1640之中。
同时，导电连接构件1550和1650可分别设置于第一半导体芯片1500的第一穿透电极单元1510的端部和第二半导体芯片1600的第二穿透电极单元1610的端部，从而第一半导体芯片1500和第二半导体芯片1600经由导电连接构件1550和1650而相互电连接。
基板1700包括基板主体1710、连接垫1720、球形焊盘图案1730、及导电球1740。
举例来说，基板主体1710可为具有板状的印刷电路板。
连接垫1720设置于基板主体1710的上表面，面对第一半导体芯片1500的第二表面1512。连接垫1720电连接第一半导体芯片1500的穿透电极1510。第一半导体芯片1500的穿透电极1510经由导电连接构件1550电连接连接垫1720。
球形焊盘图案1730设置于与基板主体1710的上表面相对的下表面，该球形焊盘图案1730经由导电孔等电连接连接垫1720。
导电球1740设置在球形焊盘图案1730上，该导电球1740可包括具有低融熔温度的金属，例如焊锡。
由上述可知，在本发明中，该电路基板的终端通过包括多个导电极化粒子的布线单元和使布线单元绝缘的绝缘单元而相连接。同样地，该半导体芯片的焊盘图案和焊垫经由布线单元和使布线单元绝缘的绝缘单元而电连接，该布线单元包括多个导电极化粒子。因此，有可能简化电路线形成工艺，促进电路线的故障检测，并在同一面形成与另一电路线交错的电路线，而不会造成这些交错的电路线短路。
同样地，在此半导体封装中有可能不留空隙地形成通过该半导体芯片的电极。
虽然处于例证的目的描述了本发明优选具体实施例，但是本领域的技术人员将认识到各种修改、增加和替换都是可能的，而不会偏离由权利要求给出的范围和精神。

Claims (44)

1.一种电路基板，包括：
基板主体；
第一终端，设置在该基板主体上；
第二终端，设置在该基板主体上，并且与该第一终端隔开；及
电路线，包括：
布线单元，通过电连接多个导电极化粒子而使该第一终端和该第二终端电连接，其中该多个导电极化粒子的每个导电极化粒子具有第一极性和与第一极性相反的第二极性；及
绝缘单元，用于使该布线单元绝缘。
2.如权利要求1所述的电路基板，其中该多个导电极化粒子由导电流变材料组成。
3.如权利要求1所述的电路基板，还包括：
第三终端，设置在该基板主体上；
第四终端，设置在该基板主体上，并且与该第三终端隔开；及
交错线，包括交错布线单元和用于使该交错布线单元绝缘的交错绝缘单元，该交错布线单元包括：
多个导电极化粒子，用于电连接该第三终端和该第四终端，
其中该交错线在该基板主体上交错该电路线。
4.如权利要求1所述的电路基板，还包括：
第三终端，设置在该基板主体上；
金属线，设置在该基板主体上；
附加的电路线，包括附加的布线单元和用于使该附加的布线单元绝缘的附加的绝缘单元，该附加的布线单元又包括：
多个导电极化粒子，用于电连接该金属线和该第三终端。
5.如权利要求1所述的电路基板，还包括：
第一连接单元，沿着该基板主体由该第一终端延伸；及
第二连接单元，沿着该基板主体由该第二终端延伸，
其中该布线单元的第一端连接到该第一连接单元，并且该布线单元的与该第一端相反的第二端连接到该第二连接单元。
6.一种电路基板的制造方法，包括以下步骤：
在基板主体的表面上形成第一终端；
在该基板主体的该表面上形成第二终端；
通过布线材料连接该第一终端和该第二终端而形成预备电路线，该布线材料包括：
多个导电极化粒子，具有第一极性和与第一极性相反的第二极性；及
可流动绝缘体；
通过将具有第一极性的第一电源施加于该第一终端，以及将具有第二极性的第二电源施加于该第二终端，形成电连接于该第一终端和该第二终端的布线单元，因此使在该可流动绝缘体之中的该导电极化粒子电连接；及
形成绝缘单元，通过使该可流动绝缘体固化而固定该布线单元并使该布线单元绝缘。
7.如权利要求6所述的电路基板的制造方法，其中该导电极化粒子由导电流变材料所组成。
8.如权利要求6所述的电路基板的制造方法，其中形成该预备电路线的步骤通过印刷工艺、点胶工艺的其中之一执行。
9.如权利要求6所述的电路基板的制造方法，其中形成该预备电路线的步骤通过丝网印刷工艺执行。
10.如权利要求6所述的电路基板的制造方法，其中形成该基板主体的步骤包括以下步骤：
形成从该第一终端沿着该基板主体延伸的第一连接单元，和从该第二终端沿着该基板主体延伸的第二连接单元，
其中该布线单元的第一端连接到该第一连接单元，与该第一端相反的第二端连接到该第二连接单元。
11.一种半导体封装，包括：
半导体芯片；
多个焊垫，形成在该半导体芯片上；
多个导电焊盘图案，与该多个焊垫隔开；及
多条电路线，每条电路线包括：
布线单元，通过将分别具有第一极性和与第一极性相反的第二极性的多个导电极化粒子电连接，使多个焊垫之中的焊垫和多个焊盘图案之中与该焊垫对应的导电焊盘图案电连接；及
绝缘单元，用于使该布线单元绝缘。
12.如权利要求11所述的半导体封装，其中该多个导电极化粒子由导电流变材料组成。
13.如权利要求11所述的半导体封装，其中该多个焊盘图案由各向异性导电膜所构成。
14.如权利要求11所述的半导体封装，其中该多个焊盘图案由金属板所组成。
15.如权利要求11所述的半导体封装，其中该多个焊盘图案包括沿着该半导体芯片的上表面延伸的连接单元，该电路线的一端与该连接单元电连接。
16.如权利要求11所述的半导体封装，其中该多条电路线之中至少二条电路线相互交错。
17.如权利要求11所述的半导体封装，还包括：
防焊图案，设置于该半导体芯片的上表面上，并且具有多个开口，该多个开口用于使多个焊盘图案和经由该开口而分别与多个焊盘图案相接的连接构件露出。
18.如权利要求17所述的半导体封装，其中该连接构件包括导电球。
19.如权利要求11所述的半导体封装，其中该焊盘图案设置在该半导体芯片的表面上。
20.如权利要求11所述的半导体封装，还包括：
成型构件，用于覆盖与该半导体芯片的上表面相反的该半导体芯片的下表面及与该半导体芯片的上表面相连接的该半导体芯片的侧表面。
21.如权利要求20所述的半导体封装，其中该多个焊盘图案中的一个或多个焊盘图案设置在该半导体芯片上，该多个焊盘图案中的其余焊盘图案则设置在该成型构件上。
22.如权利要求11所述的半导体封装，还包括：
基板；
多个连接垫，设置在该基板上与该多个焊盘图案对应的位置；及
凸块，用于电连接该多个连接垫和该多个焊盘图案。
23.如权利要求22所述的半导体封装，还包括：
间隙填充构件，填充于该半导体芯片和该基板之间形成的间隙中。
24.一种半导体封装，包括：
基板，具有形成于该基板上的多个连接垫；
半导体芯片模块，包括多个半导体芯片，该多个半导体芯片具有形成在该多个半导体芯片上的垫；及
多条电路线，每条电路线包括：
布线单元，通过电连接具有第一极性和与第一极性相反的第二极性的多个导电极化粒子，使各半导体芯片的垫及与该垫对应的连接垫电连接；及
绝缘单元，用于覆盖该布线单元。
25.如权利要求24所述的半导体封装，其中该半导体芯片堆叠成阶梯状，使各半导体芯片的垫露出。
26.如权利要求24所述的半导体封装，其中该多个导电极化粒子由导电流变材料所组成。
27.如权利要求24所述的半导体封装，还包括；
引导构件，设置于各半导体芯片的侧表面，形成和各半导体芯片的上表面成钝角的倾斜面。
28.一种半导体封装，包括：
基板，具有形成于该基板上的连接垫；
半导体芯片模块，包括分别具有露出的芯片选择垫的多个半导体芯片；及
多条电路线，每条电路线包括：
布线单元，通过电连接具有第一极性和与第一极性相反的第二极性的多个导电极化粒子，使各半导体芯片的芯片选择垫及与该芯片选择垫对应的连接垫电连接；及
绝缘单元，用于覆盖该布线单元。
29.如权利要求28所述的半导体封装，其中该多个半导体芯片堆叠成阶梯状，使得在各半导体芯片中形成的芯片选择垫露出。
30.如权利要求28所述的半导体封装，其中该多个导电极化粒子由导电流变材料所组成。
31.如权利要求28所述的半导体封装，还包括：
引导构件，设置于各半导体芯片的侧表面，形成和各半导体芯片的上表面成钝角的倾斜面。
32.如权利要求28所述的半导体封装，其中该半导体芯片还包括：
数据垫；
数据重新分配，电连接到该数据垫；及
数据穿透电极，通过该半导体芯片并且电连接到该数据重新分配。
33.如权利要求28所述的半导体封装，其中该半导体芯片的芯片选择垫通过相互交错的电路线电连接到一个连接垫。
34.一种半导体封装，包括：
半导体芯片，包括：
电路单元；
焊垫，电连接至该电路单元；及
通孔，电连接至该电路单元；
穿透电极单元，设置于该通孔之中并且电连接至该焊垫，该穿透单元包括具有第一极性和与第一极性相反的第二极性并且相互电连接的多个导电极化粒子；及
绝缘单元，用于使该穿透电极绝缘。
35.如权利要求34所述的半导体封装，其中该多个导电极化粒子由导电流变材料所组成。
36.如权利要求34所述的半导体封装，其中该焊垫设置于与该通孔对应的位置。
37.如权利要求36所述的半导体封装，其中该焊垫设置于该半导体芯片的上表面的边缘。
38.如权利要求36所述的半导体封装，还包括：
导电连接构件，用于部分或完全覆盖该穿透电极单元的至少一端。
39.如权利要求38所述的半导体封装，其中该导电连接构件包括具有树脂和配置在树脂中的导电粒子的各向异性导电膜。
40.如权利要求38所述的半导体封装，其中该导电连接构件包括导电层。
41.如权利要求40所述的半导体封装，其中该导电层包括焊锡。
42.如权利要求34所述的半导体封装，其中该通孔和与该通孔对应的焊垫以给定的距离相互隔开。
43.如权利要求34所述的半导体封装，还包括：
布线单元，用于电连接该穿透电极单元和与该穿透电极单元对应的焊垫。
44.如权利要求34所述的半导体封装，其中两个或多个半导体芯片被堆叠。
CN2008101886423A 2008-06-30 2008-12-25 电路基板及其形成方法以及半导体封装 Expired - Fee Related CN101621045B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR62909/08 2008-06-30
KR62915/08 2008-06-30
KR1020080062909A KR100980296B1 (ko) 2008-06-30 2008-06-30 회로 배선을 갖는 회로 기판, 이의 제조 방법 및 회로배선을 갖는 반도체 패키지
KR1020080062915A KR101001636B1 (ko) 2008-06-30 2008-06-30 반도체 패키지

Publications (2)

Publication Number Publication Date
CN101621045A CN101621045A (zh) 2010-01-06
CN101621045B true CN101621045B (zh) 2011-12-07

Family

ID=41514192

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101886423A Expired - Fee Related CN101621045B (zh) 2008-06-30 2008-12-25 电路基板及其形成方法以及半导体封装

Country Status (2)

Country Link
KR (1) KR100980296B1 (zh)
CN (1) CN101621045B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101678054B1 (ko) * 2010-06-28 2016-11-22 삼성전자 주식회사 반도체 패키지 및 그 반도체 패키지 제조방법
TW201308453A (zh) * 2011-08-15 2013-02-16 Ind Tech Res Inst 晶片封裝製程與晶片封裝結構
KR101974191B1 (ko) * 2012-11-29 2019-04-30 에스케이하이닉스 주식회사 반도체 장치 및 그 형성방법
CN103593517A (zh) * 2013-11-01 2014-02-19 浪潮电子信息产业股份有限公司 一种基于板级电源电流反馈电路的设计方法
DE102016121265A1 (de) * 2016-11-07 2018-05-09 Elringklinger Ag Zellkontaktierungssystem für eine elektrochemische Vorrichtung
CN113054075B (zh) * 2021-03-09 2022-06-10 深圳市华星光电半导体显示技术有限公司 一种acf的贴合方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134864A (ja) 2000-10-24 2002-05-10 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
JP4683770B2 (ja) 2001-05-31 2011-05-18 京セラ株式会社 電気素子内蔵配線基板およびその製法
JP2003244821A (ja) 2002-02-14 2003-08-29 Yazaki Corp 配線板
TWI265762B (en) * 2003-01-14 2006-11-01 Sharp Kk Wiring material, wiring substrate and manufacturing method thereof, display panel, fine particle thin film material, substrate including thin film layer and manufacturing method thereof

Also Published As

Publication number Publication date
KR100980296B1 (ko) 2010-09-06
KR20100002860A (ko) 2010-01-07
CN101621045A (zh) 2010-01-06

Similar Documents

Publication Publication Date Title
CN101621045B (zh) 电路基板及其形成方法以及半导体封装
JP2559954B2 (ja) 階段状多層相互接続装置
CN107039386B (zh) 组装印刷电路板及引线架封装
US6246016B1 (en) Edge-mountable integrated circuit package and method of attaching the same to a printed wiring board
US6329708B1 (en) Micro ball grid array semiconductor device and semiconductor module
US5473190A (en) Tab tape
US20130029500A1 (en) Connector and fabrication method thereof
CN103545286B (zh) 线路基板、半导体封装结构及线路基板制作工艺
CN114206000B (zh) 电路板组件和电子设备
CN202773168U (zh) 柔性电路板
CN211531415U (zh) 一种高可靠、小型化厚膜电路模块
KR20070026096A (ko) 회로기판 어셈블리 및 그를 이용하는 전자장치
US20070138632A1 (en) Electronic carrier board and package structure thereof
US20050205988A1 (en) Die package with higher useable die contact pad area
CN113993272A (zh) 柔性电路板及显示装置
CN210093654U (zh) 一种具有稳固焊盘结构的双面pcb板
US10660218B2 (en) Method of manufacturing multilayer circuit board
CN207897217U (zh) 一种高信赖性碳墨线路板
JP2004235232A (ja) 電子部品の実装構造
CN103247578B (zh) 半导体承载件暨封装件及其制法
US8530754B2 (en) Printed circuit board having adaptable wiring lines and method for manufacturing the same
WO2023142965A1 (zh) 电路板、显示装置以及电路板的制造方法
US20020144841A1 (en) High current SMD jumper
TWI805088B (zh) 電連接器
CN215871996U (zh) 一种抗高压电路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111207

Termination date: 20131225