CN101620350A - Tft-lcd阵列基板及其制造方法 - Google Patents
Tft-lcd阵列基板及其制造方法 Download PDFInfo
- Publication number
- CN101620350A CN101620350A CN 200810116186 CN200810116186A CN101620350A CN 101620350 A CN101620350 A CN 101620350A CN 200810116186 CN200810116186 CN 200810116186 CN 200810116186 A CN200810116186 A CN 200810116186A CN 101620350 A CN101620350 A CN 101620350A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- electrode
- insulation course
- tft
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 108
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 47
- 239000004065 semiconductor Substances 0.000 claims abstract description 273
- 239000010409 thin film Substances 0.000 claims abstract description 25
- 238000009413 insulation Methods 0.000 claims description 179
- 239000000203 mixture Substances 0.000 claims description 123
- 238000005516 engineering process Methods 0.000 claims description 74
- 229910052751 metal Inorganic materials 0.000 claims description 65
- 239000002184 metal Substances 0.000 claims description 65
- 238000000034 method Methods 0.000 claims description 51
- 238000000151 deposition Methods 0.000 claims description 43
- 230000008021 deposition Effects 0.000 claims description 35
- 238000004062 sedimentation Methods 0.000 claims description 13
- 230000002093 peripheral effect Effects 0.000 claims description 11
- 238000004070 electrodeposition Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 17
- 230000006872 improvement Effects 0.000 abstract description 7
- 239000000463 material Substances 0.000 description 43
- 238000010586 diagram Methods 0.000 description 26
- 229910021417 amorphous silicon Inorganic materials 0.000 description 16
- 230000008569 process Effects 0.000 description 16
- 238000010304 firing Methods 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 13
- 238000011049 filling Methods 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 9
- 229910004205 SiNX Inorganic materials 0.000 description 8
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 8
- 238000002161 passivation Methods 0.000 description 8
- 239000011800 void material Substances 0.000 description 8
- 230000005611 electricity Effects 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000002210 silicon-based material Substances 0.000 description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78642—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种TFT－LCD阵列基板及其制造方法，阵列基板包括栅线、数据线、像素电极和薄膜晶体管，其特征在于，所述薄膜晶体管包括与栅线连接的栅电极和与数据线连接的源电极，所述栅电极上形成有至少一个过孔或所述栅电极的至少一侧形成有过槽，所述过孔或过槽内填充有分别与所述像素电极和源电极连接的半导体层。本发明改变了现有技术中普遍采用的“平面型”TFT结构，变平面结构为空间结构，具有结构简捷紧凑、参数特性好以及制造工艺简单等特点，不仅实现了增大开启电流的效果，对于其它电性参数亦有一定的改善，并且其空间结构缩小了平面尺寸，增大了空间利用率，进而增大了开口率。
Description
技术领域
本发明涉及一种薄膜晶体管液晶显示器及其制造方法，尤其是一种薄膜晶体管液晶显示器阵列基板及其制造方法。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay，简称TFT-LCD)的主体结构包括对盒在一起并将液晶夹设其间的阵列基板和彩膜基板，通过电压控制使液晶分子有序地发生偏转，产生光的明暗变化，而电压的控制通过阵列基板上的薄膜晶体管完成。
现有技术底栅式TFT-LCD阵列基板的结构包括基板，形成在基板上的栅电极，形成在栅电极上的栅绝缘层、半导体层和掺杂半导体层，之上形成源电极、漏电极、钝化层和像素电极，钝化层覆盖整个基板，位于漏电极的上方开设有钝化层过孔，像素电极通过钝化层过孔与漏电极连接。上述结构由若干次构图工艺完成，每一次构图工艺包括光刻胶(PR)涂附、曝光、刻蚀、剥离等工艺。TFT-LCD阵列基板的工作原理为：在某一时刻栅电极1提供开启电压，将源电极和漏电极导通，将源电极的信号电压传导至像素电极，信号电压与相应像素电极的亮度相对应，这一过程是薄膜晶体管的充电过程。之后，栅电极变为截止电压，TFT沟道区域成为关闭状态，将源电极和漏电极断开，像素电极处的信号电压借助电容效应得以继续保持，一直到下一时刻栅电极开始提供驱动电压开始充电的时刻。
TFT-LCD阵列基板的核心功能器件即为薄膜晶体管，而薄膜晶体管中的阈值电压(Vth)、开启电流(Ion)、漏电流(Ioff)、迁移速度(Mob)等电特性十分重要地决定着TFT-LCD的显示效果，因此现有技术一般通过TFT形状和结构的设计以及选用合适的材料来实现薄膜晶体管电性特征的最优化，例如合适的宽长比W/L(源电极与漏电极的相对距离为TFT沟道区域的长度L，源电极与漏电极有效相对区域的长度为TFT沟道区域的宽度W，宽长比W/L影响开启电流)、合适的半导体层形成条件(影响着迁移率)、合适的栅绝缘层厚度(影响存储电容)、合适的各种电极宽度和厚度(决定信号的衰减程度)等，而且，TFT-LCD的显示效果还与其它因素有很大关系，比如开口率、盒厚、驱动电压数值和公共电压数值等，上述这些因素相互制约，牵一发而动全身，针对某一效果的改善有时会影响其它方面。例如，为了增大扫描电压的刷新频率通常要求增大开启电流，这时可以选择增大驱动电压或者增大宽长比W/L，但增大驱动电压带来的电性影响会导致显示的其它问题，而改变宽长比W/L则要求工艺上的精确控制，往往又会带来良品率下降等问题。再如，为了得到好的电压保持效果需要增大存储电容，也就是要增大形成存储电容的电极的重合面积，但这样会不可避免地减少开口率，影响了TFT-LCD的综合显示亮度等。
因此，现有技术TFT-LCD阵列基板的结构设计需要综合协调各方面的多种因素，不仅设计复杂度高，而且综合协调的结构仍然会存在相应缺陷，其所形成薄膜晶体管的电特性为：栅电极厚度为
左右，栅绝缘层厚度为
左右，TFT沟道区域的长度L为4μm左右，TFT沟道区域的宽度W为25μm左右，仍存在开口率较小、响应时间较长等缺陷。
发明内容
本发明的目的是提供一种TFT-LCD阵列基板及其制造方法，通过“竖直型”的TFT结构有效改善了薄膜晶体管的电学特性，且具有结构紧凑、充分利用空间、增大开口率和增大开启电流等优点。
为实现上述目的，本发明提供了一种TFT-LCD阵列基板，包括栅线、数据线、像素电极和薄膜晶体管，所述薄膜晶体管包括与栅线连接的栅电极和与数据线连接的源电极，所述栅电极上形成有至少一个过孔或所述栅电极的至少一侧形成有过槽，所述过孔或过槽内填充有分别与所述像素电极和源电极连接的半导体层。
为实现上述目的，本发明还提供了一种TFT-LCD阵列基板的制造方法，包括：
步骤1、在基板上形成包括第一电极的图形；
步骤2、在完成步骤1的基板上沉积第一绝缘层、栅金属层和第二绝缘层，通过构图工艺形成包括栅电极的图形，所述栅电极上形成有至少一个过孔或所述栅电极的至少一侧形成有过槽，所述过孔或过槽内暴露出所述第一电极；
步骤3、在完成步骤2的基板上沉积半导体层，通过构图工艺形成填充在所述过孔或过槽内且下端与所述第一电极连接的半导体层图形；
步骤4、在完成步骤3的基板上形成第二电极，且第二电极与所述半导体层连接。
所述第一电极为源电极，所述第二电极为像素电极；或所述第一电极为像素电极，所述第二电极为源电极。
本发明综合考虑了影响显示特性的各种因素，提供了一种具有“竖直型”TFT结构的TFT-LCD阵列基板及其制造方法，改变了现有技术中普遍采用的“平面型”TFT结构，变平面结构为空间结构，具有结构简捷紧凑、参数特性好以及制造工艺简单等特点。通过在栅电极上形成过孔且半导体层填充在过孔内，半导体层的四面被不透光的栅电极和源电极包围，减少了光强变化对TFT的电性影响，作为TFT沟道区域的过孔结构使过孔的周长形成TFT沟道区域的有效宽度W，栅电极、第一绝缘层和第二绝缘层的厚度形成TFT沟道区域的有效长度L，与现有技术“平面型”TFT结构的阵列基板相比，过孔结构所形成的宽长比W/L参数可以提升数倍，并且随着过孔数量的增多，使本发明相当于形成了多个薄膜晶体管的并联结构，不仅实现了增大开启电流Ion的效果，对于其它电性参数亦有一定的改善，并且其空间结构缩小了平面尺寸，增大了空间利用率，进而增大了开口率。同时，本发明还提出了一种在栅电极的侧面形成过槽且半导体层填充在过槽内的技术方案，同样可以有效改善薄膜晶体管的电学特性，且具有结构紧凑、充分利用空间、增大开口率和增大开启电流等优点。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
图1为本发明TFT-LCD阵列基板第一实施例的平面图；
图2为图1中A-A向的剖面图；
图3为本发明第一实施例形成数据线和源电极图形后的平面图；
图4为图3中B-B向的剖视图；
图5为本发明第一实施例形成第一绝缘层后的示意图；
图6为本发明第一实施例形成栅电极和过孔图形后的平面图；
图7为图6中C-C向的剖视图；
图8为本发明第一实施例形成第二绝缘层后的示意图；
图9为本发明第一实施例形成半导体层图形后的示意图；
图10为本发明TFT-LCD阵列基板第二实施例的结构示意图；
图11为图10中D-D向的剖面图；
图12为本发明第二实施例形成像素电极图形后的示意图；
图13为本发明第二实施例形成第一绝缘层后的示意图；
图14为本发明第二实施例形成栅电极和过孔图形后的示意图；
图15为本发明第二实施例形成第二绝缘层后的示意图；
图16为本发明第二实施例形成半导体层图形后的示意图；
图17为本发明TFT-LCD阵列基板第三实施例的平面图；
图18为图17中E-E向的剖面图；
图19为本发明TFT-LCD阵列基板第三实施例的平面图；
图20为图19中F-F向的剖面图；
图21为本发明TFT-LCD阵列基板的制造方法第一实施例的流程图；
图22为本发明TFT-LCD阵列基板的制造方法第二实施例的流程图；
图23为本发明TFT-LCD阵列基板的制造方法第三实施例的流程图；
图24为本发明TFT-LCD阵列基板的制造方法第四实施例的流程图。
附图标记说明：
1-栅电极； 2-第一绝缘层； 3-半导体层； 4-掺杂半导体层；
5-源电极； 7-第二绝缘层； 8-像素电极； 10-基板；
11-数据线；12-栅线；13-过孔； 14-过槽。
具体实施方式
图1为本发明TFT-LCD阵列基板第一实施例的平面图，图2为图1中A-A向的剖面图。如图1、图2所示，本实施例TFT-LCD阵列基板包括数据线11、栅线12、薄膜晶体管(TFT)和像素电极8，相互交叉的栅线12和数据线11限定了数个像素区域，并在交叉处形成TFT，像素电极8形成在像素区域内，并形成在远离基板的最上层。TFT包括栅电极1、第一绝缘层2、半导体层3、掺杂半导体层4、源电极5和第二绝缘层7，源电极5形成在基板10上，掺杂半导体层4形成在源电极5上，第一绝缘层2形成在掺杂半导体层4上并覆盖整个基板，栅电极1形成在第一绝缘层2上并位于源电极5的上方，且栅电极1上形成有数个过孔13，第二绝缘层7形成在栅电极1上并覆盖整个基板，过孔13内底部的第二绝缘层7和其下方的第一绝缘层2被刻蚀掉，保留过孔13内侧壁上的第二绝缘层7，暴露出掺杂半导体层4，半导体层3填充在过孔13内，其下端与掺杂半导体层4连接，其上端与像素电极8连接，此外源电极5与数据线11连接，栅电极1与栅线12连接。
在本实施例上述技术方案中，数据线11作为数据信号的传输线；栅线12作为扫描信号的传输线；第一绝缘层2作为栅电极1与源电极5之间的绝缘层；第二绝缘层7作为栅电极1与像素电极8之间的绝缘层；过孔13用于形成TFT沟道区域，并确定TFT的宽长比W/L参数；填充在过孔13内的半导体层3用于在栅电极1提供开启电压信号时使像素电极8与源电极5导通，实际使用中，开启电压可以是高电压，也可以是截止电压。在本实施例上述技术方案中，掺杂半导体层用于提高源电极与半导体层的接触电导，当所选用材料满足源电极与半导体层的导电要求时，也可以采用没有掺杂半导体层的结构，即填充在过孔内的半导体层的下端直接与源电极连接，上端与像素电极直接连接。此外在本实施例上述技术方案基础上，当所选用材料不能满足像素电极与半导体层的导电要求时，还可以在像素电极与半导体层之间形成掺杂半导体层的结构，即填充在过孔内的半导体层的下端与掺杂半导体层连接，上端也与掺杂半导体层连接。进一步地，本实施例上述技术方案还可以是源电极与第一绝缘层之间没有掺杂半导体层、但像素电极与半导体层之间设置掺杂半导体层的结构。
图3～图9为本发明TFT-LCD阵列基板第一实施例的制造示意图，下面通过本实施例TFT-LCD阵列基板的制造工艺过程进一步说明本实施例的技术方案。在以下说明中，本发明所称的构图工艺包括光刻胶涂覆、掩模、曝光、刻蚀和剥离等工艺。
图3为本发明第一实施例形成数据线和源电极图形后的平面图，图4为图3中B-B向的剖视图。首先在基板10(如玻璃基板或石英基板)上沉积一层厚度为
的源金属层和一层厚度为
的掺杂半导体层，源金属层可以使用一种材料，也可以使用几种材料的组合，厚度优选为
掺杂半导体层(欧姆接触层)可以使用掺杂非晶硅(N+a-Si)等材料，厚度优选为通过构图工艺对源金属层和掺杂半导体层进行构图，在基板10上形成掺杂半导体层4、源电极5和数据线11图形，如图3和图4所示。实际使用中，掺杂半导体层4也可以仅形成在源电极5上，数据线11作为数据信号的传输线，掺杂半导体层用于提高源电极与半导体层的接触电导，当所选用材料满足源电极与半导体层的导电要求时，也可以采用没有掺杂半导体层的结构，即在基板上沉积一层源金属层，通过构图工艺对源金属层进行构图，在基板上形成源电极和数据线图形。
图5为本发明第一实施例形成第一绝缘层后的示意图。在完成上述图形的基板上沉积一层厚度为
的第一绝缘层2，如图5所示。第一绝缘层2可以使用SiNx等材料，厚度优选为作为栅电极和源电极之间的绝缘层。在实际使用中，第一绝缘层2可以通过快慢不同的两次沉积过程完成沉积，以得到致密性好和附着性好的绝缘效果。
图6为本发明第一实施例形成栅电极和过孔图形后的平面图，图7为图6中C-C向的剖视图。在完成上述图形的基板上沉积一层厚度为 的栅金属层，栅金属层可以使用一种材料，也可以使用几种材料的组合，厚度优选为
通过构图工艺对栅金属层进行构图，形成栅线12、栅电极1图形和形成TFT沟道区域的数个过孔13。本实施例中，3个过孔13位于栅电极1上，每个过孔13的横截面为圆形、椭圆形、多边形或本领域技术人员惯常采用的形状，当过孔为圆形时，过孔的直径优选为6μm～8μm，可以保证其作为TFT沟道区域的特征尺寸要求以及后续工序的加工要求，如图6和图7所示。
图8为本发明第一实施例形成第二绝缘层后的示意图。在完成上述图形的基板上沉积一层厚度为
的第二绝缘层7，第二绝缘层7可以使用SiNx等材料，也可以采用钝化层PVX等材料，厚度优选为
之后通过构图工艺仅对过孔13内的第二绝缘层7和其下方的第一绝缘层2进行构图，暴露出过孔13下方的掺杂半导体层4(当没有掺杂半导体层4时，暴露出源电极5)，并使第二绝缘层7覆盖过孔13内的侧壁和过孔13外的周围区域，形成用于填充半导体层的空穴结构，如图8所示。
图9为本发明第一实施例形成半导体层图形后的示意图。在完成上述图形的基板上沉积一层半导体层，并使半导体层完全填充过孔13，半导体层可以使用非晶硅(a-Si)等材料。通过构图工艺对半导体层进行构图，完全去掉过孔13周围区域的半导体层，形成填充在过孔13内的半导体层3图形，半导体层3的下端与掺杂半导体层4连接(当没有掺杂半导体层4时，半导体层3的下端与源电极5连接)，如图9所示。
最后，在完成上述图形的基板上沉积一层厚度为
的透明导电层，透明导电层可以采用氧化铟锡(ITO)或氧化铟锌(IZO)等材料，厚度优选为
通过构图工艺对透明导电层进行构图，在像素区域形成像素电极8图形，且像素电极8与填充在过孔内的半导体层3连接，如图1和图2所示。本实施例中，像素电极兼做TFT中的漏电极。当所选用材料不能满足像素电极与半导体层的导电要求时，可以在像素电极与半导体层之间形成掺杂半导体层的结构，即填充在过孔内的半导体层的下端与掺杂半导体层连接，上端也与掺杂半导体层连接。
本实施例TFT-LCD阵列基板的工作过程为：在某一时刻当栅电极1提供开启电压信号时，可以使填充在过孔13内的半导体层3产生被栅电极1电压感应的受激电子存储层，半导体层3将通过过孔13底部的掺杂半导体层4使像素电极8与源电极5导通，将源电极5的信号电压传导至像素电极8，实现薄膜晶体管的充电过程；当栅电极1提供截止电压信号时，填充在过孔13内的半导体层3没有受激电子存储层，半导体层3使像素电极8与源电极5处于断开状态，像素电极8处的信号电压借助电容效应得以继续保持，一直到下一时刻栅电极开始提供开启电压信号时刻。
图10为本发明TFT-LCD阵列基板第二实施例的结构示意图，图11为图10中D-D向的剖面图。如图10、图11所示，本实施例TFT-LCD阵列基板包括数据线11、栅线12、薄膜晶体管(TFT)和像素电极8，相互交叉的栅线12和数据线11限定了数个像素区域，并在交叉处形成TFT，像素电极8形成在像素区域内，并直接形成在基板上。TFT包括栅电极1、第一绝缘层2、半导体层3、掺杂半导体层4、源电极5和第二绝缘层7，第一绝缘层2形成在像素电极8上并覆盖整个基板，栅电极1形成在第一绝缘层2上，且栅电极1上形成有数个过孔13，第二绝缘层7形成在栅电极1上并覆盖整个基板，过孔13内底部的第二绝缘层7和其下方的第一绝缘层2被刻蚀掉，保留过孔13内侧壁上的第二绝缘层7，暴露出像素电极8，半导体层3填充在过孔13内，其下端与像素电极8连接，掺杂半导体层4形成在第二绝缘层7上，并与半导体层3的上端连接，源电极5形成在掺杂半导体层4，并位于栅电极1的上方，此外源电极5与数据线11连接，栅电极1与栅线12连接。
在本实施例上述技术方案中，数据线11作为数据信号的传输线；栅线12作为扫描信号的传输线；第一绝缘层2作为栅电极1与像素电极8之间的绝缘层；第二绝缘层7作为栅电极1与源电极5之间的绝缘层；过孔13用于形成TFT沟道区域，并确定TFT的宽长比W/L参数；填充在过孔13内的半导体层3用于在栅电极1提供开启电压信号时使像素电极8与源电极5导通实际使用中，开启电压可以是高电压，也可以是截止电压。在本实施例上述技术方案中，掺杂半导体层用于提高源电极与半导体层的接触电导，当所选用材料满足源电极与半导体层的导电要求时，也可以采用没有掺杂半导体层的结构，即源电极直接形成在半导体层上。此外在本实施例上述技术方案基础上，当所选用材料不能满足像素电极与半导体层的导电要求时，还可以在像素电极与第一绝缘层之间形成掺杂半导体层的结构，即填充在过孔内的半导体层的下端与掺杂半导体层连接。进一步地，本实施例上述技术方案还可以是源电极与半导体层之间没有掺杂半导体层、但像素电极与第一绝缘层之间设置掺杂半导体层的结构。
图12～图16为本发明TFT-LCD阵列基板第二实施例的制造示意图，均为图10中D-D向的剖面图。下面通过本实施例TFT-LCD阵列基板的制造工艺过程进一步说明本实施例的技术方案。
图12为本发明第二实施例形成像素电极图形后的示意图。首先在基板10(如玻璃基板或石英基板)上沉积一层厚度为的透明导电层，透明导电层可以采用氧化铟锡(ITO)或氧化铟锌(IZO)等材料，厚度优选为
通过构图工艺对透明导电层进行构图，在像素区域形成像素电极8图形，如图12所示。本实施例中，像素电极兼做TFT中的漏电极。
图13为本发明第二实施例形成第一绝缘层后的示意图。在完成上述图形的基板上沉积一层厚度为
的第一绝缘层2，如图13所示。第一绝缘层2可以使用SiNx等材料，厚度优选为
作为栅电极和像素电极之间的绝缘层。在实际使用中，第一绝缘层2可以通过快慢不同的两次沉积过程完成沉积，以得到致密性好和附着性好的绝缘效果。当所选用材料不能满足像素电极与半导体层的导电要求时，可以在像素电极与第一绝缘层之间形成掺杂半导体层的结构。
图14为本发明第二实施例形成栅电极和过孔图形后的示意图。在完成上述图形的基板上沉积一层厚度为
的栅金属层，栅金属层可以使用一种材料，也可以使用几种材料的组合，厚度优选为
通过构图工艺对栅金属层进行构图，形成栅线、栅电极1图形和形成TFT沟道区域的数个过孔13，本实施例中，3个过孔13位于栅电极1上，每个过孔13的横截面为圆形、椭圆形、多边形或本领域技术人员惯常采用的形状，当过孔为圆形时，过孔的直径优选为6μm～8μm，可以保证其作为TFT沟道区域的特征尺寸要求以及后续工序的加工要求，如图14所示。栅线12作为扫描信号的传输线，过孔13的周长形成TFT沟道的有效宽度W，形成TFT沟道的有效长度L，它们共同确定了影响开启电流Ion参数特征的宽长比W/L参数。
图15为本发明第二实施例形成第二绝缘层后的示意图。在完成上述图形的基板上沉积一层厚度为
的第二绝缘层7，第二绝缘层7可以使用SiNx等材料，也可以采用钝化层PVX等材料，厚度优选为通过构图工艺仅对过孔13内的第二绝缘层7和其下方的第一绝缘层2进行构图，暴露出过孔13下方的像素电极8，并使第二绝缘层7覆盖过孔13内的侧壁和过孔13外的周围区域，形成用于填充半导体层的空穴结构，如图15所示。
图16为本发明第二实施例形成半导体层图形后的示意图。在完成上述图形的基板上沉积一层半导体层，并使半导体层完全填充过孔13，半导体层可以使用非晶硅(a-Si)等材料。通过构图工艺对半导体层进行构图，完全去掉过孔13周围区域的半导体层，形成填充在过孔13内的半导体层3图形，半导体层3的下端与像素电极8连接，如图16所示。
最后，在完成上述图形的基板上沉积一层厚度为
的掺杂半导体层和一层厚度为
的源金属层，掺杂半导体层(欧姆接触层)可以使用掺杂非晶硅(N+a-Si)等材料，厚度优选为
源金属层可以使用一种材料，也可以使用几种材料的组合，厚度优选为
通过构图工艺对源金属层和掺杂半导体层进行构图，形成掺杂半导体层4、源电极5和数据线图形，掺杂半导体层4与填充在过孔13内的半导体层3的上端连接，如图10和图11所示。数据线11作为数据信号的传输线，掺杂半导体层用于提高源电极与半导体层的接触电导，当所选用材料满足源电极与半导体层的导电要求时，也可以采用没有掺杂半导体层的结构，即在完成上述图形的基板上沉积一层源金属层，通过构图工艺对源金属层进行构图，形成源电极和数据线图形，源电极直接与填充在过孔13内的半导体层3的上端连接。
本实施例TFT-LCD阵列基板的工作过程为：在某一时刻当栅电极1提供开启电压信号时，可以使填充在过孔13内的半导体层3产生被栅电极1电压感应的受激电子存储层，半导体层3将通过掺杂半导体层4使源电极5与过孔13底部的像素电极8导通，将源电极5的信号电压传导至像素电极8，实现薄膜晶体管的充电过程；当栅电极1提供截止电压信号时，填充在过孔13内的半导体层3没有受激电子存储层，半导体层3使像素电极8与源电极5处于断开状态，像素电极8处的信号电压借助电容效应得以继续保持，一直到下一时刻栅电极开始提供开启电压信号时刻。
上述第一、第二实施例中，栅线12作为扫描信号的传输线，过孔13的周长形成TFT沟道区域的有效宽度W，栅电极1、第一绝缘层2和第二绝缘层7的厚度形成TFT沟道区域的有效长度L，它们共同确定了影响开启电流Ion参数特征的宽长比W/L参数。以过孔直径6μm、栅金属层厚度
第一绝缘层厚度
第二绝缘层7厚度
为例，有效宽度W为18.84μm，有效长度L为宽长比W/L为26.9。
本发明第一、第二实施例提供了一种具有“竖直型”TFT结构的TFT-LCD阵列基板，改变了现有技术中普遍采用的“平面型”TFT结构，变平面结构为空间结构，具有结构简捷、参数特性好以及制造工艺简单等特点。通过在栅电极上形成过孔且半导体层填充在过孔内，半导体层的四面被不透光的栅电极和源电极包围，减少了光强变化对TFT的电性影响，作为TFT沟道区域的过孔结构使过孔的周长形成TFT沟道区域的有效宽度W，栅电极、第一绝缘层和第二绝缘层的厚度形成TFT沟道区域的有效长度L，与现有技术“平面型”TFT结构相比，过孔结构所形成的宽长比W/L参数可以提升数倍，并且随着过孔数量的增多，使本发明相当于形成了多个薄膜晶体管的并联结构，不仅实现了增大开启电流Ion的效果，对于其它电性参数亦有一定的改善，并且其空间结构缩小了平面尺寸，增大了空间利用率，进而增大了开口率。
图17为本发明TFT-LCD阵列基板第三实施例的平面图，图18为图17中E-E向的剖面图。如图17、图18所示，本实施例TFT-LCD阵列基板的主体结构与前述第一实施例基本相同，不同之处在于，栅电极1的侧面形成有过槽14，过槽14内的第二绝缘层7和第一绝缘层2被刻蚀掉，暴露出掺杂半导体层4，半导体层3形成在第二绝缘层7上，并填充在过槽14内，其下端与掺杂半导体层4连接，像素电极8形成在半导体层3上。本实施例中，第一绝缘层2作为栅电极1与源电极5之间的绝缘层，第二绝缘层7作为栅电极1与像素电极8之间的绝缘层，过槽14用于形成TFT沟道区域，并确定TFT的宽长比W/L参数，填充在过槽14内的半导体层3用于在栅电极1提供开启电压信号时使像素电极8与源电极5导通。在本实施例上述技术方案中，掺杂半导体层用于提高源电极与半导体层的接触电导，其结构设置形式与第一实施例相同。实际使用中，过槽14可以形成在栅电极的一侧、二侧或三侧，过槽14的侧壁可以为竖直状或斜坡状，利用过槽的侧壁所对应的半导体层进行源极和像素电极之间的电传导。
本实施例TFT-LCD阵列基板的制造过程中，形成数据线和源电极图形、形成第一绝缘层、各层的工艺参数和制备条件等与前述第一实施例基本相同，不再赘述。不同之处在于，在完成数据线和源电极图形的基板上沉积一层第一绝缘层和栅金属层，通过构图工艺对栅金属层进行构图，形成栅线12和栅电极1图形。之后在完成上述图形的基板上沉积一层第二绝缘层7，通过构图工艺在栅电极1的侧面形成过槽14，过槽14内的第二绝缘层7和第一绝缘层2被刻蚀掉，暴露出掺杂半导体层4，过槽14的侧壁为竖直状或斜坡状，形成用于填充半导体层的空穴结构。在完成上述图形的基板上沉积一层半导体层，通过构图工艺在栅电极上形成半导体层图形，且使半导体层填充在过槽14内，填充在过槽14内半导体层3的下端与掺杂半导体层4连接(当没有掺杂半导体层4时，半导体层3的下端与源电极5连接)。最后，在完成上述图形的基板上沉积一层透明导电层，通过构图工艺对透明导电层进行构图，在像素区域形成像素电极8图形，兼做TFT中漏电极的像素电极8与半导体层3连接。
图19为本发明TFT-LCD阵列基板第四实施例的平面图，图20为图19中F-F向的剖面图。如图19、图20所示，本实施例TFT-LCD阵列基板的主体结构与前述第二实施例基本相同，不同之处在于，栅电极1的侧面形成有过槽14，过槽14内的第二绝缘层7和第一绝缘层2被刻蚀掉，暴露出像素电极8，半导体层3形成在第二绝缘层7上，并填充在过槽14内，其下端与像素电极8连接，掺杂半导体层4和源电极5形成在半导体层3上。本实施例中，第一绝缘层2作为栅电极1与像素电极8之间的绝缘层，第二绝缘层7作为栅电极1与源电极5之间的绝缘层，过槽14用于形成TFT沟道区域，并确定TFT的宽长比W/L参数，填充在过槽14内的半导体层3用于在栅电极1提供开启电压信号时使源电极5与像素电极8导通。在本实施例上述技术方案中，掺杂半导体层用于提高源电极与半导体层的接触电导，其结构设置形式与第二实施例相同。实际使用中，过槽14可以形成在栅电极的一侧、二侧或三侧，过槽14的侧壁可以为竖直状或斜坡状，利用过槽的侧壁所对应的半导体层进行源极和像素电极之间的电传导。
本实施例TFT-LCD阵列基板的制造过程中，形成像素电极图形、形成第一绝缘层、各层的工艺参数和制备条件等与前述第二实施例基本相同，不再赘述。不同之处在于，在完成像素电极图形的基板上沉积一层第一绝缘层和栅金属层，通过构图工艺对栅金属层进行构图，形成栅线12和栅电极1图形。之后在完成上述图形的基板上沉积一层第二绝缘层7，通过构图工艺在栅电极1的侧面形成过槽14，过槽14内的第二绝缘层7和第一绝缘层2被刻蚀掉，暴露出像素电极8，过槽14的侧壁为竖直状或斜坡状，形成用于填充半导体层的空穴结构。在完成上述图形的基板上沉积一层半导体层，通过构图工艺在栅电极上形成半导体层图形，且使半导体层填充在过槽14内，填充在过槽14内半导体层3的下端与兼做TFT中漏电极的像素电极8连接。最后，在完成上述图形的基板上沉积一层掺杂半导体层4和源金属层，通过构图工艺对掺杂半导体层4和源金属层进行构图，形成源电极5和数据线11图形(当没有掺杂半导体层4时，源金属层直接形成在半导体层3上)。
上述第三、第四实施例中，栅线12作为扫描信号的传输线，过槽14中靠近栅电极一侧的周长形成TFT沟道区域的有效宽度W，第一绝缘层2和第二绝缘层7的厚度形成TFT沟道区域的有效长度L，它们共同确定了影响开启电流Ion参数特征的宽长比W/L参数。实际使用中，过槽的宽度为6μm～8μm，第一绝缘层的厚度为
第二绝缘层的厚度为
本发明第三、第四实施例同样提供了一种具有“竖直型”TFT结构的TFT-LCD阵列基板，具有结构简捷、参数特性好以及制造工艺简单等特点，不仅实现了增大开启电流Ion的效果，对于其它电性参数亦有一定的改善，并且其空间结构缩小了平面尺寸，增大了空间利用率，进而增大了开口率。
图21为本发明TFT-LCD阵列基板的制造方法第一实施例的流程图，具体包括：
步骤11、在基板上连续沉积源金属层和掺杂半导体层，通过构图工艺对源金属层和掺杂半导体层进行构图，在基板上形成源电极图形；
步骤12、在完成步骤11的基板上连续沉积第一绝缘层和栅金属层，通过构图工艺对栅金属层进行构图，在基板上形成栅线和栅电极图形，并在栅电极位置形成至少一个过孔；
步骤13、在完成步骤12的基板上沉积第二绝缘层，通过构图工艺对过孔内的第二绝缘层和第一绝缘层进行构图，暴露出过孔下方的掺杂半导体层；
步骤14、在完成步骤13的基板上沉积半导体层，通过构图工艺对半导体层进行构图，完全刻蚀掉过孔周围区域的半导体层，形成填充在过孔内且下端与掺杂半导体层连接的半导体层图形；
步骤15、在完成步骤14的基板上沉积透明导电层，通过构图工艺对透明导电层进行构图，在像素区域形成像素电极图形，且像素电极与填充在过孔内的半导体层的上端连接。
本实施例TFT-LCD阵列基板的制造方法中，源电极作为第一电极，像素电极作为第二电极。步骤11中，首先在基板(如玻璃基板或石英基板)上沉积一层厚度为
的源金属层和一层厚度为
的掺杂半导体层，源金属层可以使用一种材料，也可以使用几种材料的组合，厚度优选为
掺杂半导体层(欧姆接触层)可以使用掺杂非晶硅(N+a-Si)等材料，厚度优选为
通过构图工艺对源金属层和掺杂半导体层进行构图，在基板上形成掺杂半导体层、源电极和数据线图形，源电极作为本实施例的第一电极。
步骤12中，在完成上述图形的基板上连续沉积一层厚度为
的第一绝缘层和一层厚度为的栅金属层。第一绝缘层可以使用SiNx等材料，厚度优选为
作为栅电极和源电极之间的绝缘层。在实际使用中，第一绝缘层可以通过快慢不同的两次沉积过程完成沉积，以得到致密性好和附着性好的绝缘效果。栅金属层可以使用一种材料，也可以使用几种材料的组合，厚度优选为
通过构图工艺对栅金属层进行构图，形成栅线和栅电极图形，并在栅电极上形成TFT沟道区域的数个过孔，数个过孔位于栅电极的位置，每个过孔的横截面为圆形、椭圆形、多边形或本领域技术人员惯常采用的形状，当过孔为圆形时，过孔的直径优选为6μm～8μm，可保证其作为TFT沟道区域的特征尺寸要求以及后续工序的加工要求。
步骤13中，在完成上述图形的基板上沉积一层厚度为
的第二绝缘层，第二绝缘层可以使用SiNx，也可以采用钝化层PVX，厚度优选为
之后通过构图工艺仅对过孔内的第二绝缘层和其下方的第一绝缘层进行刻蚀，暴露出过孔下方的掺杂半导体层(当没有掺杂半导体层时，暴露出源电极)，并使第二绝缘层覆盖过孔内的侧壁和过孔外的周围区域，形成用于填充半导体层的空穴结构。
步骤14中，在完成上述图形的基板上沉积一层半导体层，并使半导体层完全填充过孔，半导体层可以使用非晶硅(a-Si)等材料。通过构图工艺对半导体层进行构图，完全刻蚀掉过孔周围区域的半导体层，形成填充在过孔内的半导体层图形，且半导体层的下端与掺杂半导体层连接(当没有掺杂半导体层时，半导体层的下端与源电极连接)。
步骤15中，在完成上述图形的基板上沉积一层厚度为的透明导电层，透明导电层可以采用氧化铟锡(ITO)或氧化铟锌(IZO)等材料，厚度优选为
通过构图工艺对透明导电层进行构图，在像素区域形成像素电极图形，且作为本实施例第二电极的像素电极与填充在过孔内的半导体层的上端连接。
本实施例TFT-LCD阵列基板的制造方法所制备TFT-LCD阵列基板的工作过程与前述本发明TFT-LCD阵列基板第一实施例相同，掺杂半导体层的结构设置形式与第一实施例相同，不再赘述。
图22为本发明TFT-LCD阵列基板的制造方法第二实施例的流程图，具体包括：
步骤21、在基板上沉积透明导电层，通过构图工艺对透明导电层进行构图，在像素区域形成像素电极图形；
步骤22、在完成步骤21的基板上连续沉积第一绝缘层和栅金属层，通过构图工艺对栅金属层进行构图，在基板上形成栅线和栅电极图形，并在栅电极位置形成至少一个过孔；
步骤23、在完成步骤22的基板上沉积第二绝缘层，通过构图工艺对过孔内的第二绝缘层和第一绝缘层进行构图，暴露出过孔下方的像素电极；
步骤24、在完成步骤23的基板上沉积半导体层，通过构图工艺对半导体层进行构图，完全刻蚀掉过孔周围区域的半导体层，形成填充在过孔内且下端与像素电极连接的半导体层图形；
步骤25、在完成步骤24的基板上连续沉积掺杂半导体层和源金属层，通过构图工艺对掺杂半导体层和源金属层进行构图，在栅电极上方形成源电极图形，且掺杂半导体层与填充在过孔内的半导体层的上端连接。
本实施例TFT-LCD阵列基板的制造方法中，像素电极作为第一电极，源电极作为第二电极。步骤21中，首先在基板(如玻璃基板或石英基板)上沉积一层厚度为
的透明导电层，透明导电层可以采用氧化铟锡(ITO)或氧化铟锌(IZO)等材料，厚度优选为
通过构图工艺对透明导电层进行构图，在像素区域形成像素电极图形，作为本实施例第一电极的像素电极兼做TFT中的漏电极。
步骤22中，在完成上述图形的基板上连续沉积一层厚度为
的第一绝缘层和一层厚度为的栅金属层。第一绝缘层可以使用SiNx等材料，厚度优选为
作为栅电极和像素电极之间的绝缘层。在实际使用中，第一绝缘层可以通过快慢不同的两次沉积过程完成沉积，以得到致密性好和附着性好的绝缘效果。栅金属层可以使用一种材料，也可以使用几种材料的组合，厚度优选为
通过构图工艺对栅金属层进行构图，形成栅线和栅电极图形，并在栅电极上形成TFT沟道区域的数个过孔，数个过孔位于栅电极的位置，每个过孔的横截面为圆形、椭圆形、多边形或本领域技术人员惯常采用的形状，当过孔为圆形时，过孔的直径优选为6μm～8μm，可以保证其作为TFT沟道区域的特征尺寸要求以及后续工序的加工要求。
步骤23中，在完成上述图形的基板上沉积一层厚度为
的第二绝缘层，第二绝缘层可以使用SiNx等材料，也可以采用钝化层PVX等材料，厚度优选为
之后通过构图工艺仅对过孔内的第二绝缘层和其下方的第一绝缘层进行构图，暴露出过孔下方的像素电极，并使第二绝缘层覆盖过孔内的侧壁和过孔外的周围区域，形成用于填充半导体层的空穴结构。
步骤24中，在完成上述图形的基板上沉积一层半导体层，并使半导体层完全填充过孔，半导体层可以使用非晶硅(a-Si)等材料。通过构图工艺对半导体层进行构图，完全刻蚀掉过孔周围区域的半导体层，形成填充在过孔内的半导体层图形，半导体层的下端与像素电极连接。
步骤25中，在完成上述图形的基板上连续沉积一层厚度为
的掺杂半导体层和一层厚度为
的源金属层，掺杂半导体层(欧姆接触层)可以使用掺杂非晶硅(N+a-Si)等材料，厚度优选为
源金属层可以使用一种材料，也可以使用几种材料的组合，厚度优选为通过构图工艺对源金属层和掺杂半导体层进行构图，形成掺杂半导体层、源电极和数据线图形，掺杂半导体层与填充在过孔内的半导体层的上端连接，源电极作为本实施例的第二电极。
本实施例TFT-LCD阵列基板的制造方法所制备TFT-LCD阵列基板的工作过程与前述本发明TFT-LCD阵列基板第二实施例相同，掺杂半导体层的结构设置形式与第一实施例相同，不再赘述。
本发明TFT-LCD阵列基板的制造方法第一、第二实施例提供了一种制备具有“竖直型”TFT结构的TFT-LCD阵列基板的制造方法，改变了现有技术中普遍采用的“平面型”TFT结构，所制备的TFT-LCD阵列基板具有结构简捷、参数特性好以及制造工艺简单等特点。通过在栅电极上形成过孔且半导体层填充在过孔内，半导体层的四面被不透光的栅电极和源电极包围，减少了光强变化对TFT的电性影响，作为TFT沟道区域的过孔结构使过孔的周长形成TFT沟道区域的有效宽度W，栅电极、第一绝缘层和第二绝缘层的厚度形成TFT沟道区域的有效长度L，与现有技术“平面型”TFT结构的阵列基板相比，过孔结构所形成的宽长比W/L参数可以提升数倍，并且随着过孔数量的增多，使本发明相当于形成了多个薄膜晶体管的并联结构，不仅实现了增大开启电流Ion的效果，对于其它电性参数亦有一定的改善，并且其空间结构缩小了平面尺寸，增大了空间利用率，进而增大了开口率。
图23为本发明TFT-LCD阵列基板的制造方法第三实施例的流程图，具体包括：
步骤31、在基板上连续沉积源金属层和掺杂半导体层，通过构图工艺对源金属层和掺杂半导体层进行构图，在基板上形成源电极图形；
步骤32、在完成步骤31的基板上连续沉积第一绝缘层和栅金属层，通过构图工艺对栅金属层进行构图，在基板上形成栅线和栅电极图形；
步骤33、在完成步骤32的基板上沉积第二绝缘层，通过构图工艺在所述栅电极的至少一侧形成过槽，刻蚀掉过槽内的第二绝缘层和第一绝缘层，暴露出过槽下方的掺杂半导体层；
步骤34、在完成步骤33的基板上沉积半导体层，通过构图工艺对半导体层进行构图，在栅电极上形成半导体层，且半导体层填充在过槽内，其下端与掺杂半导体层连接；
步骤35、在完成步骤34的基板上沉积透明导电层，通过构图工艺对透明导电层进行构图，在像素区域形成像素电极图形，像素电极与半导体层连接。
本实施例TFT-LCD阵列基板的制造方法中，源电极作为第一电极，像素电极作为第二电极，形成源电极图形、形成第一绝缘层、各层的工艺参数和制备条件等与前述步骤11～步骤15基本相同，不再赘述。不同之处在于，本实施例在完成源电极图形的基板上沉积一层第一绝缘层和栅金属层，通过构图工艺对栅金属层进行构图，形成栅线和栅电极图形。在完成上述图形的基板上沉积一层第二绝缘层，通过构图工艺在栅电极的侧面形成过槽，过槽内的第二绝缘层和第一绝缘层被刻蚀掉，暴露出掺杂半导体层，过槽的侧壁为竖直状或斜坡状，形成用于填充半导体层的空穴结构。在完成上述图形的基板上沉积一层半导体层，通过构图工艺在栅电极上形成半导体层图形，且使半导体层填充在过槽内，填充在过槽内半导体层的下端与掺杂半导体层连接(没有掺杂半导体层时半导体层的下端与源电极连接)。在完成上述图形的基板上沉积一层透明导电层，通过构图工艺对透明导电层进行构图，在像素区域形成像素电极图形，兼做TFT中漏电极的像素电极与半导体层连接。
图24为本发明TFT-LCD阵列基板的制造方法第四实施例的流程图，具体包括：
步骤41、在基板上沉积透明导电层，通过构图工艺对透明导电层进行构图，在像素区域形成像素电极图形；
步骤42、在完成步骤41的基板上连续沉积第一绝缘层和栅金属层，通过构图工艺对栅金属层进行构图，在基板上形成栅线和栅电极图形；
步骤43、在完成步骤42的基板上沉积第二绝缘层，通过构图工艺在所述栅电极的至少一侧形成过槽，刻蚀掉过槽内的第二绝缘层和第一绝缘层，暴露出过槽下方的像素电极；
步骤44、在完成步骤43的基板上沉积半导体层，通过构图工艺对半导体层进行构图，在栅电极上形成半导体层，且半导体层填充在过槽内，其下端与像素电极连接；
步骤45、在完成步骤44的基板上连续沉积掺杂半导体层和源金属层，通过构图工艺对掺杂半导体层和源金属层进行构图，在栅电极上方形成源电极图形，源电极通过掺杂半导体层与半导体层连接。
本实施例TFT-LCD阵列基板的制造方法中，像素电极作为第一电极，源电极作为第二电极，形成像素电极图形、形成第一绝缘层、各层的工艺参数和制备条件等与前述步骤21～步骤25基本相同，不再赘述。不同之处在于，本实施例在完成像素电极图形的基板上沉积一层第一绝缘层和栅金属层，通过构图工艺对栅金属层进行构图，形成栅线和栅电极图形。之后在完成上述图形的基板上沉积一层第二绝缘层，通过构图工艺在栅电极的侧面形成过槽，过槽内的第二绝缘层和第一绝缘层被刻蚀掉，暴露出像素电极，过槽的侧壁为竖直状或斜坡状，形成用于填充半导体层的空穴结构。在完成上述图形的基板上沉积一层半导体层，通过构图工艺在栅电极上形成半导体层图形，且使半导体层填充在过槽内，填充在过槽内半导体层的下端与兼做TFT中漏电极的像素电极连接。在完成上述图形的基板上沉积一层掺杂半导体层和源金属层，通过构图工艺对掺杂半导体层和源金属层进行构图，形成源电极和数据线图形(当没有掺杂半导体层时，源金属层直接形成在半导体层上)。
上述第三、第四实施例中，过槽中靠近栅电极一侧的周长形成TFT沟道区域的有效宽度W，第一绝缘层和第二绝缘层的厚度形成TFT沟道区域的有效长度L，它们共同确定了影响开启电流Ion参数特征的宽长比W/L参数。实际使用中，过槽的宽度为6μm～8μm，第一绝缘层的厚度为
第二绝缘层的厚度为
本发明TFT-LCD阵列基板的制造方法第三、第四实施例同样提供了一种具有“竖直型”TFT结构的TFT-LCD阵列基板，具有结构简捷、参数特性好以及制造工艺简单等特点，不仅实现了增大开启电流Ion的效果，对于其它电性参数亦有一定的改善，并且其空间结构缩小了平面尺寸，增大了空间利用率，进而增大了开口率。
最后应说明的是：以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。
Claims (24)
1.一种TFT-LCD阵列基板，包括栅线、数据线、像素电极和薄膜晶体管，其特征在于，所述薄膜晶体管包括与栅线连接的栅电极和与数据线连接的源电极，所述栅电极上形成有至少一个过孔或所述栅电极的至少一侧形成有过槽，所述过孔或过槽内填充有分别与所述像素电极和源电极连接的半导体层。
2.根据权利要求1所述的TFT-LCD阵列基板，其特征在于，所述源电极形成在基板上，源电极上形成有第一绝缘层，形成有至少一个过孔的栅电极形成在第一绝缘层上并位于源电极的上方，栅电极上形成有第二绝缘层，像素电极形成在第二绝缘层上，填充在过孔内的半导体层的下端与源电极连接，上端与像素电极连接。
3.根据权利要求1所述的TFT-LCD阵列基板，其特征在于，所述源电极形成在基板上，源电极上形成有第一绝缘层，至少一侧形成有过槽的栅电极形成在第一绝缘层上并位于源电极的上方，栅电极上形成有第二绝缘层，半导体层形成在第二绝缘层上并填充在所述过槽中，下端与源电极连接，上端与形成在半导体层上的像素电极连接。
4.根据权利要求2或3所述的TFT-LCD阵列基板，其特征在于，所述源电极与第一绝缘层之间还形成有掺杂半导体层，填充在过孔或过槽内的半导体层的下端与掺杂半导体层连接。
5.根据权利要求2或3所述的TFT-LCD阵列基板，其特征在于，所述像素电极与半导体层之间还形成有掺杂半导体层。
6.根据权利要求1所述的TFT-LCD阵列基板，其特征在于，所述像素电极形成在基板上，像素电极上形成有第一绝缘层，形成有至少一个过孔的栅电极形成在第一绝缘层上，栅电极上形成有第二绝缘层，源电极形成在第二绝缘层上并位于栅电极的上方，填充在过孔内的半导体层的下端与像素电极连接，上端与源电极连接。
7.根据权利要求1所述的TFT-LCD阵列基板，其特征在于，所述像素电极形成在基板上，像素电极上形成有第一绝缘层，至少一侧形成有过槽的栅电极形成在第一绝缘层上，栅电极上形成有第二绝缘层，半导体层形成在第二绝缘层上并填充在所述过槽中，下端与像素电极连接，上端与形成在半导体层上的源电极连接。
8.根据权利要求6或7所述的TFT-LCD阵列基板，其特征在于，所述源电极与半导体层之间还形成有掺杂半导体层。
9.根据权利要求6或7所述的TFT-LCD阵列基板，其特征在于，所述像素电极与第一绝缘层之间还形成有掺杂半导体层，填充在过孔或过槽内的半导体层的下端与掺杂半导体层连接。
10.根据权利要求2、3、6或7所述的TFT-LCD阵列基板，其特征在于，所述第一绝缘层的厚度为
所述栅电极的厚度为 
所述第二绝缘层的厚度为
11.根据权利要求1、2或6所述的TFT-LCD阵列基板，其特征在于，所述过孔的横截面为圆形、椭圆形或多边形，当过孔为圆形时，过孔的直径为6μm～8μm。
12.根据权利要求1、3或7所述的TFT-LCD阵列基板，其特征在于，所述过槽的宽度为6μm～8μm。
13.一种TFT-LCD阵列基板的制造方法，其特征在于，包括：
步骤1、在基板上形成包括第一电极的图形；
步骤2、在完成步骤1的基板上沉积第一绝缘层、栅金属层和第二绝缘层，通过构图工艺形成包括栅电极的图形，所述栅电极上形成有至少一个过孔或所述栅电极的至少一侧形成有过槽，所述过孔或过槽内暴露出所述第一电极；
步骤3、在完成步骤2的基板上沉积半导体层，通过构图工艺形成填充在所述过孔或过槽内且下端与所述第一电极连接的半导体层图形；
步骤4、在完成步骤3的基板上形成第二电极，且第二电极与所述半导体层连接。
14.根据权利要求13所述的TFT-LCD阵列基板的制造方法，其特征在于，所述步骤2具体包括：在完成步骤1的基板上连续沉积第一绝缘层和栅金属层，通过构图工艺对栅金属层进行构图，在基板上形成栅电极图形，并在栅电极位置形成至少一个过孔；沉积第二绝缘层，通过构图工艺对过孔内的第二绝缘层和第一绝缘层进行构图，暴露出过孔下方的第一电极。
15.根据权利要求14所述的TFT-LCD阵列基板的制造方法，其特征在于，所述步骤3具体包括：在完成步骤2的基板上沉积半导体层，通过构图工艺对半导体层进行构图，完全刻蚀掉过孔周围区域的半导体层，形成填充在过孔内且下端与第一电极连接的半导体层图形。
16.根据权利要求15所述的TFT-LCD阵列基板的制造方法，其特征在于，所述步骤4具体包括：在完成步骤3的基板上形成第二电极，且第二电极与填充在过孔内的半导体层的上端连接。
17.根据权利要求13所述的TFT-LCD阵列基板的制造方法，其特征在于，所述步骤2具体包括：在完成步骤1的基板上连续沉积第一绝缘层和栅金属层，通过构图工艺对栅金属层进行构图，在基板上形成栅电极图形；沉积第二绝缘层，通过构图工艺在所述栅电极的至少一侧形成过槽，刻蚀掉过槽内的第二绝缘层和第一绝缘层，暴露出过槽下方的第一电极。
18.根据权利要求17所述的TFT-LCD阵列基板的制造方法，其特征在于，所述步骤3具体包括：在完成步骤2的基板上沉积半导体层，通过构图工艺对半导体层进行构图，在栅电极上形成半导体层，且半导体层填充在过槽内，其下端与第一电极连接。
19.根据权利要求18所述的TFT-LCD阵列基板的制造方法，其特征在于，所述步骤4具体包括：在完成步骤3的基板上形成第二电极，第二电极与半导体层连接。
20.根据权利要求13～19中任一权利要求所述的TFT-LCD阵列基板的制造方法，其特征在于，所述第一电极为源电极，所述第二电极为像素电极。
21.根据权利要求13～19中任一权利要求所述的TFT-LCD阵列基板的制造方法，其特征在于，所述第一电极为像素电极，所述第二电极为源电极。
22.根据权利要求13～19中任一权利要求所述的TFT-LCD阵列基板的制造方法，其特征在于，所述第一绝缘层的厚度为
所述栅电极的厚度为
所述第二绝缘层的厚度为
23.根据权利要求13～16中任一权利要求所述的TFT-LCD阵列基板的制造方法，其特征在于，所述过孔的横截面为圆形、椭圆形或多边形，当过孔为圆形时，过孔的直径为6μm～8μm。
24.根据权利要求13、17、18或19所述的TFT-LCD阵列基板的制造方法，其特征在于，所述过槽的宽度为6μm～8μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200810116186 CN101620350B (zh) | 2008-07-04 | 2008-07-04 | Tft-lcd阵列基板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200810116186 CN101620350B (zh) | 2008-07-04 | 2008-07-04 | Tft-lcd阵列基板及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101620350A true CN101620350A (zh) | 2010-01-06 |
| CN101620350B CN101620350B (zh) | 2012-05-30 |
Family
ID=41513650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200810116186 Expired - Fee Related CN101620350B (zh) | 2008-07-04 | 2008-07-04 | Tft-lcd阵列基板及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101620350B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103616785A (zh) * | 2013-11-08 | 2014-03-05 | 友达光电股份有限公司 | 像素阵列 |
| CN104635388A (zh) * | 2013-11-08 | 2015-05-20 | 群创光电股份有限公司 | 显示面板及包含该显示面板的显示装置 |
| CN104749848A (zh) * | 2015-04-21 | 2015-07-01 | 京东方科技集团股份有限公司 | 一种阵列基板、显示装置及制作方法 |
| CN107861303A (zh) * | 2017-11-29 | 2018-03-30 | 武汉天马微电子有限公司 | 一种阵列基板、显示面板及显示装置 |
| CN110231888A (zh) * | 2019-06-24 | 2019-09-13 | 信利（惠州）智能显示有限公司 | 触控显示模组及触控显示屏 |
| CN112051690A (zh) * | 2019-06-07 | 2020-12-08 | 夏普株式会社 | 有源矩阵基板及带触摸传感器的液晶显示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6222201B1 (en) * | 1999-07-22 | 2001-04-24 | Worldwide Semiconductor Manufacturing Corp. | Method of forming a novel self-aligned offset thin film transistor and the structure of the same |
| US6798017B2 (en) * | 2001-08-31 | 2004-09-28 | International Business Machines Corporation | Vertical dual gate field effect transistor |
-
2008
- 2008-07-04 CN CN 200810116186 patent/CN101620350B/zh not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103616785A (zh) * | 2013-11-08 | 2014-03-05 | 友达光电股份有限公司 | 像素阵列 |
| CN104635388A (zh) * | 2013-11-08 | 2015-05-20 | 群创光电股份有限公司 | 显示面板及包含该显示面板的显示装置 |
| CN103616785B (zh) * | 2013-11-08 | 2016-04-20 | 友达光电股份有限公司 | 像素阵列 |
| CN104635388B (zh) * | 2013-11-08 | 2018-04-03 | 群创光电股份有限公司 | 显示面板及包含该显示面板的显示装置 |
| CN104749848A (zh) * | 2015-04-21 | 2015-07-01 | 京东方科技集团股份有限公司 | 一种阵列基板、显示装置及制作方法 |
| CN104749848B (zh) * | 2015-04-21 | 2018-11-02 | 京东方科技集团股份有限公司 | 一种阵列基板、显示装置及制作方法 |
| CN107861303A (zh) * | 2017-11-29 | 2018-03-30 | 武汉天马微电子有限公司 | 一种阵列基板、显示面板及显示装置 |
| CN107861303B (zh) * | 2017-11-29 | 2021-07-09 | 武汉天马微电子有限公司 | 一种阵列基板、显示面板及显示装置 |
| CN112051690A (zh) * | 2019-06-07 | 2020-12-08 | 夏普株式会社 | 有源矩阵基板及带触摸传感器的液晶显示装置 |
| CN112051690B (zh) * | 2019-06-07 | 2023-12-22 | 夏普株式会社 | 有源矩阵基板及带触摸传感器的液晶显示装置 |
| CN110231888A (zh) * | 2019-06-24 | 2019-09-13 | 信利（惠州）智能显示有限公司 | 触控显示模组及触控显示屏 |
| CN110231888B (zh) * | 2019-06-24 | 2022-05-03 | 信利（惠州）智能显示有限公司 | 触控显示模组及触控显示屏 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101620350B (zh) | 2012-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103268878B (zh) | Tft阵列基板、tft阵列基板的制作方法及显示装置 | |
| CN103730475B (zh) | 一种阵列基板及其制造方法、显示装置 | |
| CN101620350B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN104218094B (zh) | 一种薄膜晶体管、显示基板及显示装置 | |
| CN101677058B (zh) | 薄膜构造体的制造方法 | |
| CN102842587B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103946742A (zh) | 半导体装置、显示装置和半导体装置的制造方法 | |
| CN102012589B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN102655155A (zh) | 阵列基板及其制造方法和显示装置 | |
| CN103227147A (zh) | Tft-lcd阵列基板及其制造方法、液晶显示器 | |
| EP3018704A1 (en) | Array substrate, display device, and method for manufacturing array substrate | |
| CN105932032A (zh) | 一种阵列基板及其制备方法 | |
| CN108447874B (zh) | 阵列基板及其制造方法、显示面板、电子装置 | |
| CN105789120A (zh) | Tft基板的制作方法及tft基板 | |
| CN103235458A (zh) | Tft-lcd阵列基板及其制造方法 | |
| US20210408063A1 (en) | Array substrate and method of manufacturing same | |
| WO2017088219A1 (zh) | 用于液晶面板的阵列基板及其制作方法 | |
| CN104157608B (zh) | Tft基板的制作方法及其结构 | |
| CN106129063A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN109300841B (zh) | 阵列基板的制造方法 | |
| CN105870132A (zh) | Tft阵列基板及其制作方法 | |
| CN104576526A (zh) | 一种阵列基板及其制备方法和显示装置 | |
| CN103700668B (zh) | 一种阵列基板及其制备方法和显示装置 | |
| CN105097557A (zh) | 一种tft基板、tft开关管及其制造方法 | |
| US10290743B2 (en) | Metal oxide thin-film transistor and manufacturing method for the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY Effective date: 20150624 Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD. Effective date: 20150624 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20150624 Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No. Patentee after: BOE Technology Group Co., Ltd. Patentee after: Beijing BOE Photoelectricity Science & Technology Co., Ltd. Address before: 100176 Beijing economic and Technological Development Zone, West Central Road, No. 8 Patentee before: Beijing BOE Photoelectricity Science & Technology Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120530 Termination date: 20210704 |