CN101617414A - 具有对所发射的辐射能透射的导电接触层的发射辐射的半导体本体 - Google Patents

具有对所发射的辐射能透射的导电接触层的发射辐射的半导体本体 Download PDF

Info

Publication number
CN101617414A
CN101617414A CN200880005826A CN200880005826A CN101617414A CN 101617414 A CN101617414 A CN 101617414A CN 200880005826 A CN200880005826 A CN 200880005826A CN 200880005826 A CN200880005826 A CN 200880005826A CN 101617414 A CN101617414 A CN 101617414A
Authority
CN
China
Prior art keywords
contact
chip
radiation
contact zone
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880005826A
Other languages
English (en)
Other versions
CN101617414B (zh
Inventor
R·沃思
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN101617414A publication Critical patent/CN101617414A/zh
Application granted granted Critical
Publication of CN101617414B publication Critical patent/CN101617414B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

根据本发明的一种芯片(100)，包括至少一个半导体本体(4)，其具有发射辐射的区域；和至少一个第一接触区(5)，其被设置用于电接触半导体本体(4)并且在横向上同发射辐射的区域相间隔；此外还包括对所发射的辐射能透射的导电的第一接触层(1)，其将半导体本体(4)的位于芯片(100)的辐射出射侧上的表面与第一接触区(1)相连接，其中该表面没有吸收辐射的接触结构。

Description

具有对所发射的辐射能透射的导电接触层的发射辐射的半导体本体
技术领域
本发明涉及一种被设置为用于发射辐射的芯片。尤其是该芯片在辐射出射侧的表面上具有无线接触。
背景技术
本专利申请要求德国专利申请Nr.102007008524.0的优先权，其公开内容通过引用结合于此。
所述类型(比如发光二极管(LED))的光电子器件通常具有两个相对的接触面，其中所述接触面之一常常被安装在能够导电的载体上、例如安装在芯片壳体的配备有金属化层的区域上。
另一接触面的电接触通常利用接合线(Bonddraht)来制造。为了制造在接合线与要接触的芯片表面之间的导电连接，芯片表面的区域配备有金属层、即所谓的接合焊盘(Bondpad)。但是该金属层所具有的缺点是，该金属层在光学上是不透明的，并且由此在该芯片中生成的光的一部分被吸收。但是，将该接合焊盘的面积减小从技术上来说只有有限的可能性，并且增加制造成本。
为了减小光电子器件的被设置用于辐射输出耦合的表面的一部分被遮蔽这一问题，由JP 09283801 A公知：使布置在半导体芯片的表面上的电极与能够导电的由铟锡氧化物(ITO)制成的透明层无线接触。在此，通过由SiO2制成的绝缘层使该半导体芯片的侧面同导电的透明层电绝缘。
发明内容
本发明所基于的任务是：说明一种芯片，在该芯片的情况下进一步减小半导体本体的被布置在芯片的辐射出射侧上的表面被遮蔽这一问题。
该任务通过根据权利要求1所述的芯片来解决。本发明的有利的扩展方案和改进方案是从属权利要求的主题。
根据本发明的芯片包括：至少一个半导体本体，其具有发射辐射的区域；以及此外至少一个第一接触区，其被设置为用于电接触所述半导体本体并且在横向上同发射辐射的区域间隔开；以及此外还包括对所发射的辐射能透射的导电的第一接触层，其将该半导体本体的位于芯片的辐射出射侧上的表面与第一接触区相连接，其中该表面是无吸收辐射的接触结构的。
优选地，该辐射出射侧上的第一接触层是无吸收辐射的接触结构的。
当前，接触结构尤其可被理解为例如接触桥(Kontaktsteg)或者接合焊盘形式的金属接触区。因此，第一接触层不是接触结构。由于在该芯片的辐射出射侧上缺乏吸收辐射的接触结构，因此有利地提高通过该芯片可能的辐射发射。此外，可以在该辐射出射侧的表面上有利地放弃受到遮蔽的接合线，该接合线典型地使布置在辐射出射侧的表面上的接合焊盘与连接区相连接。这可以通过如下实现：第一接触层既取代接合焊盘，又取代接合线。当然，在本发明中并不排除借助于线连接来电连接该芯片。例如可以借助于接合线将第一接触区与电压源电连接。
发射辐射的区域包括产生辐射的pn结。在最简单的情况下，该pn结可以借助于彼此毗邻的p型(p-leitend)和n型半导体层来形成。优选地，在p型活性层(aktive Schicht)与n型活性层之间构造譬如掺杂的或者未掺杂的量子层(Quantenschicht)形式的产生辐射的层。该量子层可以作为单量子阱结构(SQW，Single Quantum Well)或者多量子阱结构(MQW，Multiple Quantum Well)或者也可以作为量子线或量子点结构被形成。
在该芯片的优选扩展方案中，第一接触区在空间上同发射辐射的区域分开。尤其是发射辐射的区域和其余的半导体层均不延伸到第一接触区。如果情况如此，则优选地在至第一接触区的过渡处断开所述半导体层(例如通过分离缝)，以便防止直接在可以吸收辐射的第一接触区之下产生辐射。
因为第一接触区未被布置在芯片的主光路上，所以可以在不对光学特性特别地加以考虑的情况下并因此主要在相对较好的导电性或电流分布方面来构造第一接触区。有利地，在根据本发明的芯片中可以在同时改善的电接触的情况下实现改善的辐射发射。
根据优选的实施形式，该表面绝大部分被第一接触层覆盖。这意味着，该表面完全或者几乎完全被第一接触层覆盖，其中在几乎完全覆盖的情况下尤其可以设置绝缘层，该绝缘层例如在该表面上被布置在边缘侧并在必要时布置在周边侧。
根据特别优选的实施形式，第一接触层形成在主辐射方向上向外限制该芯片的层。第一接触层优选地包含TCO(TransparentConductive Oxide(透明导电氧化物)。该TCO例如可以被溅射到或者蒸发到该半导体本体上。TCO是透明、导电的材料，通常是金属氧化物，例如氧化锌、氧化锡、氧化镉、氧化钛、氧化铟或者铟锡氧化物(I TO)。除了二元金属氧化物之外(例如ZnO、SnO2或者In2O3)，三元金属氧化物(例如Zn2SnO4、CdSnO3、ZnSnO3、MgIn2O4、GaInO3、Zn2In2O5或者In4Sn3O12或者不同透明导电氧化物的混合)也属于TCO的族。此外，TCO并不必强制地对应于化学计量组成，也可以是p掺杂或者n掺杂的。在此，尤其是在既为具有第一导电性的第一接触层又为具有第二导电性的第二接触层使用TCO时，情况如此。例如，第一接触层的TCO可以是p掺杂的，而第二接触层的TCO可以是n掺杂的。
根据优选的扩展方案，第一接触区是接合焊盘或者接触指(Kontaktfinger)。特别优选地，第一接触区包含金属、譬如Au。第一接触区有利地具有比较高的反射比(Reflexionsgrad)，该反射比尤其可以为90％。在传统芯片的情况下接近于接合焊盘开始的光束以大约50％的概率被吸收，与传统芯片相比，由第一接触区导致的辐射损耗比较小。比较高的反射比在总体上可以通过第一接触区与半导体本体相间隔、通过适当地选择第一接触区的材料和形状(例如棱柱形)来获得。
根据特别优选的改进方案，第一接触区和半导体本体布置在共同的载体上。借助于该载体，有利地提高芯片的稳定性，这例如使对该芯片的处理变得容易。
在有利的变型方案中，该芯片具有第二接触层，该第二接触层将半导体本体与第二接触区相连接以便电接触半导体本体。第二接触层同样能够无线地接触半导体本体。可以借助于导电的粘合剂使半导体本体与第二接触区既以机械又以电的方式连接。
有利地，将第二接触区施加在载体上。特别有利地，在将至少一个半导体本体安装在载体上之前在该载体上构造第二接触区。适宜地，第二接触区被构造为金属的。第二接触区尤其可以包含Au、Al、Ag、AuZn。这种材料此外适用于将第二接触区构造为反射层。
根据优选的实施形式，第二接触区是适于将射到上面(auftreffend)的辐射在主辐射方向上发射的反射层。因此可以有利地提高由芯片发射的辐射。
根据另一优选的实施形式，第一接触区从载体出发在垂直方向上布置在第二接触区之后。
当前，主辐射方向和垂直方向两者都表示与生长方向平行的方向，其中半导体本体的半导体层在该生长方向上生长。
优选地，第二接触层布置在半导体本体与第二接触区之间，并与第二接触区一起形成镜。第二接触层尤其对于所发射的辐射是能透射的。于是，由第二接触层传递的辐射可以在反射层处被反射。例如，第二接触层可以包含TCO。在为第一和第二接触层使用相同材料的情况下，可以将该半导体本体完全嵌入到该材料、尤其是TCO中。
为了防止短路，可以在第一接触区与第二接触区之间布置绝缘层。附加地，优选如此布置该绝缘层，使得防止在半导体本体的p型区域与n型区域之间的短路。在这种情况下，可以将绝缘层的一部分施加在半导体本体的侧面上。对绝缘层适用的材料例如为氮化硅或者氧化硅。
在第一变型方案中，该芯片至少具有第一半导体本体和第二半导体本体，其在横向上相间隔，并且在所述第一和第二半导体本体之间布置第一接触区。这种布置尤其是在优选地具有大于大约400μm的边长的较大芯片的情况下是有利的，因为在此情况下借助于以接触栅格形式布置的第一接触区可以实现足够的电流分布。
在第二变型方案中，该芯片具有带有中央缺口的半导体本体，在该中央缺口中布置第一接触区。这种构造尤其适用于较小的、优选地具有最高达大约400μm的边长的芯片。
根据优选的实施形式，芯片是薄膜发光二极管芯片。薄膜发光二极管芯片的特征尤其在于下列特征中的至少一个：
-在产生辐射的外延层序列的朝向载体元件的第一主面处施加或者构造反射层，该反射层将在外延层序列中产生的电磁辐射的至少一部分反射回该外延层序列；
-外延层序列具有在20μm或者更小的范围中的、尤其是在1μm至2μm的范围中的厚度；以及
-外延层序列包含至少一个半导体层，该半导体层具有至少一个有混合结构(Durchmischungsstruktur)的面，该混合结构在理想情况下导致光近似各态历经地分布在外延式的外延层序列中，也就是说，该混合结构具有尽可能各态历经随机的散射特性。
薄膜发光二极管芯片的基本原理例如在I.Schnitzer等人的Appl.Phys.Lett.63(16)(1993年10月18日，2174-2176)中被说明，其公开内容就该方面来说通过引用结合于此。
薄膜发光二级管芯片良好近似地是朗伯(Lambert)表面辐射器，并因此特别好地适于应用在聚光灯中。
半导体本体可以具有基于磷化物化合物半导体的层。“基于磷化物化合物半导体”在此意味着：这样表示的器件或者器件的一部分优选地包括AlnGamIn1-n-mP，其中0≤n≤1，0≤m≤1且n+m≤1。在此，该材料并不必强制地具有根据上述公式的数学上精确的组成。更确切地说，该材料可以具有一种或多种掺杂物质或附加成分，所述掺杂物质或附加成分基本上不改变该材料的物理特性。但是为了简单起见，上述公式仅仅包含晶格的主要成分(Al，Ga，In，P)，即使这些成分可以部分地通过少量的其它物质代替。
可替换地，该半导体本体可以具有基于氮化物化合物半导体的层。“基于氮化物化合物半导体”在此意味着：活性外延层序列或者其至少一层包括氮化物-III/V化合物半导体材料、优选地AlnGamIn1-n-mN，其中0≤n≤1，0≤m≤1且n+m≤1。在此，该材料并不必强制地具有根据上述公式的数学上精确的组成。更确切地说，该材料可以具有一种或多种掺杂物质或附加成分，所述掺杂物质或附加成分基本上不改变AlnGamIn1-n-mN材料的所表征的物理特性。但是为了简单起见，上述公式仅仅包含晶格的主要成分(Al，Ga，In，N)，即使这些成分可以部分地通过少量的其它物质代替。
薄膜发光二极管芯片的外延层序列尤其是在使用基于氮化物化合物半导体的材料的情况下可以具有小于1μm的厚度。
有利地，在此所述的芯片的情况下，在半导体本体中不需要电流扩张层(Stromaufweitungschicht)，因为借助于第一接触层可实现足够的电流扩张。因此，可以构造具有最高为2μm厚度的外延层序列。
对该芯片的辐射强度的进一步改善可以通过如下来实现：半导体本体的布置在辐射出射侧的表面具有耦合输出元件。例如，可以使该表面粗糙，具有微棱镜或者光子晶体。
附图说明
下面根据五个实施例结合图1至图5对本发明作进一步的阐述。其中：
图1示出了根据本发明的芯片的第一实施例的横截面示意图，
图2示出了根据本发明的芯片的第二实施例的横截面示意图，
图3示出了根据本发明的芯片的第三实施例的横截面示意图，
图4示出了根据本发明的芯片的第四实施例的横截面示意图，
图5示出了根据本发明的芯片的第五实施例的横截面示意图。
在所述图中，相同的或者作用相同的元件配备有相同的附图标记。
具体实施方式
图1中的示意图示出了通过芯片100的横截面，其中截面平行于芯片100的侧面。芯片100包括单独的半导体本体4，所述半导体本体4有规律地布置在载体6上。优选地，半导体本体4形成矩阵样式，该矩阵样式在该情况下由三行和三列形成。尤其是在具有优选地大于大约400μm的边长的较大芯片的情况下划分成多个半导体本体。因为在该扩展方案中，可以借助于多个第一接触区5来实现在芯片100中有利的均匀的电流分布。
每个半导体本体4都被布置在两个第一接触区5之间。第一接触区5尤其是接触指，所述接触指沿着布置有半导体本体4的列和行线状地(linienartig)延伸。因此第一接触区5形成接触栅格，该接触栅格负责在芯片100中有利的电流分布。第一接触区5有利地被构造为金属的，其中具有有利的导电能力和有利的反射比的金属、例如Au是适用的。除了电供应，第一接触区5还适用于反射射到上面的辐射。射到上面的辐射尤其是被偏转到主辐射方向(在图1中由箭头表示)上。这可以通过第一接触区5的倾斜走向的侧面来实现。如图1所示，第一接触区5的横截面形状可以为梯形。
半导体本体4和第一接触区5被嵌入到第一接触层1中。第一接触层1为导电的，并且对于由半导体本体4的活性区所发射的辐射是能透射的。对第一接触层1适用的材料例如为TCO。因为第一接触层1完全覆盖了半导体本体4的位于芯片100的辐射出射侧10上的表面9，并且此外没有吸收辐射的接触结构位于表面9上，因此可以在不遮蔽表面9的情况下电连接半导体本体4。虽然半导体本体4的侧面被第一接触层1覆盖，但是不必担心短路，因为该侧面接触对于半导体本体4的运行而言是足够有限的。
第一接触区5布置在绝缘层8上，该绝缘层8使第一接触区5同第二接触区3电绝缘。此外，借助于绝缘层8使第一接触层1同第二接触层2电绝缘。绝缘层8例如包含氮化硅或者氧化硅，并且在本实施例中被结构化，使得半导体本体4与第二绝缘区3之间的区域基本上没有绝缘层8。在该区域中布置第二接触层2，借助于该第二接触层2将半导体本体4与第二接触区3以电和机械的方式连接。优选地，第二接触层2对于由半导体本体4产生的辐射是能透射的，并且特别优选地包含TCO。利用该特性，接触层2与第二接触区3一起尤其是形成镜(Spiegel)，从而以大的概率将射到上面的辐射反射到主辐射方向。
第二接触区3完全覆盖载体6的朝向半导体本体4的表面。优选地，第二接触区3包含金属或者金属化合物、例如Au、Al、Ag或者AuZn。
在所示情况下，借助于背面接触7能够电连接芯片100。在此，载体6包含导电的材料、譬如金属或者半导体。
半导体本体4是薄膜半导体本体，其中生长衬底完全地或者除少量剩余之外被分离。因此半导体本体4具有发射辐射的区域以及n型和p型覆盖层，其是外延层序列12的一部分或形成外延层序列12。外延层序列12的厚度最高为2μm，其中可以使得该厚度保持得如此小，因为由于第一接触层1，在半导体本体4中不需要电流扩张层。
在图2所示的芯片100中，半导体本体4嵌入到TCO中。共同包围半导体本体4的第一接触层1和第二接触层2通过绝缘层8相互电绝缘。
在该实施例中，半导体本体4的侧面并不被接触层1覆盖，而是被绝缘层8覆盖。因此有利地中断了侧面接触。
半导体本体4布置在不导电的载体6上。载体6例如可以包含具有较高导热能力的用于冷却芯片100的陶瓷材料。于是，在载体侧不借助于背面接触来实现电连接，而是优选地借助于导电的接触指来实现电连接，所述接触指布置在与第二接触区3相同的层面上并与该第二接触区3电连接。
在第一接触区5和与第二接触区3连接的接触指上可以分别接合接合线，其中所述接合线连接到电源的不同极。
在图1和图2的实施例中第二接触区3是被施加到载体6的表面上的厚度均匀的层，而图3所示的芯片100的第二接触区3具有凹陷和突起。所述突起的侧面为倾斜的，其中所述突起的侧面同时形成所述凹陷的侧面。所述突起尤其是以微棱镜的形式来构造，所述微棱镜有利地改善辐射耦合输出。在所述凹陷中放入半导体本体4，其中通过绝缘层8防止半导体本体4与第二接触区3之间的直接接触。绝缘层8覆盖所述突起而不覆盖所述凹陷的底部。在半导体4与第二接触区3之间由此产生的空腔被第二接触层2填充。
在垂直方向上，第一接触区5布置在所述突起之后。第一接触区5嵌入在第一接触层1中，其中第一接触层1是向外限制芯片100的层。
在图4所示的实施形式中，不仅第二接触区3而且第二接触层2都是非结构化的层。因此，与在图1至图3中所示的实施例相反，由第二接触区3和第二接触层2形成的镜同样是非结构化的。在该扩展方案中，有利地减少了制造耗费，因为取消了结构化步骤。
半导体本体4布置在厚度均匀的第二接触层2上。绝缘层8覆盖第二接触层2和半导体本体4，并且仅仅在表面9处中断，从而表面9能够几乎完全地被第一接触层1覆盖。在存在于半导体本体4之间的沟中以及同样在边缘处，在第一接触层1上施加第一接触区5。虽然在该实施例中第一接触层1不形成覆盖层，但是芯片100在辐射出射侧10上不具有突出的元件。这可以通过如下来实现：将第一接触区5沉没在所述沟中。
图5示出了芯片100的变型方案，该芯片100在尺寸方面与图1至图4中所示的实施例不同。该设计适用于较小的芯片、尤其是具有小于400μm的边长的芯片。芯片100包括具有缺口(Druchbruch)11的单块式半导体本体4。缺11有利地设置在中央，从而借助于布置在缺口11内的第一接触区5能够给半导体本体4各向同性地供电。同样如前面的实施例那样，在第一接触区5之下没有适用于发射辐射的半导体层，使得第一接触区5未布置在芯片100的主光路上，因此不发生遮蔽。除此之外，由于第一接触区5，不必担心明显的辐射减少，因为借助于接触区5，射到上面的光束要么被偏转到主辐射方向，要么被反射到半导体本体4中，其中光束从那里可以再次被耦合输出。
缺口11被绝缘层8覆盖，其中绝缘层8延伸直至半导体本体4的表面9。但是，表面9绝大部分被第一接触层1覆盖。此外，第一接触层1覆盖绝缘层8并且包围第一接触区5的下部。
本发明并不局限于根据实施例的描述。更确切地说，本发明包括每个新的特征以及这些特征的每种组合，尤其是包含在权利要求书中的特征的每种组合，即使该特征或者该组合本身未在权利要求书或者实施例中予以明确说明。

Claims (22)

1.芯片(100)，具有：至少一个半导体本体(4)，其具有发射辐射的区域；至少一个第一接触区(5)，其被设置用于电接触半导体本体(4)并且在横向上同发射辐射的区域相间隔；以及对所发射的辐射能透射的导电的第一接触层(1)，其将半导体本体(4)的位于芯片(100)的辐射出射侧(10)上的表面(9)与第一接触区(5)相连接，其中表面(9)没有吸收辐射的接触结构。
2.根据权利要求1所述的芯片(100)，其中辐射出射侧上的第一接触层(1)没有吸收辐射的接触结构。
3.根据权利要求1或2所述的芯片(100)，其中第一接触区(5)在空间上同发射辐射的区域分开。
4.根据前述权利要求之一所述的芯片(100)，其中表面(9)绝大部分被第一接触层(5)覆盖。
5.根据前述权利要求之一所述的芯片(100)，其中第一接触层(1)形成在主辐射方向上向外限制芯片(100)的层。
6.根据前述权利要求之一所述的芯片(100)，其中第一接触层(5)包含TCO。
7.根据前述权利要求之一所述的芯片(100)，其中第一接触区(5)是接合焊盘或者接触指。
8.根据前述权利要求之一所述的芯片(100)，其中第一接触区(5)被构造为金属的。
9.根据前述权利要求之一所述的芯片(100)，其中第一接触区(5)和半导体本体(4)布置在共同的载体(6)上。
10.根据前述权利要求之一所述的芯片(100)，其中芯片(100)具有第二接触层(2)，所述第二接触层(2)将半导体本体(4)与第二接触区(3)相连接用于电接触半导体本体(4)。
11.根据权利要求9和10所述的芯片(100)，其中第二接触区(3)施加在载体(6)上。
12.根据权利要求11所述的芯片(100)，其中第一接触区(5)从载体(6)出发在垂直方向上布置在第二接触区(3)之后。
13.根据权利要求10至12之一所述的芯片(100)，其中第二接触区(3)被构造为金属的。
14.根据权利要求13所述的芯片(100)，其中第二接触区(3)是反射层。
15.根据权利要求14所述的芯片(100)，其中第二接触层(2)布置在半导体本体(4)与第二接触区(3)之间，并与第二接触区(3)一起形成镜。
16.根据权利要求10至15之一所述的芯片(100)，其中第二接触层(2)对所发射的辐射是能透射的。
17.根据权利要求10至16之一所述的芯片(100)，其中第二接触层(2)包含TCO。
18.根据权利要求10至17之一所述的芯片(100)，其中在第一接触区(5)与第二接触区(3)之间布置绝缘层(8)。
19.根据前述权利要求之一所述的芯片(100)，其中芯片(100)具有第一和第二半导体本体(4)，所述第一和第二半导体本体(4)在横向上相间隔，并且在所述第一和第二半导体本体(4)之间布置第一接触区(5)。
20.根据权利要求1至18之一所述的芯片(100)，其中芯片(100)具有带有中央缺口(11)的半导体本体(4)，在该中央缺口中布置第一接触区(5)。
21.根据前述权利要求之一所述的芯片(100)，其中芯片(100)是薄膜发光二极管芯片。
22.根据权利要求21所述的芯片(100)，其中薄膜发光二极管芯片的外延层序列(12)具有最高为2μm、优选地为1μm的厚度。
CN200880005826XA 2007-02-21 2008-01-31 具有对所发射的辐射能透射的导电接触层的发射辐射的半导体本体 Active CN101617414B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102007008524.0 2007-02-21
DE102007008524A DE102007008524A1 (de) 2007-02-21 2007-02-21 Strahlung emittierender Chip mit mindestens einem Halbleiterkörper
PCT/DE2008/000172 WO2008101456A1 (de) 2007-02-21 2008-01-31 Strahlung emittierender halbleiterkörper mit einer für die emittierte strahlung durchlässigen, elektrisch leitenden kontaktschicht

Publications (2)

Publication Number Publication Date
CN101617414A true CN101617414A (zh) 2009-12-30
CN101617414B CN101617414B (zh) 2012-07-04

Family

ID=39471756

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880005826XA Active CN101617414B (zh) 2007-02-21 2008-01-31 具有对所发射的辐射能透射的导电接触层的发射辐射的半导体本体

Country Status (8)

Country Link
US (1) US8067783B2 (zh)
EP (1) EP2122697B1 (zh)
JP (1) JP5210327B2 (zh)
KR (1) KR101475963B1 (zh)
CN (1) CN101617414B (zh)
DE (1) DE102007008524A1 (zh)
TW (1) TWI514612B (zh)
WO (1) WO2008101456A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9754926B2 (en) * 2011-01-31 2017-09-05 Cree, Inc. Light emitting diode (LED) arrays including direct die attach and related assemblies
US9640737B2 (en) 2011-01-31 2017-05-02 Cree, Inc. Horizontal light emitting diodes including phosphor particles
US9660153B2 (en) 2007-11-14 2017-05-23 Cree, Inc. Gap engineering for flip-chip mounted horizontal LEDs
DE102008030815A1 (de) * 2008-06-30 2009-12-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementen
US9117944B2 (en) * 2008-09-24 2015-08-25 Koninklijke Philips N.V. Semiconductor light emitting devices grown on composite substrates
US9831220B2 (en) 2011-01-31 2017-11-28 Cree, Inc. Light emitting diode (LED) arrays including direct die attach and related assemblies
US9673363B2 (en) 2011-01-31 2017-06-06 Cree, Inc. Reflective mounting substrates for flip-chip mounted horizontal LEDs
JP6077201B2 (ja) 2011-08-11 2017-02-08 昭和電工株式会社 発光ダイオードおよびその製造方法
JP6038443B2 (ja) * 2011-11-21 2016-12-07 スタンレー電気株式会社 半導体発光装置および半導体発光装置の製造方法
DE102012007727A1 (de) 2012-04-18 2013-10-24 Mühlbauer Ag Festkörper-Leuchtmittelanordnung sowie Vorrichtung und Verfahren zu deren Herstellung
DE102018111324A1 (de) * 2018-05-11 2019-11-14 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
KR102036071B1 (ko) 2018-06-12 2019-10-24 경희대학교 산학협력단 다층 복사 냉각 구조
KR102036069B1 (ko) 2018-06-12 2019-10-24 경희대학교 산학협력단 공극 패턴을 포함하는 복사 냉각 구조 및 그것의 형성 방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63244689A (ja) * 1987-03-30 1988-10-12 Nec Corp 発光ダイオ−ド
JP3647968B2 (ja) 1996-04-10 2005-05-18 日本板硝子株式会社 自己走査型発光装置
US6573537B1 (en) * 1999-12-22 2003-06-03 Lumileds Lighting, U.S., Llc Highly reflective ohmic contacts to III-nitride flip-chip LEDs
DE10017336C2 (de) * 2000-04-07 2002-05-16 Vishay Semiconductor Gmbh verfahren zur Herstellung von strahlungsemittierenden Halbleiter-Wafern
CN1292494C (zh) * 2000-04-26 2006-12-27 奥斯兰姆奥普托半导体有限责任公司 发光半导体元件及其制造方法
DE10026254A1 (de) * 2000-04-26 2001-11-08 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip mit einer auf GaN basierenden strahlungsemittierenden Epitaxieschichtenfolge
US20020017652A1 (en) * 2000-08-08 2002-02-14 Stefan Illek Semiconductor chip for optoelectronics
DE10162914B4 (de) * 2001-12-20 2010-06-24 Osram Opto Semiconductors Gmbh Lichtemittierendes Halbleiterbauelement
TW577178B (en) * 2002-03-04 2004-02-21 United Epitaxy Co Ltd High efficient reflective metal layer of light emitting diode
JP3896027B2 (ja) * 2002-04-17 2007-03-22 シャープ株式会社 窒化物系半導体発光素子およびその製造方法
KR100523803B1 (ko) * 2003-02-13 2005-10-25 박익성 반도체 소자의 패키지 및 그 제조 방법
DE10308866A1 (de) * 2003-02-28 2004-09-09 Osram Opto Semiconductors Gmbh Beleuchtungsmodul und Verfahren zu dessen Herstellung
JP2004304161A (ja) * 2003-03-14 2004-10-28 Sony Corp 発光素子、発光装置、画像表示装置、発光素子の製造方法及び画像表示装置の製造方法
US7061065B2 (en) * 2003-03-31 2006-06-13 National Chung-Hsing University Light emitting diode and method for producing the same
AU2003257713A1 (en) 2003-08-08 2005-02-25 Vichel Inc. Nitride micro light emitting diode with high brightness and method of manufacturing the same
AU2005232074A1 (en) * 2004-03-29 2005-10-20 LumaChip, Inc. Roll-to-roll fabricated light sheet and encapsulated semiconductor circuit devices
US20060002442A1 (en) * 2004-06-30 2006-01-05 Kevin Haberern Light emitting devices having current blocking structures and methods of fabricating light emitting devices having current blocking structures
DE102004036962A1 (de) * 2004-07-30 2006-03-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterchips in Dünnfilmtechnik und Halbleiterchip in Dünnfilmtechnik
EP1774599B1 (de) * 2004-07-30 2015-11-04 OSRAM Opto Semiconductors GmbH Verfahren zur herstellung von halbleiterchips in dünnfilmtechnik und halbleiterchip in dünnfilmtechnik
JP2006237071A (ja) * 2005-02-22 2006-09-07 Toyoda Gosei Co Ltd 発光素子およびこれを用いた表示装置
JP4769610B2 (ja) * 2005-03-29 2011-09-07 富士フイルム株式会社 溶液製膜方法
US20070023765A1 (en) * 2005-07-29 2007-02-01 Thomas Alan C Acicular ITO for LED array

Also Published As

Publication number Publication date
US8067783B2 (en) 2011-11-29
DE102007008524A1 (de) 2008-08-28
US20100038673A1 (en) 2010-02-18
TWI514612B (zh) 2015-12-21
KR101475963B1 (ko) 2014-12-23
JP2010519744A (ja) 2010-06-03
TW200845428A (en) 2008-11-16
CN101617414B (zh) 2012-07-04
WO2008101456A1 (de) 2008-08-28
EP2122697B1 (de) 2018-07-04
EP2122697A1 (de) 2009-11-25
KR20090113338A (ko) 2009-10-29
JP5210327B2 (ja) 2013-06-12

Similar Documents

Publication Publication Date Title
CN101617414B (zh) 具有对所发射的辐射能透射的导电接触层的发射辐射的半导体本体
KR101761385B1 (ko) 발광 소자
CN103078032B (zh) 发光器件
US8003974B2 (en) LED semiconductor element having increased luminance
US9054258B2 (en) Semiconductor light emitting device
CN101897042B (zh) 发射辐射的装置
CN103094300A (zh) 发光器件
CN102832305A (zh) 发光器件
JP5424882B2 (ja) 放射送出装置及び該放射送出装置の製造方法
EP3401965B1 (en) Light emitting diode device
CN102106008B (zh) 光电子半导体芯片
CN101601142A (zh) 半导体芯片和用于制造半导体芯片的方法
KR102252477B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR101662239B1 (ko) 발광 소자, 그 제조 방법 및 발광 소자 패키지
KR101921154B1 (ko) 발광 모듈 및 이를 구비한 라이트유닛
KR20160120050A (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR101888605B1 (ko) 발광 소자
KR101861636B1 (ko) 발광 소자
KR101633813B1 (ko) 발광 소자, 그 제조 방법, 및 발광 소자 패키지
KR102362307B1 (ko) 발광 소자
KR102487870B1 (ko) 렌즈 및 이를 포함하는 광 출사 유닛
KR20150025373A (ko) 발광 소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant