CN101611477A - 用于抛光异质结构的方法 - Google Patents

用于抛光异质结构的方法 Download PDF

Info

Publication number
CN101611477A
CN101611477A CNA2008800051631A CN200880005163A CN101611477A CN 101611477 A CN101611477 A CN 101611477A CN A2008800051631 A CNA2008800051631 A CN A2008800051631A CN 200880005163 A CN200880005163 A CN 200880005163A CN 101611477 A CN101611477 A CN 101611477A
Authority
CN
China
Prior art keywords
polishing
layer
polishing step
silicon
epitaxially deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008800051631A
Other languages
English (en)
Other versions
CN101611477B (zh
Inventor
米里埃尔·马蒂内
科琳娜·塞金
莫尔加纳·洛吉奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN101611477A publication Critical patent/CN101611477A/zh
Application granted granted Critical
Publication of CN101611477B publication Critical patent/CN101611477B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Abstract

一种用于抛光异质结构(12)的抛光方法，所述异质结构包括至少一个位于基底(120)上的松散表面异质外延层(121)，该基底由与所述异质外延层不同的材料制成。该方法包括通过具有第一压缩比的抛光织物(14)和具有第一硅石颗粒浓度的抛光溶液对所述异质外延层(12)的表面进行的第一化学机械抛光步骤。在所述第一化学机械抛光步骤之后进行所述异质外延层(121)的表面的第二化学机械抛光步骤，通过具有比所述第一压缩比高的第二压缩比的抛光织物和具有比所述第一浓度低的第二硅石颗粒浓度进行所述第二步骤。

Description

用于抛光异质结构的方法
技术领域
本发明涉及与缓冲层相关的异质结构的领域，该异质结构能够在另一不同材料上获得特定的应变材料。这样的异质结构的示例为Si(1-x)Ge(x)结构(x根据所需的应变度可从20％到100％变化)，该Si(1-x)Ge(x)结构包括通过外延附生形成在硅基底上的松散Si(1-x)Ge(x)缓冲层。当通过外延附生形成Si(1-x)Ge(x)层时，硅基底与随后的SiGe层之间的晶格失配导致在SiGe缓冲层的表面出现称作“交叉影线”(cross-hatch)的应变晶格。该交叉影线增大了松散的SiGe缓冲层的表面粗糙度。然后将松散的SiGe缓冲层的表面抛光，以除去交叉影线并且减小表面粗糙度。为此，将松散的SiGe缓冲层表面通过化学机械抛光(CMP)(一种公知的抛光技术)而变平，该公知的抛光技术实施到与抛光溶液关联的织物，所述抛光溶液包含能够化学腐蚀所述层的表面的溶剂(例如NH4OH)以及能够机械蚀刻所述表面的研磨颗粒(例如硅石颗粒)。
背景技术
已提出多个通过CMP除去交叉影线因此降低异质SiGe结构的表面粗糙度的方案。
K.Sawano等人的文献(晶体成长期刊(Journal of Crystal Growth)第251卷，第693-696页(2003))“通过CMP平面化SiGe虚拟基底以及将其应用至应变Si调制掺杂结构(Planarization of SiGe virtual substrate byCMP and its application to strained Si modulation-doped structures)”和K.Sawano等人的文献(材料科学与工程B89第406-409页(2002))“通过化学机械抛光使SiGe应变松散缓冲层的表面平滑(Surface smoothing ofSiGe strain-relaxed buffer layers by chemical mechanical polishing)”描述了一种在两个外延附生步骤之间抛光SiGe结构的技术方案，以将表面粗糙度降低到小于1纳米(nm)RMS的值(10×10μm2的扫描面积大约0.4nm)。然而，通过该方案所获得的抛光速率较慢，通过调整抛光压力参数仅能获得1.3纳米/秒的最大去除速率。
文献US 6988936和JP 11197583描述了通过化学机械抛光借助于SmartCutTM技术所获得的SOI(绝缘体上硅)的硅层的用于磨光或再循环的方法。然而，这些方法不适用于异质SiGe结构。当包含有SiGe时，通过关于硅的这些方法所获得的抛光速率实际上降低到1/5(Vsi/VSiGe＝5)。
文献WO 2005/120775和WO 2006/032298公开了SiGe层的CMP方法，该方法不仅能够通过“硬的”或“中间的”抛光/平面化织物在单一抛光步骤中实现高的去除速率，而且对于通过原子力显微镜(AFM)测量的10×10μm2的扫描面积，能够获得的小于0.2纳米(nm)RMS的表面粗糙度。
虽然在这两个文献中所描述的抛光方法实现了通过AFM所观测的具有较低表面微观粗糙度的异质SiGe结构，但是它们不保证足够的表面宏观粗糙等级来满足组件的不断提高的小型化所需要的新的质量要求，该组件例如待在sSOI结构上制造，该sSOI结构由形成在硅支撑基底上的异质结构(供体基底)构成，借助SiGe缓冲层在该硅支撑基底上形成松散SiGe层，应变硅层形成在松散SiGe层上。
申请人实际上观测到，通过测量表面光雾度(当晶片或异质结构例如在SP1测量设备中被照亮时，从通过表面缺陷所散播的光产生的低空间频率信号)所确定的表面宏观粗糙度等级是与用以限定结构的表面状态的表面宏观粗糙度等级一样重要的参数。由于SiGe异质结构在化学机械抛光之后的表面粗糙度的要求日益严格，所以这些结构的表面特征还必须考虑宏观粗糙度测量。以低空间频率(即，通过测量表示大范围的表面粗糙度(整个晶片)的表面光雾度)所进行的SiGe异质结构的特征表示表面宏观粗糙度(通过SP1测量的光雾度等级)与产品最终质量之间存在直接相关性。用于测量晶片上的光雾度等级的技术具体在F.Holsteyns等人的文献(半导体制造，2003IEEE国际专题讨论会，第378-381页)“利用全部表面光雾度信息的监测和鉴定(Monitoring andQualification Using Comprehensive Surface Haze Information)”中进行了描述。
因此申请人强调，在CMP后在松散的SiGe层的表面上测量的光雾度等级决定在该层上形成的应变硅层的表面质量，并且因而决定形成的sSOI产品的效率(组件整体性能)。换言之，CMP后的光雾度等级越低，则最终产品的效率越高。因此，通过降低CMP后的宏观粗糙度(即，以低空间频率测量的表面粗糙度)，可实现所需的表面质量要求，以符合组件和电路的小型化)。
因此需要提高通过在文献WO 2005/120775和WO 2006/032298中描述的方法所获得的表面粗糙度等级。
发明内容
本发明的目的在于改进上述缺点，并提出一种抛光或平面化方案，借此在异质外延层的表面处存在的粗糙度等级，尤其是宏观粗糙度(光雾度)等级甚至可被进一步降低。
该目的通过一种包括位于与所述异质外延层的材料不同的基底上的至少一个松散的表面异质外延层的异质结构的抛光方法而得以实现，并通过以下方法来实现，即，其中在所述异质外延层表面的第一化学机械抛光步骤之后进行所述异质外延层表面的第二化学机械抛光步骤，所述第一化学机械抛光步骤通过具有第一压缩比的抛光织物和具有第一硅石颗粒浓度的抛光溶液来进行，所述第二化学机械抛光步骤通过具有比所述第一压缩比高的第二压缩比的抛光织物和具有比所述第一浓度低的第二硅石颗粒浓度的抛光溶液来进行。
当进行所述第一抛光步骤时，优选使用“硬的”抛光织物，例如压缩比包括在2％至4％之间(尤其为2％)的织物。虽然这样的硬度(2％)的织物导致比通过具有“中间的”压缩比(例如在文献WO2005/120775中所介绍的6％)的织物获得更大的微观粗糙度(AFM40×40μm2)，但是，根据本发明的该方法的两个步骤的结合能够更有效地去除称为“交叉影线”的应变晶格和称作“光雾度”的微观粗糙度和宏观粗糙度。
更准确地是，构成交叉影线的缺陷与晶格对准，并且因此极其稳定且难以变平，然而较容易去除随机布置的微观粗糙度成分。当通过非常硬的织物进行第一抛光步骤时，虽然微观粗糙度整体保持较高(特别是对于其例如与由于抛光变硬的区域对应的随机布置的成分)，但交叉影线确实消失。实际上可观测到随机布置的表面波形式，然而交叉影线清楚地呈现为与晶轴相关。然后在第二抛光步骤中去除随机微观粗糙度，该第二抛光步骤优选包括使用具有例如在5％至9％之间的压缩比(尤其为6％)的中间抛光织物。
而且，当在第一抛光步骤中去除交叉影线时，第二抛光步骤能够使整个微观粗糙度减小到比在直接在单一步骤中用于使微观粗糙度最小的方法的情况下的更低的等级，该单一步骤不能够完全去除交叉影线。
根据本发明的一个特征，在第一抛光步骤中，所述抛光溶液的硅石颗粒具有包括在第一值范围内的直径，然而，在第二抛光步骤中，所述抛光溶液的所述硅石颗粒具有至少部分小于所述第一值范围的值的第二值范围内所包括的直径。在所述第一抛光步骤中，所述抛光溶液的所述硅石颗粒可具有包括在70nm至100nm之间的直径，而在所述第二抛光步骤中，所述抛光溶液的所述硅石颗粒具有包括在60nm至80nm之间的直径。
根据本发明的另一特征，在所述第一抛光步骤中，所述抛光织物具有位于2％至4％之间的第一压缩比，然而，在所述第二抛光步骤中，所述抛光织物具有包括在5％至9％之间的第二压缩比。
根据本发明的又一特征，在所述第一抛光步骤中，所述抛光溶液具有包括在28％至30％之间的第一硅石颗粒浓度，然而，在所述第二抛光步骤中，所述抛光溶液具有包括在8％至11％之间的第二硅石颗粒浓度。
当所述异质外延层为硅锗层时，具体应用上述参数(压缩率、浓度以及硅石颗粒直径)。然而，本发明的抛光方法可应用到其它材料，例如应用到砷化镓(GaAs)或氮化镓(GaN)。
因此在根据本发明的第一抛光步骤中通过比适用于抛光预定材料的织物的更硬的织物去除交叉阴影，而与通过中间的织物所获得的结果相比的中等微观粗糙度结果无关。然后可在根据本发明的第二抛光步骤通过中间织物去除微观粗糙度和宏观粗糙度。
这样，无论是什么材料，根据本发明的方法都能够降低上述三种形式的粗糙度，即，交叉影线、随机微观粗糙度和光雾度。
根据本发明的一个特征，所述异质外延层为硅锗层。
在所述第二化学机械抛光步骤之后，对于通过原子力显微镜在2×2μm2和10×10μm2的扫描面积上进行的粗糙度测量，所述硅锗异质外延层具有小于0.1nm RMS的表面微观粗糙度。
另外，在所述第二化学机械抛光步骤之后，所述硅锗异质外延层具有与小于0.5ppm的表面光雾度等级对应的表面宏观粗糙度。
应注意，根据本发明的方法的第二步骤的抛光通常不用于处理硅锗，而仅用于处理硅，这是由于其具有大约0.2nm/sec的非常低的抛光去除率。
上述本发明的抛光方法可根据已公知的SmartCutTM技术有利地用于制造sSOI结构，该制造包括：在属于供体基底的硅锗异质外延层上形成应变硅层；将至少一个原子种类植入在设计形成变弱层的供体基底中；使所述应变硅层的表面与接收基底的表面结合；并且通过分裂以形成在所述供体基底中的变弱层的等级将与所述接收基底接触的层分离。在该情况下，在形成所述应变硅层之前，根据上述抛光方法抛光所述硅锗异质外延层，这能够获得很好质量的sSOI晶片，因此能够降低次品晶片的数量。
根据本发明的一个特征，接收基底包括将其表面等级设计成与应变硅层结合的热氧化层。该氧化层通常在结合之前通过进行复杂的TEOS类型的氧化步骤在供体基底上实现。简单的热氧化实际上并不存在将应变硅层的厚度减小太多的缺点，该层的厚度已由临界松驰厚度限定。与此相反，该氧化层可在结合之前通过松散的硅接收基底的热氧化步骤在接收基底上实现。然而，这需要表面状态很好的应变硅和硅锗异质外延层。通过本发明的方法，实现硅锗异质外延层的表面质量，具体为涉及交叉影线和光雾度现象，使应变硅的结合能够直接在包括热氧化层的接收基底上进行。
本发明还涉及包括位于硅基底上的至少一个松散的硅锗表面层的异质结构，对于通过原子力显微镜在2×2μm2和10×10μm2的扫描面积上进行的粗糙度测量，所述异质外延层具有小于0.1nm RMS的表面微观粗糙度。
所述异质外延层还具有与小于0.5ppm的表面光雾度等级对应的表面微观粗糙度。
本发明还涉及设计成用作结晶种的供体基底，用于通过外延附生形成至少一个包括上述异质结构的应变硅层。
附图说明
图1是可用于实施根据本发明一实施方式的抛光方法的抛光工具的示意图；
图2是包括通过异质外延生长在硅基底上形成的硅锗层的异质结构的示意剖面图；
图3表示在单一步骤中进行的抛光之后以及在根据本发明的两个步骤中进行的抛光之后所获得的光雾度等级的箱形图；
图4是表示在单一步骤中进行的抛光之后以及在根据本发明的两个步骤中进行的抛光之后所获得的微观粗糙度等级的柱状图；
图5是表示在根据本发明的两个步骤中进行的抛光之后所获得的微观粗糙度等级的柱状图；
图6是表示基于供体基底的SiGe层是在单一步骤中进行的抛光还是在根据本发明的两个步骤中进行的抛光而在sSOI晶片上获得的最终次品率的箱形图；
图7是表示在单一步骤中进行的抛光以及在根据本发明的两个步骤中进行的抛光之后所获得的sSOI晶片的质量水平和状态的柱状图。
具体实施方式
本发明的抛光方法包括两个连续但在不同操作条件下进行的化学机械抛光步骤(称为CMP)。具体地是，通过较“硬”(即具有低压缩比)的抛光织物并通过具有“高”浓度硅石颗粒的抛光溶液进行第一个抛光步骤，硅石颗粒具有包含在“高”值范围内的直径。
低压缩比意味着与适用于抛光预定材料的织物相比的低比率。在所有情形中，第一个压缩比与第二个压缩比相比较低，其被认为是“中间值”。对于硅锗异质外延层，例如压缩比在2％至4％之间的织物被认为是硬的，而大约6％的压缩率被限定为中间值。
高浓度硅石颗粒意味着与适用于抛光预定材料的抛光溶液相比的高浓度。在所有情形中，第一个浓度比第二个浓度高，因此其被认为是“低值”。对于硅锗异质外延层，例如小于12％的浓度被认为较低，而大于20％的浓度限定为高浓度。
高值范围意味着比适用于抛光预定材料的抛光溶液高(例如多数值或平均值高)的值。在所有情形中，虽然不排除部分范围叠加，但第一范围的值基本上高于第二范围的值，因此第二范围的值称为“低值”。具体溶液的颗粒直径实际上并不完全相同，而且不同溶液的直径分布必定重叠。因此，对于硅锗异质外延层，例如60nm至80nm之间的值范围被认为是低值范围，而70nm至100nm之间的值范围被认为是高值范围。
图1示出了可用于实施根据本发明一实施方式的抛光方法的抛光工具10。工具10一方面包括抛光头11，具有待抛光的表面粗糙度的异质结构12插在抛光头11中，另一方面工具10包括由抛光织物14覆盖的板13。分别旋转驱动抛光头11和板13，以抛光异质结构12的与抛光织物14接触的表面121a。当进行抛光时，另外向头11施加抛光压力Fe和由箭头16表示的平移运动。当进行抛光时，由至少一种胶状溶液(例如包含硅石颗粒的MH4OH溶液)形成的研磨抛光溶液另外经由管15注入到研磨头11中，并通过管15分配在抛光织物14上。因此通过浸有抛光溶液的抛光织物14对异质结构12的表面121a进行抛光。
异质结构12由形成在由不同材料制成的基底120上的至少一个异质外延层121形成，异质外延层松散并在其表面处存在需要抛光的应变晶格或交叉影线。如图2所示，异质结构12可由松散的Si(1-x)Ge(x)缓冲层121形成在硅基底120上，Si(1-x)Ge(x)缓冲层121包括Si(1-x)Ge(x)渐变层122(在层的厚度中x例如从0至0.2变动)和通过异质外延形成的Si(1-x)Ge(x)均匀层123(例如x＝0.2)。当释放应变时，硅基底与形成在其上的SiGe层之间的晶格失配导致在SiGe层123的与异质结构12的表面121a对应的表面处形成呈交叉影线的松散粗糙度124。在根据本发明前述的抛光方法去除了交叉影线之后，异质结构12可用于形成应变硅层sSi，该应变硅层sSi然后可转移到例如硅基底的接收基底上，例如利用已公知的SmartCutTM技术转移。在sSi层转移后，异质结构可在抛光异质结构的SiGe层的断裂表面之后再次根据本发明的方法重复用于形成新的sSi层。
在第一抛光步骤中，异质结构12的表面经受利用称为“硬”的抛光织物(即压缩比包括在2％至4％之间，优选为2％的织物)进行的化学机构抛光。
而且利用称为“侵蚀性的”(即胶状溶液)的抛光溶液进行第一化学机械抛光步骤，该抛光溶液例如为包含至少20％，优选为28％至30％之间的直径在70nm至100nm之间的硅石颗粒的NH4OH溶液。
第一抛光步骤的去除速率优选为3nm/sec，因此第一步骤的周期大约为2分钟。
第一化学机械抛光步骤去除了交叉影线，并将表面微观粗糙度降低到0.2nm RMS，该粗糙度值为通过原子力显微镜(AFM)对于10×10μm2所测量的粗糙度值。
然而，在该第一抛光步骤之后，异质结构12在其表面121a处具有与所测量的表面光雾度等级对应的大约20ppm的宏观粗糙度等级(例如在SP1测量设备中照亮晶片或异质结构时，来自由表面缺陷散播的光的低空间频率信号)。
根据本发明，进行第二化学机械抛光步骤，以降低在异质结构的表面处存在的宏观粗糙度等级。
利用称作“中间值”的抛光织物(即，可压缩比在5％至9％之间，优选为6％的织物)来进行异质结构12的表面121a的第二抛光步骤。在该第二步骤中，抛光织物优选对应于用于在构成SOI(绝缘体上硅)结构中的硅研磨抛光的织物。该抛光织物的已知的实施例为由Rohm与Haas供应的SPM3100织物。
第二化学机械抛光步骤利用比在第一步骤中使用的抛光溶液(即，胶状溶液)“更软”的抛光溶液进行，例如包含的硅石颗粒的百分比大约小于12％、硅石颗粒的直径在60nm至80nm之间的NH4OH溶液。硅石颗粒的百分比优选在8％至11％之间。
第二抛光步骤的去除速率优选为0.2nm/sec，因此第二步骤的周期大约为3分钟。
该第二化学机械抛光步骤能够使表面微观粗糙度减小到小于0.1nmRMS的值，该粗糙度值为通过原子力显微镜(AFM)对于2×2μm2的扫描面积所测量的粗糙度值。该第二步骤首先能够在异质结构12的表面121a处获得与通过SP1测量装置所测量的表面光雾度等级对应的大约0.5ppm的表面宏观粗糙度等级。与仅通过第一抛光步骤所获得的光雾度等级相比，在上述两个抛光步骤之后所获得的光雾度等级提高40倍。
图3表示在如前所述形成在硅基底上的异质结构12的SiGe层抛光之后所获得的光雾度等级，分别在对应于前述第一抛光步骤的单一步骤中或在对应于前述第一和第二步骤中进行化学机械抛光。图3中所示的值是在将检测阈值调整为0.13微米(即可检测颗粒的最小值)的情况下，用SP 1测量设备从KLA-Tencor所测得的值。
该图清楚地示出当在根据本发明的两个步骤中进行化学机械抛光时在光雾度等级上所获得的增益。因此，在CMP之后光雾度等级因第二抛光步骤而从19ppm的平均值下降到0.31ppm的平均值。
图4表示在单一步骤中以及在根据本发明的两个步骤中进行的CMP之后在SiGe异质外延层上获得的表面微观粗糙度RMS值。所呈现的表面微观粗糙度值是通过原子力显微镜(AFM)对于2×2μm2和40×40μm2所测量的值。
图4中所示的值表示，在根据本发明的两个步骤中进行的CMP所获得的表面微观粗糙度对于2×2μm2的扫描面积降低2倍，并且对于40×40μm2的扫描面积降低1.5倍。因此两个步骤中的CMP之后的微观粗糙度对于2×2μm2的扫描面积小于0.1nm RMS，这确保例如用于重新进行应变硅外延附生或分子结合的非常好的表面状态。
图5示出除了已在图4中呈现的对于2×2μm2的扫描面积以及对于40×40μm2的扫描面积的表面微观粗糙度值之外，在相同SiGe层上利用原子力显微镜(AFM)对于40×40μm2的扫描面积所测量的表面微观粗糙度值。该图表示对于2×2μm2的扫描面积所获得的表面微观粗糙度与10×10μm2的较大扫描面积的粗糙度相似。
一个或多个SiGe层(其结果表现在图3至图5中)通过Mirra抛光设备从应用的材料以抛光头的下述旋转速度Vt和板的下述旋转速度Vp进行抛光：
第一抛光步骤：Vt包括在75rpm至95rpm之间，优选为87rpm，施加到抛光头的压力包括在5psi至9psi之间，优选为7psi；Vp包括在85rpm至100rpm之间，优选为93rpm；
第二抛光步骤：Vt包括在30rpm至45rpm之间，优选为36rpm，施加到抛光头的压力包括在3psi至6psi之间，优选为5psi；Vp包括在25rpm至40rpm之间，优选为30rpm；
图6表示在由异质结构制成的sSOI(应变硅绝缘体)晶片上所观测到的缺陷等级，该异质结构制成的SiGe层(其作为应变硅层的生长层)经受与前述第一抛光步骤对应的单一步骤或与上述第一和第二抛光步骤对应的两个步骤中进行的CMP。
图6中所示的值通过SP1测量设备从KLA-Tencor在将检测阈值调整到0.4至0.5微米(即可检测颗粒的最小尺寸)的情况下进行测量。
图6能够基于是在单一步骤中还是在两个步骤中进行CMP，将倾斜测量(与图6中的所有[DCO](所有缺陷复合倾斜)对应)的整个缺陷(由y轴上所示的缺陷数表示)与垂直测量(与图6中的ALL[DCN](所有缺陷复合正交)对应)的整个缺陷进行对比。可观察到，在前述条件下的两个步骤中进行的抛光与在单一步骤中进行的抛光相比(与“中间所有[DCO]”对比)能够使在最终sSOI产品上的缺陷改进20倍。
图7表示归结于sSOI晶片是基于形成异质结构的SiGe层是经受与前述第一抛光步骤对应的单一步骤还是与前述第一和第二步骤对应的两个步骤中的CMP的状态，以SOI晶片形成异质结构。在图7中，“最佳”状态对应于晶片的最优等级，根据订货规格，“检测”状态对应于不太好的质量等级(晶片与用于“最初”等级的晶片相比可交付使用于较小限制的最终规格)，并且“降级”状态对应于缺陷过多的废弃晶片。
在图7中，可清楚地看到在最终晶片成品率上的第二抛光步骤的影响。在单一步骤抛光的情况下，最终成品率实际上为100％的降级晶片，而在两个步骤抛光的情况下，成品率为：
18％的“最佳”，
52％的“检测”，以及
30％的“降级”，即，是单一步骤中的抛光的1/3。
上述用于抛光SiGe异质外延层的抛光方法还能够实施用于抛光砷化镓(GaAs)和氮化镓(GaN)的异质外延层。针对抛光SiGe层所示的参数(在第一和第二步骤中织物的压缩性、第一和第二步骤中的硅石颗粒浓度/颗粒直径等)也可应用于抛光GaAs或GaN的异质外延层。
因此，通过在前述限定的条件下实施两个抛光步骤，本发明的抛光方法能够使交叉影线、宏观粗糙度(光雾度测量)和表面微观粗糙度(通过原子力显微镜(AMF)测量)显著减小。晶片的表面状态的这种改进具体地确保良好的分子结合以及/或者重新进行应变硅的外延附生。还能够在用于制造sSOI晶片的方法结束时得到更好质量的晶片，这是由于产量上的次品晶片的数量减小为1/3，这可显著地提高质量很好的晶片的数量。

Claims (17)

1.一种用于抛光异质结构(12)的方法，所述异质结构包括至少一个位于基底(120)上的松散表面异质外延层(121)，该基底由与所述异质外延层不同的材料制成，
该方法包括通过具有第一压缩比的抛光织物和具有第一硅石颗粒浓度的抛光溶液对所述异质外延层(121)的表面进行的第一化学机械抛光步骤，
其特征在于，在所述第一化学机械抛光步骤之后进行所述异质外延层(121)的表面的第二化学机械抛光步骤，通过具有比所述第一压缩比高的第二压缩比的抛光织物和具有比所述第一浓度低的第二硅石颗粒浓度进行所述第二步骤。
2.根据权利要求1所述的方法，其特征在于，在所述第一抛光步骤中，所述抛光溶液的所述硅石颗粒具有包括在第一值范围内的直径，在所述第二抛光步骤中，所述抛光溶液的所述硅石颗粒具有包括在至少部分小于所述第一值范围的第二值范围内的直径。
3.根据权利要求1或2所述的方法，其特征在于，在所述第一抛光步骤中，所述抛光织物具有包括在2％至4％之间的第一压缩比。
4.根据权利要求1至3中任一项所述的方法，其特征在于，在所述第二抛光步骤中，所述抛光织物具有包括在5％至9％之间的第二压缩比。
5.根据权利要求1至4中任一项所述的方法，其特征在于，在所述第一抛光步骤中，所述抛光溶液具有包括在28％至30％之间的第一硅石颗粒浓度。
6.根据权利要求1至5中任一项所述的方法，其特征在于，在所述第二抛光步骤中，所述抛光溶液具有包括在8％至11％之间的第二硅石颗粒浓度。
7.根据权利要求2至6中任一项所述的方法，其特征在于，在所述第一抛光步骤中，所述抛光溶液的所述硅石颗粒具有包括在70nm至100nm之间的直径。
8.根据权利要求2至7中任一项所述的方法，其特征在于，在所述第二抛光步骤中，所述抛光溶液的所述硅石颗粒具有包括在60nm至80nm之间的直径。
9.根据权利要求1至8中任一项所述的方法，其特征在于，所述异质外延层(121)为硅锗层。
10.根据权利要求9所述的方法，其特征在于，在所述第二化学机械抛光步骤之后，所述硅锗异质外延层通过原子力显微镜进行的粗糙度测量在2×2μm2和10×10μm2的扫描面积上具有小于0.1nm RMS的表面微观粗糙度。
11.根据权利要求9或10所述的方法，其特征在于，在所述第二化学机械抛光步骤之后，所述硅锗异质外延层具有与小于0.5ppm的表面光雾度等级对应的表面宏观粗糙度。
12.根据权利要求1至11中任一项所述的方法，其特征在于，在包括抛光头(11)和板(13)的抛光工具(10)中进行所述第一和第二化学机械抛光步骤，所述异质结构(12)布置在所述抛光头中，所述板由与所述待抛光的异质外延层表面接触的抛光织物(14)覆盖，由所述抛光头分配所述抛光溶液。
13.一种sSOI结构的制造方法，该方法包括：在属于供体基底的硅锗异质外延层上形成应变硅层；将至少一个原子种类植入在设计形成变弱层的供体基底中；使所述供体基底的表面与接收基底的表面结合；以及通过分裂以形成在所述供体基底中的变弱层的等级将与所述接收基底接触的层分离，
其特征在于，在形成所述应变硅层之前，通过根据权利要求1至12中任一项所述的抛光方法抛光所述硅锗异质外延层。
14.根据权利要求13所述的sSOI结构的制造方法，其特征在于，所述接收基底包括位于结合表面上的热氧化层。
15.一种异质结构(12)，该异质结构包括位于硅基底(120)上的至少一个松散的硅锗表面异质外延层(121)，
其特征在于，通过根据权利要求1至9中任一项所述的抛光方法抛光所述硅锗表面异质外延层(121)，并且
对于通过原子力显微镜在2×2μm2和10×10μm2的扫描面积上进行的粗糙度测量，所述异质外延层(121)具有小于0.1nm RMS的表面微观粗糙度。
16.根据权利要求15所述的异质结构，其特征在于，所述异质外延层(121)具有与小于0.5ppm的表面光雾度等级对应的表面宏观粗糙度。
17.一种设计成用作结晶种的供体基底，所述结晶种用于通过外延附生形成至少一个应变硅层，
其特征在于，其包括根据权利要求15或16所述的异质结构(12)。
CN2008800051631A 2007-02-15 2008-01-23 用于抛光异质结构的方法 Expired - Fee Related CN101611477B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0753284 2007-02-15
FR0753284A FR2912841B1 (fr) 2007-02-15 2007-02-15 Procede de polissage d'heterostructures
PCT/IB2008/000156 WO2008099245A1 (en) 2007-02-15 2008-01-23 Method for polishing heterostructures

Publications (2)

Publication Number Publication Date
CN101611477A true CN101611477A (zh) 2009-12-23
CN101611477B CN101611477B (zh) 2011-01-12

Family

ID=38564553

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800051631A Expired - Fee Related CN101611477B (zh) 2007-02-15 2008-01-23 用于抛光异质结构的方法

Country Status (7)

Country Link
US (1) US20110117740A1 (zh)
EP (1) EP2118923A1 (zh)
JP (1) JP2010519740A (zh)
KR (1) KR20090119834A (zh)
CN (1) CN101611477B (zh)
FR (1) FR2912841B1 (zh)
WO (1) WO2008099245A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2932108B1 (fr) * 2008-06-10 2019-07-05 Soitec Polissage de couches de germanium
US9688884B2 (en) 2011-11-25 2017-06-27 Fujimi Incorporated Polishing composition
KR102028217B1 (ko) 2011-11-25 2019-10-02 가부시키가이샤 후지미인코퍼레이티드 연마용 조성물
JP6084965B2 (ja) 2012-03-16 2017-02-22 株式会社フジミインコーポレーテッド 研磨用組成物
JP6113619B2 (ja) 2013-09-30 2017-04-12 株式会社フジミインコーポレーテッド 研磨用組成物
CN104810270A (zh) * 2014-01-28 2015-07-29 中芯国际集成电路制造(上海)有限公司 研磨方法
US11798988B2 (en) 2020-01-08 2023-10-24 Microsoft Technology Licensing, Llc Graded planar buffer for nanowires
US11488822B2 (en) 2020-05-29 2022-11-01 Microsoft Technology Licensing, Llc SAG nanowire growth with ion implantation
US11929253B2 (en) * 2020-05-29 2024-03-12 Microsoft Technology Licensing, Llc SAG nanowire growth with a planarization process

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US566416A (en) * 1896-08-25 Telephonic apparatus
US3429080A (en) * 1966-05-02 1969-02-25 Tizon Chem Corp Composition for polishing crystalline silicon and germanium and process
US3922393A (en) * 1974-07-02 1975-11-25 Du Pont Process for polishing silicon and germanium semiconductor materials
US4022625A (en) * 1974-12-24 1977-05-10 Nl Industries, Inc. Polishing composition and method of polishing
US4453074A (en) * 1981-10-19 1984-06-05 American Express Company Protection system for intelligent cards
US4924513A (en) * 1987-09-25 1990-05-08 Digital Equipment Corporation Apparatus and method for secure transmission of data over an unsecure transmission channel
US4932057A (en) * 1988-10-17 1990-06-05 Grumman Aerospace Corporation Parallel transmission to mask data radiation
US5010572A (en) * 1990-04-27 1991-04-23 Hughes Aircraft Company Distributed information system having automatic invocation of key management negotiations protocol and method
US5051745A (en) * 1990-08-21 1991-09-24 Pkware, Inc. String searcher, and compressor using same
US5514245A (en) * 1992-01-27 1996-05-07 Micron Technology, Inc. Method for chemical planarization (CMP) of a semiconductor wafer to provide a planar surface free of microscratches
US5375244A (en) * 1992-05-29 1994-12-20 At&T Corp. System and method for granting access to a resource
US5267314A (en) * 1992-11-17 1993-11-30 Leon Stambler Secure transaction system and method utilized therein
JP2550864B2 (ja) * 1993-05-31 1996-11-06 日本電気株式会社 ジョブ実行における分散型制御方法及びその装置
GB9323489D0 (en) * 1993-11-08 1994-01-05 Ncr Int Inc Self-service business system
NZ279622A (en) * 1994-01-13 1998-04-27 Certco Llc Encrypted secure and verifiable communication: cryptographic keys escrowed
US5748735A (en) * 1994-07-18 1998-05-05 Bell Atlantic Network Services, Inc. Securing E-mail communications and encrypted file storage using yaksha split private key asymmetric cryptography
US5790677A (en) * 1995-06-29 1998-08-04 Microsoft Corporation System and method for secure electronic commerce transactions
US5717758A (en) * 1995-11-02 1998-02-10 Micall; Silvio Witness-based certificate revocation system
US5666416A (en) * 1995-10-24 1997-09-09 Micali; Silvio Certificate revocation system
US6345314B1 (en) * 1995-10-27 2002-02-05 International Business Machines Corporation Technique to minimize data transfer between two computers
US6301659B1 (en) * 1995-11-02 2001-10-09 Silvio Micali Tree-based certificate revocation system
US6026163A (en) * 1995-12-13 2000-02-15 Micali; Silvio Distributed split-key cryptosystem and applications
US5615269A (en) * 1996-02-22 1997-03-25 Micali; Silvio Ideal electronic negotiations
GB9606736D0 (en) * 1996-02-19 1996-06-05 Shire International Licensing Therapeutic method
US5761306A (en) * 1996-02-22 1998-06-02 Visa International Service Association Key replacement in a public key cryptosystem
US5666414A (en) * 1996-03-21 1997-09-09 Micali; Silvio Guaranteed partial key-escrow
US5823948A (en) * 1996-07-08 1998-10-20 Rlis, Inc. Medical records, documentation, tracking and order entry system
US5983350A (en) * 1996-09-18 1999-11-09 Secure Computing Corporation Secure firewall supporting different levels of authentication based on address or encryption status
US5903652A (en) * 1996-11-25 1999-05-11 Microsoft Corporation System and apparatus for monitoring secure information in a computer network
US5903882A (en) * 1996-12-13 1999-05-11 Certco, Llc Reliance server for electronic transaction system
US5895550A (en) * 1996-12-16 1999-04-20 Micron Technology, Inc. Ultrasonic processing of chemical mechanical polishing slurries
US5940507A (en) * 1997-02-11 1999-08-17 Connected Corporation Secure file archive through encryption key management
US6240183B1 (en) * 1997-06-19 2001-05-29 Brian E. Marchant Security apparatus for data transmission with dynamic random encryption
US6151395A (en) * 1997-12-04 2000-11-21 Cisco Technology, Inc. System and method for regenerating secret keys in diffie-hellman communication sessions
CA2327421A1 (en) * 1998-04-10 1999-10-21 Jeffrey T. Borenstein Silicon-germanium etch stop layer system
US20020019202A1 (en) * 1998-06-10 2002-02-14 Thomas Terence M. Control of removal rates in CMP
US6289509B1 (en) * 1998-09-01 2001-09-11 Pkware, Inc. Software patch generator
US6345101B1 (en) * 1998-10-07 2002-02-05 Jayant Shukla Cryptographic method and apparatus for data communication and storage
GB9825606D0 (en) * 1998-11-24 1999-01-13 Duraweld Ltd Compact disc storage
JP4450126B2 (ja) * 2000-01-21 2010-04-14 日新電機株式会社 シリコン系結晶薄膜の形成方法
US6603156B2 (en) * 2001-03-31 2003-08-05 International Business Machines Corporation Strained silicon on insulator structures
FR2842755B1 (fr) * 2002-07-23 2005-02-18 Soitec Silicon On Insulator Rincage au moyen d'une solution de tensioactif apres planarisation mecano-chimique d'une tranche
FR2860340B1 (fr) * 2003-09-30 2006-01-27 Soitec Silicon On Insulator Collage indirect avec disparition de la couche de collage
WO2005120775A1 (en) * 2004-06-08 2005-12-22 S.O.I. Tec Silicon On Insulator Technologies Planarization of a heteroepitaxial layer
WO2006032298A1 (en) * 2004-09-22 2006-03-30 S.O.I.Tec Silicon On Insulator Technologies Planarization of epitaxial heterostructures including thermal treatment

Also Published As

Publication number Publication date
WO2008099245A1 (en) 2008-08-21
FR2912841B1 (fr) 2009-05-22
KR20090119834A (ko) 2009-11-20
EP2118923A1 (en) 2009-11-18
US20110117740A1 (en) 2011-05-19
FR2912841A1 (fr) 2008-08-22
JP2010519740A (ja) 2010-06-03
CN101611477B (zh) 2011-01-12

Similar Documents

Publication Publication Date Title
CN101611477B (zh) 用于抛光异质结构的方法
Gao et al. Grinding and lapping induced surface integrity of silicon wafers and its effect on chemical mechanical polishing
CN104736296B (zh) 抛光蓝宝石表面的方法
KR100466728B1 (ko) 웨이퍼 표면의 연마 및 평탄화 장치
KR101508917B1 (ko) 나노다이아몬드를 사용하는 화학기계적 평탄화 공정
CN100465356C (zh) 高表面质量的GaN晶片及其生产方法
US8304345B2 (en) Germanium layer polishing
US8647985B2 (en) Method for polishing a substrate composed of semiconductor material
US8277671B2 (en) Polishing process for producing damage free surfaces on semi-insulating silicon carbide wafers
US8338302B2 (en) Method for polishing a semiconductor wafer with a strained-relaxed Si1−xGex layer
US20090159845A1 (en) Polishing slurry, method of treating surface of gaxin1-xasyp1-y crystal and gaxin1-xasyp1-y crystal substrate
KR102086281B1 (ko) 반도체 웨이퍼 및 반도체 웨이퍼의 연마 방법
CN112077691B (zh) 一种锑化镓单晶片的抛光方法
KR101672809B1 (ko) 실리콘 옥사이드 제거 증강에 적절한 연마 조성물을 사용한 기판의 화학 기계적 연마방법
TW200842958A (en) Method for the single-sided polishing of semiconductor wafers and semiconductor wafer having a relaxed Si1-xGex layer
TW201017745A (en) Method for polishing both sides of a semiconductor wafer
US20040055998A1 (en) Method for providing a smooth wafer surface
US7718534B2 (en) Planarization of a heteroepitaxial layer
US10811307B2 (en) Polishing slurries for polishing semiconductor wafers
Ong et al. Updates on Ge and SiGe CMP processes for integration as high mobility channel materials
JP5900079B2 (ja) ポリシングスラリー、及びその製造方法、並びに第１３族窒化物基板の製造方法
JP5589339B2 (ja) 基板の研磨方法
WO2006032298A1 (en) Planarization of epitaxial heterostructures including thermal treatment
Kuo et al. Augmented CMP techniques for silicon carbide
Hu et al. Chemical–mechanical polishing for giant magnetoresistance device integration

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110112

Termination date: 20130123

CF01 Termination of patent right due to non-payment of annual fee