CN101609712A - 具有多非易失性存储器的存储系统及其控制器与存取方法 - Google Patents

Abstract

一种非易失性存储器存储系统，其包括传输接口、存储器模块与控制器。存储器模块包括第一与第二非易失性存储器芯片，其中第一与第二非易失性存储器芯片会通过相同芯片使能管脚从控制器中同时接收芯片使能信号。当执行多通道存取时，第一与第二非易失性存储器芯片会在使能后接收到存取指令，并且当执行单通道存取时，第一与第二非易失性存储器芯片会在使能后分别地接收到存取指令NAND存取指令，其中非存取指令不会异动第一与第二非易失性存储器芯片中的数据。基此，可在较少芯片使能管脚的数目下执行多信道存取与单信道存取。

Description

具有多非易失性存储器的存储系统及其控制器与存取方法

技术领域

本发明有关于一种存储系统及其控制器与方法，且特别是有关于一种具有多个非易失性存储器芯片的存储系统及其控制器与方法，其在较少使能信号管脚的设计下执行多个非易失性存储器芯片的多信道存取与单一非易失性存储器芯片的单信道存取。

背景技术

数字相机、手机相机与MP3在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于快闪存储器(Flash Memory)具有数据非易失性、省电、体积小与无机械结构等的特性，适合可携式应用，最适合使用于这类可携式由电池供电的产品上。存储卡就是一种以快闪存储器作为存储媒体的存储装置。由于存储卡体积小容量大且携带方便，所以已广泛用于个人重要数据的存储。因此，近年快闪存储器产业成为电子产业中相当热门的一环。

为了增加数据存取的容量，一般存储系统中的非易失性存储器模块(例如，快闪存储器模块)会采用将多个存储器芯片堆叠封装成一个存储器模块，此种存储器模块利用多个存储器芯片交错地(interleave)被存取，使得它在相同时间内的数据存取容量比以往只具有一个存储器芯片所封装成的存储器还要大。

图1是根据习知技术绘示快闪存储器存储系统的概要方块图。快闪存储器存储系统100的控制器102可分别地通过第一芯片使能(Chip Enable)管脚CE0、第二芯片使能管脚CE1、第三芯片使能管脚CE2与第四芯片使能管脚CE3来使能第一快闪存储器芯片104、第二快闪存储器芯片106、第三快闪存储器芯片108与第四快闪存储器芯片110。此外，控制总线112会连接在控制器102、第一快闪存储器芯片104、第二快闪存储器芯片106、第三快闪存储器芯片108与第四快闪存储器芯片110之间以传送指令。另外，第一I/O总线114会连接在控制器102、第一快闪存储器芯片104与第三快闪存储器芯片108之间以传送数据，且第二I/O总线116会连接在控制器102、第二快闪存储器芯片106与第四快闪存储器芯片110之间传送数据。

在快闪存储器存储系统100中，例如当控制器102要对第一快闪存储器芯片104进行写入数据时，控制器102需先通过第一芯片使能管脚CE0使能第一快闪存储器芯片104并且经由控制总线112对第一快闪存储器芯片104下达写入指令，之后第一I/O总线114会传送所写入的数据。而在当控制器102要对第一快闪存储器芯片104与第二快闪存储器芯片106同时进行写入时，控制器102会通过第一芯片使能管脚CE0使能第一快闪存储器芯片104且通过第二芯片使能管脚CE1使能第二快闪存储器芯片106，然后经由控制总线112对第一快闪存储器芯片104与第二快闪存储器芯片106下达写入指令，以及同时通过第一I/O总线114与第二I/O总线116传送所写入的数据。

基于上述的配置，习知的非易失性存储器存储系统是使用多个芯片使能管脚来分别地使能多个非易失性存储器芯片以进行特定非易失性存储器芯片的单信道存取，同时亦可在分别使能非易失性存储器芯片后通过多个I/O总线来进行多重非易失性存储器芯片的多信道存取。

虽然习知方法可达到对非易失性存储器芯片进行单信道存取与多信道存取，但由于此方法需要多个芯片使能管脚来分别使能多个非易失性存储器芯片，因此会增加非易失性存储器存储系统的体积。对于讲求轻薄短小的可携式存储卡来说是相当不利的。此外，使用多个芯片使能管脚亦会增加非易失性存储器存储系统的成本。

发明内容

有鉴于此，本发明提供一种非易失性存储器存储系统，其在减少芯片使能管脚的数目下可对多个非易失性存储器芯片执行多信道存取且亦可对单一非易失性存储器芯片执行单信道存取。

本发明提供一种控制器，其所执行的存取程序能够使非易失性存储器存储系统在减少芯片使能管脚的数目下可对多个非易失性存储器芯片执行多信道存取且亦可对单一非易失性存储器芯片执行单信道存取。

本发明提供一种存取方法，其能够使非易失性存储器存储系统在减少芯片使能管脚的数目下可对多个非易失性存储器芯片执行多信道存取且亦可对单一非易失性存储器芯片执行单信道存取。

本发明提出一种非易失性存储器存储系统，其包括传输接口、存储器模块与控制器。传输接口用以连接主机。存储器模块至少包括第一非易失性存储器芯片与第二非易失性存储器芯片，其中第一非易失性存储器芯片与第二非易失性存储器芯片会通过芯片使能管脚同时接收芯片使能信号而使能。控制器是耦接至传输接口与存储器模块且用以输出芯片使能信号，其中当控制器执行多通道存取时，控制器会在以芯片使能信号使能第一非易失性存储器芯片与第二非易失性存储器芯片后对第一非易失性存储器芯片与第二非易失性存储器芯片下达存取指令，并且当控制器执行单通道存取时，控制器会在以芯片使能信号使能第一非易失性存储器芯片与第二非易失性存储器芯片后对第一非易失性存储器芯片与第二非易失性存储器芯片的其中之一下达存取指令且对第一非易失性存储器芯片与第二非易失性存储器芯片的另一个下达非存取指令，其中非存取指令不会异动存储在第一非易失性存储器芯片与第二非易失性存储器芯片中的数据。

在本发明的一个实施例中，上述的非易失性存储器存储系统更包括多个I/O总线与一控制总线，I/O总线分别地连接在第一非易失性存储器芯片与控制器之间以及第二非易失性存储器芯片与控制器之间且用以传送所存取的数据，而控制总线连接在第一非易失性存储器芯片、第二非易失性存储器芯片与该控制器之间且用以传送控制器所下达的存取指令NAND存取指令。

在本发明的一个实施例中，上述的存取指令为写入指令或读取指令。

在本发明的一个实施例中，上述的非存取指令为重置指令或状态查询指令。

在本发明的一个实施例中，上述的第一非易失性存储器芯片与第二非易失性存储器芯片为单级单元(Single Level Cell，SLC)NAND快闪存储器芯片或多级单元(Multi Level Cell，MLC)NAND快闪存储器芯片。

在本发明的一个实施例中，上述的传输接口为PCI Express接口、USB接口、IEEE 1394接口、SATA接口、MS接口、MMC接口、SD接口、CF接口或IDE接口。

本发明提出一种控制器，其适用控制非易失性存储器存储系统的存储器模块，存储器模块至少包括第一非易失性存储器芯片与第二非易失性存储器芯片，并且第一非易失性存储器芯片与第二非易失性存储器芯片会通过芯片使能管脚同时接收芯片使能信号而使能，此控制器包括存储器接口与微处理器。存储器接口用以存取存储器模块。微处理器是耦接至存储器接口且用以输出芯片使能信号，其中当控制器执行多信道存取时，微处理器会在以芯片使能信号使能第一非易失性存储器芯片与第二非易失性存储器芯片后对第一非易失性存储器芯片与第二非易失性存储器芯片下达存取指令，并且当控制器执行单信道存取时，微处理器会在以芯片使能信号使能第一非易失性存储器芯片与第二非易失性存储器芯片后对第一非易失性存储器芯片与第二非易失性存储器芯片的其中之一下达存取指令，且对第一非易失性存储器芯片与第二非易失性存储器芯片的另一个下达非存取指令，其中非存取指令不会异动存储在第一非易失性存储器芯片与第二非易失性存储器芯片中的数据。

在本发明的一个实施例中，上述的存取指令为写入指令或读取指令。

在本发明的一个实施例中，上述的非存取指令为重置指令或状态查询指令。

在本发明的一个实施例中，上述的第一非易失性存储器芯片与第二非易失性存储器芯片为SLC(Single Level Cell)NAND快闪芯片或MLC(MultiLevel Cell)NAND快闪芯片。

在本发明的一个实施例中，上述的非易失性存储器存储系统为USB随身碟、快闪存储器卡或固态硬盘。

本发明提出一种存取方法，其适用存取非易失性存储器存储系统的存储器模块，此存储器模块至少包括第一非易失性存储器芯片与第二非易失性存储器芯片，并且第一非易失性存储器芯片与第二非易失性存储器芯片会通过芯片使能管脚同时接收芯片使能信号而使能，此存取方法包括判断是否同时存取的第一非易失性存储器芯片与第二非易失性存储器芯片或仅存取第一非易失性存储器芯片与第二非易失性存储器芯片的其中之一。此存取方法也包括当判断同时存取第一非易失性存储器芯片与第二非易失性存储器芯片时，以芯片使能信号使能第一非易失性存储器芯片与第二非易失性存储器芯片、对第一非易失性存储器芯片与第二非易失性存储器芯片下达存取指令并且存取第一非易失性存储器芯片与第二非易失性存储器芯片的数据。此存取方法更包括当判断仅存取第一非易失性存储器芯片与第二非易失性存储器芯片的其中之一时，以芯片使能信号使能第一非易失性存储器芯片与第二非易失性存储器芯片、对第一非易失性存储器芯片与第二非易失性存储器芯片的其中之一下达存取指令且对第一非易失性存储器芯片与第二非易失性存储器芯片的另一个下达非存取指令并且存取第一非易失性存储器芯片与第二非易失性存储器芯片的其中之一的数据，其中非存取指令不会异动存储在第一非易失性存储器芯片与第二非易失性存储器芯片中的数据。

在本发明的一个实施例中，上述的存取指令为写入指令或读取指令。

在本发明的一个实施例中，上述的非存取指令为重置指令或状态查询指令。

本发明因采用单一芯片使能管脚连接多个非易失性存储器芯片的结构并且可针对不同非易失性存储器芯片下达不同指令，因此可在减少芯片使能管脚的数目下不但能执行多通道存取亦能执行单通道存取。

为让本发明的上述特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。

附图说明

图1是根据习知技术绘示非易失性存储器存储系统的概要方块图。

图2是根据本发明实施例绘示非易失性存储器存储系统的概要方块图。

图3是根据本发明实施例所绘示的存取方法的流程图。

【主要元件符号说明】

100：非挥发性记忆体储存系统

102：控制器

104、106、108、110：快闪记忆体芯片

112、114：I/O汇流排

CE0、CE1、CE2、CE3：芯片使能脚位

200：非挥发性记忆体储存系统

202a、202b、202c、202d：非挥发性记忆体芯片

204：控制器

204a：记忆体接口

204b：微处理器

206：传输介面

232、234：I/O汇流排

250：控制汇流排

S301、S303、S305、S307、S309、S311、S313、S315：非挥发性记忆体的存取步骤

具体实施方式

图2是根据本发明实施例绘示非易失性存储器存储系统的概要方块图。

请参照图2，非易失性存储器存储系统200包括由第一非易失性存储器芯片202a、第二非易失性存储器芯片202b、第三非易失性存储器芯片202c与第四非易失性存储器芯片202d所组成的存储器模块、控制器204与传输接口206。通常非易失性存储器存储系统200会与主机(未绘示)一起使用，以使主机可将数据存储至非易失性存储器存储系统200或从非易失性存储器存储系统200中读取数据。在本实施例中，非易失性存储器存储系统200为存储卡。但必须了解的是，在本发明另一实施例中非易失性存储器存储系统200亦可以是随身碟或固态硬盘(Solid State Drive，SSD)。

第一非易失性存储器芯片202a、第二非易失性存储器芯片202b、第三非易失性存储器芯片202c与第四非易失性存储器芯片202d是用以存储数据。在本实施例中，第一非易失性存储器芯片202a、第二非易失性存储器芯片202b、第三非易失性存储器芯片202c与第四非易失性存储器芯片202d为单级单元(Single Level Cell，SLC)NAND快闪存储器芯片。然而，但本发明不限于此，本发明亦可应用于多级单元(Multi Level Cell，MLC)NAND快闪存储器芯片或其它适合的非易失性存储器芯片。

此外，必须了解的是，在此虽然是以具4个非易失性存储器芯片的存储器模块来进行说明，但存储器模块可以任何适当数目的非易失性存储器芯片来实施。

控制器204用以控制非易失性存储器存储系统200的整体运作，例如数据的存储、读取与擦除等。控制器204是电性连接至存储器模块，特别是，控制器204是通过第一芯片使能管脚CE0连接至第一非易失性存储器芯片202a与第二非易失性存储器芯片202b，并且通过第二芯片使能管脚CE1连接至第三非易失性存储器芯片202c与第四非易失性存储器芯片202d。第一芯片使能管脚CE0与第二芯片使能管脚CE1用以传递控制器204所传送的芯片使能信号。

具体来说，当控制器204预期要对第一非易失性存储器芯片202a、第二非易失性存储器芯片202b、第三非易失性存储器芯片202c或第四非易失性存储器芯片202d进行存取时，则控制器204必须先通过第一芯片使能管脚CE0或第二芯片使能管脚CE1传送芯片使能信号将第一非易失性存储器芯片202a、第二非易失性存储器芯片202b、第三非易失性存储器芯片202c或第四非易失性存储器芯片202d使能，其中当控制器204经由第一芯片使能管脚CE0传送芯片使能信号时会同时使能第一非易失性存储器芯片202a与第二非易失性存储器芯片202b，并且当控制器204经由第二芯片使能管脚CE1传送芯片使能信号时会同时使能第三非易失性存储器芯片202c与第四非易失性存储器芯片202d。

在此，控制器204包括存储器接口204a与微处理器204b。存储器接口204a是用以存取存储器模块。也就是，主机欲写入至存储器模块的数据会经由存储器接口204a转换为存储器模块所能接受的格式。微处理器204b是耦接至存储器接口204a用以接收与处理主机所下达的指令，例如写入数据、读取数据、擦除数据等。

值得一提的是，由于控制器204传送芯片使能信号时会同时使能由一个芯片使能管脚所一起连接的两个非易失性存储器芯片，因此控制器204的微处理器204b会针对预期执行单信道存取或多信道存取(例如，双通道存取)而下达不同的存取指令，其中单信道存取是指同一时间仅作动一个I/O总线来存取单一非易失性存储器芯片，而多信道存取是指同一时间通过作动多个I/O总线来存取多个非易失性存储器芯片。

具体来说，例如当微处理器204b预期对第一非易失性存储器芯片202a与第二非易失性存储器芯片202b进行平行写入(或读取)时，微处理器204b会选择经由第一芯片使能管脚CE0传送芯片使能信号以使能第一非易失性存储器芯片202a与该第二非易失性存储器芯片202b，然后对第一非易失性存储器芯片202a与第二非易失性存储器芯片202b同时下达的写入(或读取)指令。另外，例如当微处理器204b预期对第一非易失性存储器芯片202a执行单一写入(或读取)时，微处理器204b会选择经由第一芯片使能管脚CE0传送芯片使能信号以使能第一非易失性存储器芯片202a，然后对第一非易失性存储器芯片202a下达的写入(或读取)指令。然而，在使能第一非易失性存储器芯片202a时第二非易失性存储器芯片202b亦会同时被使能，因此微处理器204b会对第二非易失性存储器芯片202b下达不会异动其所存储数据的非存取指令。在本实施例中，此非存取指令为重置指令，其仅会重置非易失性存储器芯片而不会对非易失性存储器芯片进行任何写入或读取动作。在本发明另一实施例中，此非存取指令亦可使用状态查询指令或其它不会更动非易失性存储器芯片内部的值的指令。

此外，虽未绘示于本实施例，但控制器204可更包括存储器管理模块、缓冲存储器与电源管理模块等一般快闪存储器控制器常见的功能模块。

传输接口206用以连接主机。在本实施例中，传输接口206为SD接口。然而，必须了解的是本发明不限于此，传输接口206亦可以是PCI Express接口、IEEE 1394接口、SATA接口、MS接口、MMC接口、USB接口、CF接口、IDE接口或其它适合的数据传输接口。

在本发明的一个实施例中，非易失性存储器存储系统200更包括第一I/O总线232、第二I/O总线234与控制总线250。第一I/O总线232与第二I/O总线234用以配合控制总线250以符合传输协议的方式执行指令及传递控制器204所存取的数据。第一I/O总线232是连接在第一非易失性存储器芯片202a、第三非易失性存储器芯片202c与控制器204之间，以及第二I/O总线234是连接在第二非易失性存储器芯片202b、第四非易失性存储器芯片202d与控制器204之间。

在本实施例中，控制总线250包括RE(read enable，读使能)、WE(writeenable，写使能)、CLE(command latch enable，命令锁存使能)、ALE(address latchenable，地址锁存使能)、WP(write protect，写保护)与R/B(ready/busy output，就绪/忙输出)管脚。此控制总线250是连接在第一非易失性存储器芯片202a、第二非易失性存储器芯片202b、第三非易失性存储器芯片202c、第四非易失性存储器芯片202d与控制器204之间，并且用以配合I/O总线以符合传输协议的方式执行控制器204所下达的指令。

图3是根据本发明实施例所绘示的存取方法的流程图。

请参照图3，当主机预期对非易失性存储器存储系统200进行存取(即写入或读取指令)时，在步骤S301中微处理器204b会决定预期存取的非易失性存储器芯片。接着，在步骤S303中依据非易失性存储器芯片的配置判断是否执行多信道存取。

倘若在步骤S303中判断执行多通道存取(例如，同时存取第三非易失性存储器芯片202c与第四非易失性存储器芯片202d的双信道存取)时，则在步骤S305中会选择对应的芯片使能管脚(例如，芯片使能管脚CE1)并传送芯片使能信号。之后在步骤S307中微处理器204b会对已使能的多个非易失性存储器芯片(例如，第三非易失性存储器芯片202c与第四非易失性存储器芯片202d)下达存取指令。最后，在步骤S309中经由多个I/O总线同时存取多个非易失性存储器芯片中的数据，例如经由第一I/O总线232传递对第三非易失性存储器芯片202c所存取的数据且经由第二I/O总线234传递对第四非易失性记体202d所存取的数据。

倘若在步骤S303中判断非执行多通道存取(例如，仅对第一非易失性存储器芯片202a执行单信道存取)时，则在步骤S311中会选择对应的芯片使能接脚(例如芯片使能管脚CE0)并传送芯片使能信号。之后在步骤S313中微处理器204b会对已使能且欲存取的非易失性存储器芯片(例如，第一非易失性存储器芯片202a)下达存取指令，同时对已使能但不存取的非易失性存储器芯片(例如，第二非易失性存储器芯片202b)下达非存取指令。最后，在步骤S315中经由对应I/O总线存取所欲存取的非易失性存储器芯片中的数据，例如经由第一I/O总线232传递对第一非易失性存储器芯片202a所存取的数据。

综上所述，本发明使用单一芯片使能管脚连接多个非易失性存储器芯片，以节省芯片使能管脚，缩小非易失性存储器存储系统的体积。此外，通过微处理器对同时使能的非易失性存储器芯片下达相同的存取指令以使得非易失性存储器存储系统可进行多信道存取，并且通过微处理器对特定非易失性存储器芯片下达存取指令且对另外非易失性存储器芯片下达非存取指令(例如重置指令)以使得在单一芯片使能管脚连接多个非易失性存储器芯片的架构下亦可执行单通道存取。

虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的权利要求所限定的为准。

Claims (14)

1.一种非易失性存储器存储系统，包括：

一传输接口，用以连接一主机；

一存储器模块，至少包括一第一非易失性存储器芯片与一第二非易失性存储器芯片，该第一非易失性存储器芯片与该第二非易失性存储器芯片会通过一芯片使能管脚同时接收一芯片使能信号而使能；以及

一控制器，耦接至该传输接口与该存储器模块且用以输出该芯片使能信号，

其中当该控制器执行一多通道存取时，该控制器会使能该第一非易失性存储器芯片与该第二非易失性存储器芯片后对该第一非易失性存储器芯片与该第二非易失性存储器芯片下达一存取指令，并且

当该控制器执行一单通道存取时，该控制器会使能该第一非易失性存储器芯片与该第二非易失性存储器芯片后对该第一非易失性存储器芯片与该第二非易失性存储器芯片的其中之一下达该存取指令，且对该第一非易失性存储器芯片与该第二非易失性存储器芯片的另一个下达一非存取指令，其中该非存取指令不会异动存储在该第一非易失性存储器芯片与该第二非易失性存储器芯片中的数据。

2.如权利要求1所述的非易失性存储器存储系统，更包括：

多个I/O总线，分别地连接在该第一非易失性存储器芯片与该控制器之间以及该第二非易失性存储器芯片与该控制器之间且用以传送该控制器所下达的该存取指令与该非存取指令或所存取的数据；以及

一控制总线，连接在该第一非易失性存储器芯片、该第二非易失性存储器芯片与该控制器之间且用以传送该控制器所下达的该存取指令。

3.如权利要求1所述的非易失性存储器存储系统，其中该存取指令为写入指令或读取指令。

4.如权利要求1所述的非易失性存储器存储系统，其中该非存取指令为重置指令或状态查询指令。

5.如权利要求1所述的非易失性存储器存储系统，其中该第一非易失性存储器芯片与该第二非易失性存储器芯片为单级单元NAND快闪存储器或多级单元NAND快闪存储器。

6.如权利要求1所述的非易失性存储器存储系统，其中该传输接口为PCI Express接口、USB接口、IEEE 1394接口、SATA接口、MS接口、MMC接口、SD接口、CF接口或IDE接口。

7.一种控制器，其适用控制一非挥性存储器存储系统的一存储器模块，该存储器模块至少包括一第一非易失性存储器芯片与一第二非易失性存储器芯片，并且该第一非易失性存储器芯片与该第二非易失性存储器芯片会通过一芯片使能管脚同时接收一芯片使能信号而使能，该控制器包括：

一存储器接口，用以存取该存储器模块；以及

一微处理器，耦接至该存储器接口且用以输出该芯片使能信号，

其中当该微处理器执行一多信道存取时，该微处理器会在以该芯片使能信号使能该第一非易失性存储器芯片与该第二非易失性存储器芯片后对该第一非易失性存储器芯片与该第二非易失性存储器芯片下达一存取指令，并且

当该微处理器执行一单信道存取时，该微处理器会在以该芯片使能信号使能该第一非易失性存储器芯片与该第二非易失性存储器芯片后对该第一非易失性存储器芯片与该第二非易失性存储器芯片的其中之一下达该存取指令，且对该第一非易失性存储器芯片与该第二非易失性存储器芯片的另一个下达一非存取指令，其中该非存取指令不会异动存储在该第一非易失性存储器芯片与该第二非易失性存储器芯片中的数据。

8.如权利要求7所述的控制器，其中该存取指令为写入指令或读取指令。

9.如权利要求7所述的控制器，其中该非存取指令为重置指令或状态查询指令。

10.如权利要求7所述的控制器，其中该第一非易失性存储器芯片与该第二非易失性存储器芯片为单级单元NAND快闪存储器或多级单元NAND快闪存储器。

11.如权利要求7所述的控制器，其中该非挥性存储器存储系统为一USB随身碟、一快闪存储卡或一固态硬盘。

12.一种存取方法，其适用存取一非挥性存储器存储系统的一存储器模块，该存储器模块至少包括一第一非易失性存储器芯片与一第二非易失性存储器芯片，并且该第一非易失性存储器芯片与该第二非易失性存储器芯片会通过一芯片使能管脚同时接收一芯片使能信号而使能，该存取方法包括：

判断是同时存取该第一非易失性存储器芯片与该第二非易失性存储器芯片还是仅存取该第一非易失性存储器芯片与该第二非易失性存储器芯片的其中之一；

当判断同时存取该第一非易失性存储器芯片与该第二非易失性存储器芯片时，以该芯片使能信号使能该第一非易失性存储器芯片与该第二非易失性存储器芯片、对该第一非易失性存储器芯片与该第二非易失性存储器芯片下达一存取指令并且存取该第一非易失性存储器芯片与该第二非易失性存储器芯片的数据；以及

当判断仅存取该第一非易失性存储器芯片与该第二非易失性存储器芯片的其中之一时，以该芯片使能信号使能该第一非易失性存储器芯片与该第二非易失性存储器芯片、对该第一非易失性存储器芯片与该第二非易失性存储器芯片的该其中之一下达该存取指令且对该第一非易失性存储器芯片与该第二非易失性存储器芯片的另一个下达一非存取指令并且存取该第一非易失性存储器芯片与该第二非易失性存储器芯片的该其中之一的数据，其中该非存取指令不会异动存储在该第一非易失性存储器芯片与该第二非易失性存储器芯片中的数据。

13.如权利要求12所述的存取方法，其中该存取指令为写入指令或读取指令。

14.如权利要求12所述的存取方法，其中该非存取指令为重置指令或状态查询指令。

Images