CN103530244A - 存储器装置和存储器控制方法 - Google Patents

存储器装置和存储器控制方法 Download PDF

Info

Publication number
CN103530244A
CN103530244A CN201210308217.XA CN201210308217A CN103530244A CN 103530244 A CN103530244 A CN 103530244A CN 201210308217 A CN201210308217 A CN 201210308217A CN 103530244 A CN103530244 A CN 103530244A
Authority
CN
China
Prior art keywords
memory
storage arrangement
system block
crystal grain
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210308217.XA
Other languages
English (en)
Other versions
CN103530244B (zh
Inventor
颜伟伦
罗峻译
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Publication of CN103530244A publication Critical patent/CN103530244A/zh
Application granted granted Critical
Publication of CN103530244B publication Critical patent/CN103530244B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types

Abstract

一种存储器装置，包括：一第一存储器晶粒，包含一第一系统区块；一第二存储器晶粒，包含一第二系统区块：以及一控制器，透过一单一晶片启动通道耦接至该第一存储器晶粒和该第二存储器晶粒，用以在该第一系统区块与该第二系统区块写入相同的系统内编程码，其中，当该存储器装置初始时，该控制器透过该晶片启动通道自该第一系统区块或第二系统区块读取该系统内编程码。

Description

存储器装置和存储器控制方法
技术领域
本发明系有关于电脑技术，特别系有关于存取方法。
背景技术
储存元件常被使用在数位相机、行动电话、及个人数位助理(Personal DigitalAssistant，简称PDA)、全球卫星导航定位系统（GLOBAL POSITIONING SYSTEM，简称GPS）、多媒体拨放器（Moving Picture Experts Group 1Layer 3，简称MP3）…等等具存取能力的可携式电子装置中，尤其以非挥发性存储器(如：快闪存储器flashmemory)最为常见。
然而，储存元件在读取系统内编程码(In-System Programming code，ISP code)时，会因为总线冲突而导致读取到错误的系统内编程码。因此，亟需要一种新的存储器控制方法，来克服这些问题。
发明内容
有鉴于此，本揭露提一种存储器装置，包括：一第一存储器晶粒，包含一第一系统区块；一第二存储器晶粒，包含一第二系统区块：以及一控制器，透过一单一晶片启动通道耦接至第一存储器晶粒和第二存储器晶粒，用以在第一系统区块与第二系统区块写入相同的系统内编程码，其中，当存储器装置初始时，控制器透过晶片启动通道自第一系统区块或第二系统区块读取系统内编程码。
本揭露亦提供一种存储器控制方法，适用于具有一第一存储器晶粒、一第二存储器晶粒和一控制器的的一存储器装置，其中，第一存储器晶粒包含一第一系统区块，且第二存储器晶粒包含一第二系统区块，存储器控制方法包括：在第一系统区块与第二系统区块写入相同的系统内编程码；以及当存储器装置起始时，藉由控制器透过一单一晶片启动通道从第一系统区块或第二系统区块读取系统内编程码。
为了让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图示，作详细说明如下：
附图说明
图1为一般存储器装置的一示意图；
图2为本揭露的存储器装置的一示意图；
图3为本揭露的存储器装置的另一示意图；
图4为本揭露的存储器控制方法的一流程图；
图5为本揭露的存储器控制方法的另一流程图；以及
图6为本揭露的读取系统内编程码的一示意图。
主要元件符号说明
100、200、300：存储器装置；
SB1、SB2：系统区块；
110、120、210、220、310、320：存储器晶粒；
130、230、330：控制器；
140、150、240、340：晶片启动通道；
150、350：非易失性存储器。
具体实施方式
以下说明是执行本发明的最佳模式。习知技艺者应能知悉在不脱离本发明的精神和架构的前提下，当可作些许更动、替换和置换。本发明的范畴当视所附申请专利范围而定。
图1系一般存储器装置的一示意图。如图1所示，存储器装置100为传统具有双晶片启动通道和双存储器晶粒(2CE-2Die)的存储器装置。控制器130可分别透过两个晶片启动通道140和150读取系统区块SB1和SB2。由于存储器装置100具有两个晶片启动通道140和150，因此控制器130读取系统区块内的系统内编程码(In-SystemProgramming code，ISP code)时，不会读取错误(例如读取系统区块SB1的系统内编程码时，读到系统区块SB2的系统内编程码)。
但是，为了设计上的需要，晶片启动通道的数量常会被缩减(例如将晶片启动通道140或150移除)，因此存储器装置仅有单一晶片启动通道。传统具有单一晶片启动通道和双存储器晶粒(1CE-2Die)的存储器装置(例如图2的存储器装置200)在每次给电之后(即初始时)，存储器装置操作在第一模式(Non-1CE 2Die Mode)，并且存储器装置要根据额外的一组特别命令(Special Command)才能转换成第二模式(1CE 2Die Mode)，但是断电之后又恢复到第一模式。并且传统单晶片启动通道的存储器装置在第一模式读取存储器晶粒(Flash)的系统内编程码时，会因为总线冲突(Bus Conflict)的影响，无法确认是哪一颗存储器晶粒会执行正确的动作，例如控制器读取数据时，数据的来源可能晶粒Die 0(例如存储器晶粒210)也有可能是晶粒Die 1(例如存储器晶粒220)，导致数据错误。
图2系本揭露的存储器装置的一示意图。存储器装置200与存储器装置100相似，最大的差别在于存储器装置200具有单一晶片启动通道和双存储器晶粒。如图2所示，存储器装置200包括存储器晶粒210和220和控制器230。详细而言，存储器晶粒210包含一系统区块(system block)SB1，存储器晶粒220包含一系统区块SB2。控制器230透过单一晶片启动(chip enable)通道240耦接至存储器晶粒210和220。当存储器装置200初始时，控制器230透过晶片启动通道240自系统区块SB1或系统区块SB2读取系统内编程码。由于系统区块SB1与SB2都写入相同的系统内编程码，因此控制器230从系统区块SB1或SB2读取系统内编程码时，来自系统区块SB1或SB2的系统内编程码都是一样的，因此控制器230所读取系统内编程码是正确的。
图3系本揭露的存储器装置的另一示意图，其中存储器装置300具有单一晶片启动通道和双存储器晶粒。如图3所示，存储器装置300与存储器装置200相似，差别在于存储器装置300具有非易失性存储器350，耦接至控制器330。非易失性存储器350可以是只读存储器(Read-Only Memory，ROM)，并且具有一只读存储器码(ROMcode)。
当存储器装置300初始时，系操作于第一模式(Non-1CE 2Die Mode)。当控制器330取得系统内编程码后，存储器装置300由第一模式转换成操作在第二模式(1CE 2Diemode)。当存储器装置300操作于第二模式时，控制器330根据该系统内编程码与该只读存储器码进行数据存取。当存储器装置300重新启动后，存储器装置300又重新操作在该第一模式。
图4系本揭露的存储器控制方法的一流程图，如图4所示，存储器控制方法包括下列步骤。
于步骤S41，在系统区块SB1与SB2写入相同的系统内编程码。当存储器装置300初始时，进入步骤S42，藉由控制器330透过晶片启动通道340从系统区块SB1或SB2读取系统内编程码，其中存储器装置300初始时，系操作于第一模式。
图5系本揭露的存储器控制方法的另一流程图，其中步骤S51~S52与步骤S41~S42相同。如图5所示，当控制器330取得该系统内编程码后，进入步骤S53，将存储器装置300由第一模式转换成操作在第二模式。当存储器装置300操作于第二模式时，进入步骤S54，根据该系统内编程码与非易失性存储器350所储存的只读存储器码进行数据存取，其中非易失性存储器350设置在该存储器装置300中。当存储器装置300重新启动后，回到步骤S52。
图6系本揭露的读取系统内编程码的一示意图。如图6所示，系统区块SB1与SB2都写入相同的系统内编程码，因此控制器330从系统区块SB1或SB2读取系统内编程码时，来自系统区块SB1或SB2的系统内编程码都是相同的，因此控制器330所读取系统内编程码是正确的。
因此，本揭露的存储器装置200与300在第一模式读取系统区块时，因为受总线冲突影响，数据的来源端可能来自晶粒Die 0(例如存储器晶粒210)或晶粒Die 1(例如存储器晶粒220)，但因为晶粒Die 0(例如存储器晶粒210)和晶粒Die 1(例如存储器晶粒220)的系统区块都写入相同的数据(即系统内编程码)，所以控制器读取系统区块时，都能确保控制器所读取的系统内编程码为正确的。
以上叙述许多实施例的特征，使所属技术领域中具有通常知识者能够清楚理解本说明书的形态。所属技术领域中具有通常知识者能够理解其可利用本发明揭示内容为基础以设计或更动其他制程及结构而完成相同于上述实施例的目的及/或达到相同于上述实施例的优点。所属技术领域中具有通常知识者亦能够理解不脱离本发明的精神和范围的等效构造可在不脱离本发明的精神和范围内作任意的更动、替代与润饰。

Claims (10)

1.一种存储器装置，包括：
一第一存储器晶粒，包含一第一系统区块；
一第二存储器晶粒，包含一第二系统区块：以及
一控制器，透过一单一晶片启动通道耦接至该第一存储器晶粒和该第二存储器晶粒，用以在该第一系统区块与该第二系统区块写入相同的系统内编程码，其中，当该存储器装置初始时，该控制器透过该晶片启动通道自该第一系统区块或第二系统区块读取该系统内编程码。
2.如权利要求1所述的存储器装置，其中该存储器装置初始时，操作于一第一模式。
3.如权利要求2所述的存储器装置，其中当该控制器取得该系统内编程码后，该存储器装置由该第一模式转换成操作在一第二模式。
4.如权利要求3所述的存储器装置，更包括：
一非易失性存储器，耦接至该控制器，并且具有一只读存储器码，其中当该存储器装置操作于该第二模式时，该控制器根据该系统内编程码与该只读存储器码进行数据存取。
5.如权利要求3所述的存储器装置，其中当该存储器装置重新启动后，该存储器装置操作在该第一模式。
6.一种存储器控制方法，适用于具有一第一存储器晶粒、一第二存储器晶粒和一控制器的的一存储器装置，其中，该第一存储器晶粒包含一第一系统区块，且该第二存储器晶粒包含一第二系统区块，该存储器控制方法包括：
在该第一系统区块与该第二系统区块写入相同的系统内编程码；以及
当该存储器装置起始时，藉由该控制器透过一单一晶片启动通道从该第一系统区块或该第二系统区块读取该系统内编程码。
7.如权利要求6所述的存储器控制方法，其中该存储器装置初始时，操作于一第一模式。
8.如权利要求7所述的存储器控制方法，包括：
当该控制器取得该系统内编程码后，将该存储器装置由该第一模式转换成操作在一第二模式。
9.如权利要求8所述的存储器控制方法，更包括：
当该存储器装置操作于该第二模式时，根据该系统内编程码与一非易失性存储器所储存的一只读存储器码进行数据存取，其中该非易失性存储器设置在该存储器装置中。
10.如权利要求8所述的存储器控制方法，其中当该存储器装置重新启动后，该存储器装置操作在该第一模式。
CN201210308217.XA 2012-07-05 2012-08-27 存储器装置和存储器控制方法 Active CN103530244B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101124172 2012-07-05
TW101124172A TWI520148B (zh) 2012-07-05 2012-07-05 記憶體裝置和記憶體控制方法

Publications (2)

Publication Number Publication Date
CN103530244A true CN103530244A (zh) 2014-01-22
CN103530244B CN103530244B (zh) 2017-03-01

Family

ID=49879420

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210308217.XA Active CN103530244B (zh) 2012-07-05 2012-08-27 存储器装置和存储器控制方法

Country Status (3)

Country Link
US (1) US8949504B2 (zh)
CN (1) CN103530244B (zh)
TW (1) TWI520148B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102500618B1 (ko) * 2017-12-12 2023-02-16 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR102559528B1 (ko) * 2018-03-20 2023-07-26 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
US11799268B2 (en) 2020-08-24 2023-10-24 Geoff W. Taylor Semiconductor integrated circuit and methodology for making same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1236452A (zh) * 1997-06-21 1999-11-24 皇家菲利浦电子有限公司 对光盘驱动器微控制器和光盘驱动器更新程序代码的方法
CN1411601A (zh) * 1999-12-17 2003-04-16 高通股份有限公司 具有集成嵌入式快闪和sram存储器的移动通信装置
US6907493B2 (en) * 1999-02-26 2005-06-14 Micron Technology, Inc. Memory device interface
CN1716200A (zh) * 2004-06-29 2006-01-04 旺宏电子股份有限公司 积体内电路电路程式化的装置与方法
CN101593549A (zh) * 2008-05-27 2009-12-02 群联电子股份有限公司 多非易失性存储器封装储存系统及其控制器与存取方法
CN101609712A (zh) * 2008-06-18 2009-12-23 群联电子股份有限公司 具有多非易失性存储器的存储系统及其控制器与存取方法
CN102193747A (zh) * 2010-03-03 2011-09-21 群联电子股份有限公司 数据写入方法、可复写式非易失性存储器控制器及系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7594135B2 (en) * 2003-12-31 2009-09-22 Sandisk Corporation Flash memory system startup operation
US8175012B2 (en) * 2009-03-26 2012-05-08 Mediatek Inc. Decoding/encoding method for booting from a NAND flash and system thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1236452A (zh) * 1997-06-21 1999-11-24 皇家菲利浦电子有限公司 对光盘驱动器微控制器和光盘驱动器更新程序代码的方法
US6907493B2 (en) * 1999-02-26 2005-06-14 Micron Technology, Inc. Memory device interface
CN1411601A (zh) * 1999-12-17 2003-04-16 高通股份有限公司 具有集成嵌入式快闪和sram存储器的移动通信装置
CN1716200A (zh) * 2004-06-29 2006-01-04 旺宏电子股份有限公司 积体内电路电路程式化的装置与方法
CN101593549A (zh) * 2008-05-27 2009-12-02 群联电子股份有限公司 多非易失性存储器封装储存系统及其控制器与存取方法
CN101609712A (zh) * 2008-06-18 2009-12-23 群联电子股份有限公司 具有多非易失性存储器的存储系统及其控制器与存取方法
CN102193747A (zh) * 2010-03-03 2011-09-21 群联电子股份有限公司 数据写入方法、可复写式非易失性存储器控制器及系统

Also Published As

Publication number Publication date
US20140013063A1 (en) 2014-01-09
TW201403620A (zh) 2014-01-16
TWI520148B (zh) 2016-02-01
CN103530244B (zh) 2017-03-01
US8949504B2 (en) 2015-02-03

Similar Documents

Publication Publication Date Title
US9093132B2 (en) Nonvolatile memory device, memory system and controller operating method
US8683113B2 (en) Concurrently searching multiple devices of a non-volatile semiconductor memory
CN106448733B (zh) 非易失性存储器设备、编程方法和其编程验证方法
US9741454B2 (en) Semiconductor memory device and method of operating the same
US9691490B2 (en) Semiconductor memory device including dummy memory cells and memory system including the same
KR101811297B1 (ko) 불휘발성 메모리를 제어하는 메모리 컨트롤러
CN106021120B (zh) 存储系统及其操作方法
CN106128505B (zh) 包括半导体存储器件的存储系统以及其编程方法
TWI658468B (zh) 記憶體系統及其操作方法
JP2010157216A5 (zh)
US9576669B2 (en) Nonvolatile memory devices and methods of programming and reading nonvolatile memory devices
US11442664B2 (en) Memory system and method of operating the same
US9589641B2 (en) Semiconductor memory device
US20150355706A1 (en) Electronic device and method for controlling electronic device
KR20150120366A (ko) 데이터 보호 방법, 장치 및 설비
CN103530244A (zh) 存储器装置和存储器控制方法
CN110837339B (zh) 数据整并方法、存储器存储装置及存储器控制电路单元
US10008288B2 (en) Power loss test device and method for nonvolatile memory device
US9286996B2 (en) Non-volatile memory system and method of programming the same
CN103946798A (zh) 使用概率解码的存储器系统中的位流混淆
JP2013069047A (ja) メモリシステム
US9152583B2 (en) Method for operating flash memories on a bus
US9100016B2 (en) Semiconductor circuit including a clock gating circuit
JP4929379B2 (ja) 半導体記憶装置及びデータ書き込み読み出し方法
US20180018128A1 (en) Memory system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant