KR20150120366A - 데이터 보호 방법, 장치 및 설비 - Google Patents

데이터 보호 방법, 장치 및 설비 Download PDF

Info

Publication number
KR20150120366A
KR20150120366A KR1020157022327A KR20157022327A KR20150120366A KR 20150120366 A KR20150120366 A KR 20150120366A KR 1020157022327 A KR1020157022327 A KR 1020157022327A KR 20157022327 A KR20157022327 A KR 20157022327A KR 20150120366 A KR20150120366 A KR 20150120366A
Authority
KR
South Korea
Prior art keywords
data
storage
stored
storage space
sub
Prior art date
Application number
KR1020157022327A
Other languages
English (en)
Other versions
KR102114642B1 (ko
Inventor
치준 시
Original Assignee
지티이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지티이 코포레이션 filed Critical 지티이 코포레이션
Publication of KR20150120366A publication Critical patent/KR20150120366A/ko
Application granted granted Critical
Publication of KR102114642B1 publication Critical patent/KR102114642B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G06F11/167—Error detection by comparing the memory output
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

데이터 보호 방법, 장치 및 설비가 개시된다. 상기 방법은 마스터 설비로부터 송신된 어드레스와 기억할 데이터를 포함하는 쓰기 명령을 수신하면 기억할 데이터를 기억 유닛 중 어드레스에 대응되는 제1 기억 공간에 쓰고, 기억할 데이터에 대응되는 보호 데이터를 보호 유닛 중 상기 어드레스에 대응되는 제2 기억 공간에 쓰는 단계와, 마스터 설비로부터 송신된 어드레스를 포함하는 읽기 명령을 수신하면 제1 기억 공간 중의 기억 데이터와 제2 기억 공간 중의 기억 데이터에 따라 복원 데이터를 결정하는 단계와, 복원 데이터를 읽기 명령의 응답 데이터로 하는 단계를 포함한다. 본 방법에 의하면 효율적인 기억 설비의 데이터 보호를 실현할 수 있다.

Description

데이터 보호 방법, 장치 및 설비{DATA PROTECTION METHOD, APPARATUS AND DEVICE}
본 발명은 정보기술 분야에 관한 것으로, 특히, 데이터 보호 방법, 장치 및 설비에 관한 것이다.
일부 특별한 분야에서 일부분의 데이터와 파일은 아주 중요해서 데이터가 손실되거나 데이터에 오류가 발생하면 엄청난 손실을 초래하게 된다. 그러나 전자 제품의 특성상 완전히 믿을 만한 기억 설비가 있을 수 없고 모든 데이터가 손실되지 않거나 데이터에 오류가 없도록 확보할 수 있는 방법은 있을 수 없는 법이다.
전통적인 기억 설비 중의 기억 유닛에 데이터를 읽기/쓰기할 경우, 기억 유닛이 마스터 설비 (Host)의 쓰기 명령에 따라 Host로부터 얻은 데이터를 기억하고, Host의 읽기 명령에 따라 Host에 해당 기억 데이터를 되돌린다. 그러나 실제적으로 이러한 기억이 완전히 믿을 만한 것이 아니고 기억 유닛에 기억된 데이터가 손실되거나 데이터에 오류가 발생할 수 있다. 일반적인 기억 설비의 보호의 경우 전문적인 구동 및 응용 소프트웨어의 지원을 필요로 하여 시스템의 운행 효율이 높지 않다.
본 발명의 실시예는 효율적인 기억 설비의 데이터 보호를 실현할 수 있는 데이터 보호 방법, 장치 및 설비를 제공한다.
본 발명의 실시예의 일 형태에 따르면, 마스터 설비로부터 송신된 어드레스와 기억할 데이터를 포함하는 쓰기 명령을 수신하면 상기 기억할 데이터를 기억 유닛 중 상기 어드레스에 대응되는 제1 기억 공간에 쓰고, 상기 기억할 데이터에 대응되는 보호 데이터를 보호 유닛 중 상기 어드레스에 대응되는 제2 기억 공간에 쓰는 단계와, 마스터 설비로부터 송신된 상기 어드레스를 포함하는 읽기 명령을 수신하면 상기 제1 기억 공간 중의 기억 데이터와 상기 제2 기억 공간 중의 기억 데이터에 따라 상기 기억할 데이터의 복원 데이터를 결정하는 단계와, 상기 복원 데이터를 상기 읽기 명령의 응답 데이터로 하는 단계를 포함하는 데이터 보호 방법을 제공한다.
상기 보호 유닛이 최소한 두개 보호 서브 유닛을 포함하고, 상기 제2 기억 공간은 상기 최소한 두개 보호 서브 유닛이 각각 상기 어드레스에 대응되는 기억 서브 공간을 포함한다.
상기 기억할 데이터에 대응되는 보호 데이터를 보호 유닛 중 상기 어드레스에 대응되는 제2 기억 공간에 쓰는 상기 단계가, 상기 보호 데이터를 상기 최소한 두개 보호 서브 유닛이 각각 상기 어드레스에 대응되는 기억 서브 공간에 각각 쓰는 단계를 포함한다.
상기 제1 기억 공간 중의 기억 데이터와 상기 제2 기억 공간 중의 기억 데이터에 따라 상기 기억할 데이터의 복원 데이터를 결정하는 상기 단계가, 상기 제1 기억 공간 중의 기억 데이터와 상기 제2 기억 공간 중 각 기억 서브 공간 중의 기억 데이터에 따라 상기 복원 데이터를 결정하는 단계를 포함한다.
상기 방법이 데이터 전환 모드에 따라 상기 기억할 데이터에 대해 전환 처리를 수행하여 상기 보호 데이터를 얻는 단계를 더 포함한다.
상기 제1 기억 공간 중의 기억 데이터와 상기 제2 기억 공간 중 각 기억 서브 공간 중의 기억 데이터에 따라 상기 복원 데이터를 결정하는 상기 단계가, 상기 데이터 전환 모드에 따라 상기 제2 기억 공간 중 제1 기억 서브 공간 중의 기억 데이터에 대해 상기 전환 처리에 대한 역전환 처리를 수행하여 제1 역전환 처리 후의 데이터를 얻는 단계와, 상기 제1 기억 공간 중의 기억 데이터와 상기 제1 기억 서브 공간중 대응되는 역전환 처리 후의 데이터가 일치한지 판단하여 제1 판단 결과를 획득하는 단계와, 상기 제1 판단 결과가 일치하다는 것이면 상기 제1 기억 공간 중의 기억 데이터를 상기 복원 데이터로 결정하는 단계와, 상기 제1 판단 결과가 일치하지 않는다는 것이면 상기 제2 기억 공간 중 제2 기억 서브 공간 중의 기억 데이터에 대해 상기 전환 처리에 대한 역전환 처리를 수행하여 제2 역전환 처리 후의 데이터를 얻고, 상기 제1 기억 공간 중의 기억 데이터, 상기 제1 역전환 처리 후의 데이터 및 상기 제2 역전환 처리 후의 데이터에 따라 상기 복원 데이터를 결정하는 단계를 포함한다.
상기 제1 기억 공간 중의 기억 데이터, 상기 제1 역전환 처리 후의 데이터 및 상기 제2 역전환 처리 후의 데이터에 따라 상기 복원 데이터를 결정하는 상기 단계가, 상기 제1 역전환 처리 후의 데이터와 상기 제2 역전환 처리 후의 데이터가 일치한지 판단하여 제2 판단 결과를 얻는 단계와, 상기 제2 판단 결과가 일치하다는 것이면 상기 제1 역전환 처리 후의 데이터와 상기 제2 역전환 처리 후의 데이터 중 어느 하나를 상기 복원 데이터로 결정하는 단계와, 상기 제2 판단 결과가 일치하지 않는다는 것이면 상기 제1 기억 공간 중의 기억 데이터를 상기 복원 데이터로 결정하는 단계를 포함한다.
상기 데이터 전환 모드는 마스터 설비에 의해 설정되는 것이다.
본 발명의 실시예의 다른 형태에 따르면 마스터 설비로부터 송신된 어드레스와 기억할 데이터를 포함하는 쓰기 명령을 수신하면 상기 기억할 데이터를 기억 유닛 중 상기 어드레스에 대응되는 제1 기억 공간에 쓰고, 상기 기억할 데이터에 대응되는 보호 데이터를 보호 유닛 중 상기 어드레스에 대응되는 제2 기억 공간에 쓰는 쓰기 모듈과, 마스터 설비로부터 송신된 상기 어드레스를 포함하는 읽기 명령을 수신하면 상기 제1 기억 공간 중의 기억 데이터와 상기 제2 기억 공간 중의 기억 데이터에 따라 상기 기억할 데이터의 복원 데이터를 결정하는 결정 모듈과, 상기 복원 데이터를 상기 읽기 명령의 응답 데이터로 하는 응답 모듈을 포함하는 데이터 보호 장치를 제공한다.
상기 보호 유닛이 최소한 두개 보호 서브 유닛을 포함하고, 상기 제2 기억 공간은 상기 최소한 두개 보호 서브 유닛이 각각 상기 어드레스에 대응되는 기억 서브 공간을 포함한다.
상기 쓰기 모듈이, 마스터 설비로부터 송신된 어드레스와 기억할 데이터를 포함하는 쓰기 명령을 수신하면 상기 기억할 데이터를 기억 유닛 중 상기 어드레스에 대응되는 제1 기억 공간에 쓰고 상기 보호 데이터를 상기 최소한 두개 보호 서브 유닛이 각각 상기 어드레스에 대응되는 기억 서브 공간에 각각 쓰는 쓰기 유닛을 포함한다.
상기 결정 모듈이, 마스터 설비로부터 송신된 상기 어드레스를 포함하는 읽기 명령을 수신하면 상기 제1 기억 공간 중의 기억 데이터와 상기 제2 기억 공간 중 각 기억 서브 공간 중의 기억 데이터에 따라 상기 복원 데이터를 결정하는 결정 유닛을 포함한다.
상기 장치가 데이터 전환 모드에 따라 상기 기억할 데이터에 대해 전환 처리를 수행하여 상기 보호 데이터를 얻는 전환 모듈을 더 포함한다.
상기 결정 유닛이, 상기 데이터 전환 모드에 따라 상기 제2 기억 공간 중 제1 기억 서브 공간 중의 기억 데이터에 대해 상기 전환 처리에 대한 역전환 처리를 수행하여 제1 역전환 처리 후의 데이터를 얻는 전환 서브 유닛과, 상기 제1 기억 공간 중의 기억 데이터와 상기 제1 기억 서브 공간중 대응되는 역전환 처리 후의 데이터가 일치한지 판단하여 제1 판단 결과를 획득하는 제1 판단 서브 유닛과, 상기 제1 판단 결과가 일치하다는 것이면 상기 제1 기억 공간 중의 기억 데이터를 상기 복원 데이터로 결정하는 제1 결정 서브 유닛과, 상기 제1 판단 결과가 일치하지 않는다는 것이면 상기 제2 기억 공간 중 제2 기억 서브 공간 중의 기억 데이터에 대해 상기 전환 처리에 대한 역전환 처리를 수행하여 제2 역전환 처리 후의 데이터를 얻고, 상기 제1 기억 공간 중의 기억 데이터, 상기 제1 역전환 처리 후의 데이터 및 상기 제2 역전환 처리 후의 데이터에 따라 상기 복원 데이터를 결정하는 제2 결정 서브 유닛을 포함한다.
상기 제2 결정 서브 유닛이, 상기 제1 역전환 처리 후의 데이터와 상기 제2 역전환 처리 후의 데이터가 일치한지 판단하여 제2 판단 결과를 얻는 제2 판단 서브 유닛과, 상기 제2 판단 결과가 일치하다는 것이면 상기 제1 역전환 처리 후의 데이터와 상기 제2 역전환 처리 후의 데이터 중 어느 하나를 상기 복원 데이터로 결정하는 제3 결정 서브 유닛과, 상기 제2 판단 결과가 일치하지 않는다는 것이면 상기 제1 기억 공간 중의 기억 데이터를 상기 복원 데이터로 결정하는 제4 결정 서브 유닛을 포함한다.
본 발명의 실시예의 또 다른 형태에 따르면 마스터 설비, 인터페이스 제어 유닛, 기억 유닛 및 보호 유닛을 포함하며, 상기 인터페이스 제어 유닛이 마스터 설비, 기억 유닛 및 보호 유닛에 각각 연결되고, 상기 인터페이스 제어 유닛이 상기한 데이터 보호 장치를 포함하는 기억 설비를 제공한다.
본 발명의 실시예에 의하면, 기억할 데이터에 대응되는 보호 데이터를 보호 유닛에 쓰고 해당 읽기 명령을 수신하면 보호 유닛과 기억 유닛 중의 기억 데이터에 따라 기억할 데이터의 복원 데이터를 결정하여 읽기 명령의 응답 데이터로 함으로써 효율적인 기억 설비의 데이터 보호를 실현할 수 있다.
도면은 본 발명에 대한 이해를 돕기위한 것으로 본 발명의 명세서의 일부분이고 본 발명의 실시예 및 그 설명은 본 발명을 해석하기 위한 것으로 본 발명을 한정하는 것이 아니다. 도면에서,
도1은 본 발명의 실시예에 따른 데이터 보호 방법을 나타낸 순서도이다.
도2는 일반적인 기억 설비의 설계 구조를 나타낸 도면이다.
도3A는 실시간 보호 기능을 갖는 기억 설비의 설계 구조를 나타낸 도면이다.
도3B는 도3A 중의 인터페이스 제어 유닛의 실현예를 나타낸 도면이다.
도4는 실시간 보호 기능을 갖는 기억 설비의 데이터 쓰기 순서를 나타낸 도면이다.
도5는 실시간 보호 기능을 갖는 기억 설비의 데이터 읽기 순서를 나타낸 도면이다. 및
도6은 데이터 자동 복원 순서를 나타낸 도면이다.
본 발명의 실시예의 목적, 기술 내용과 장점을 더욱 명확히 하기 위해 아래 도면과 구체적인 실시예를 결합하여 본 발명의 실시예를 상세하게 설명한다. 여기서, 상호 충돌되지 않는 상황하에서 본 발명중의 실시예 및 실시예에 기재된 특징을 상호 결합할 수 있다.
도1은 본 발명의 실시예에 따른 데이터 보호 방법을 나타낸 순서도이다. 도1을 참조하면 본 발명은 데이터 보호 방법을 제공하는데 상기 방법은 아래 단계를 포함한다.
마스터 설비로부터 송신된 어드레스와 기억할 데이터를 포함하는 쓰기 명령을 수신하면, 상기 기억할 데이터를 기억 유닛 중 상기 어드레스에 대응되는 제1 기억 공간에 쓰고, 상기 기억할 데이터에 대응되는 보호 데이터를 보호 유닛 중 상기 어드레스에 대응되는 제2 기억 공간에 쓴다(단계101).
마스터 설비로부터 송신된 상기 어드레스를 포함하는 읽기 명령을 수신하면 상기 제1 기억 공간 중의 기억 데이터와 상기 제2 기억 공간 중의 기억 데이터에 따라 상기 기억할 데이터의 복원 데이터를 결정한다(단계102).
상기 복원 데이터를 상기 읽기 명령의 응답 데이터로 한다(단계103).
상기한 바와 같이 기억할 데이터에 대응되는 보호 데이터를 보호 유닛에 쓰고, 해당 읽기 명령을 수신하면 보호 유닛과 기억 유닛 중의 기억 데이터에 따라 기억할 데이터의 복원 데이터를 결정하여 읽기 명령의 응답 데이터로 함으로써 효율적인 기억 설비의 데이터 보호를 실현한다.
여기서, 마스터 설비는 CPU, PCI Master 등 데이터 조작을 자발적으로 시작할 수 있는 설비로 구성될 수 있다.
기억 유닛과 보호 유닛은 각종 기억 설비로 구성될 수 있는데, 기억 설비의 유형은, 예를 들어 SDRAM, FLASH, EEPROM 메모리 칩이나 플래시 카드 등 외부 기억 설비이다.
상기 보호 데이터는 상기 기억할 데이터의 오류 검출 및 수정 데이터를 포함할 수 있는데, 그때 상기 제1 기억 공간 중의 기억 데이터와 상기 제2 기억 공간 중의 기억 데이터에 따라 상기 기억할 데이터의 복원 데이터를 결정하는 상기 단계는 아래 단계를 포함할 수 있다.
제2 기억 공간 중의 오류 검출 및 수정 데이터에 따라 상기 제1 기억 공간 중의 기억 데이터에 대해 오류 검출 계산을 수행하여 오류 검출 결과를 얻고,
오류 검출 결과가 오류가 있다는 것이면, 상기 제1 기억 공간 중의 기억 데이터를 상기 복원 데이터로 결정하며,
오류 검출 결과가 오류가 없다는 것이면, 오류 검출 및 수정 데이터에 따라 상기 제1 기억 공간 중의 기억 데이터에 대해 오류 수정 처리를 수행하여 오류 수정 처리 후의 데이터를 얻고 해당 오류 수정 처리 후의 데이터를 상기 복원 데이터로 결정한다.
또는 상기 보호 데이터는 상기 기억할 데이터의 두개 이상의 복제본 데이터를 포함할 수도 있는데, 그때 상기 제1 기억 공간 중의 기억 데이터와 상기 제2 기억 공간 중의 기억 데이터에 따라 상기 기억할 데이터의 복원 데이터를 결정하는 상기 단계는 아래 단계를 포함할 수 있다.
상기 제1 기억 공간 중의 기억 데이터와 상기 제2 기억 공간 중의 상기 두개 이상의 복제본 데이터 중 어느 한 복제본 데이터에 대응되는 기억 데이터가 일치한지 판단하고, 일치하면 상기 제1 기억 공간 중의 기억 데이터를 상기 복원 데이터로 결정하고, 일치하지 않으면 상기 제2 기억 공간 중의 상기 두개 이상의 복제본 데이터에 각각 대응되는 기억 데이터가 일치한지 판단하고, 일치하면 상기 제2 기억 공간 중의 상기 두개 이상의 복제본 데이터 중 어느 한 복제본 데이터에 대응되는 기억 데이터를 상기 복원 데이터로 결정하고, 일치하지 않으면 상기 제1 기억 공간 중의 기억 데이터를 상기 복원 데이터로 결정한다.
본 발명의 실시예에 있어서 상기 보호 유닛은 최소한 두개 보호 서브 유닛을 포함하고, 상기 제2 기억 공간은 상기 최소한 두개 보호 서브 유닛이 각각 상기 어드레스에 대응되는 기억 서브 공간을 포함할 수 있다.
상기 기억할 데이터에 대응되는 보호 데이터를 보호 유닛 중 상기 어드레스에 대응되는 제2 기억 공간에 쓰는 상기 단계는 상기 보호 데이터를 상기 최소한 두개 보호 서브 유닛이 각각 상기 어드레스에 대응되는 기억 서브 공간에 쓰는 단계를 포함할 수 있다.
상기 제1 기억 공간 중의 기억 데이터와 상기 제2 기억 공간 중의 기억 데이터에 따라 상기 기억할 데이터의 복원 데이터를 결정하는 상기 단계는 상기 제1 기억 공간 중의 기억 데이터와 상기 제2 기억 공간 중의 각 기억 서브 공간 중의 기억 데이터에 따라 상기 복원 데이터를 결정하는 단계를 포함할 수 있다.
상기 방법은 데이터 전환 모드에 따라 상기 기억할 데이터에 대해 전환 처리를 수행하여 상기 보호 데이터를 얻는 단계를 더 포함하는 것이 바람직하다.
상기 제1 기억 공간 중의 기억 데이터와 상기 제2 기억 공간 중의 각 기억 서브 공간 중의 기억 데이터에 따라 상기 복원 데이터를 결정하는 상기 단계는 아래 단계를 포함할 수 있다.
상기 데이터 전환 모드에 따라 상기 제2 기억 공간 중의 제1 기억 서브 공간 중에 기억한 데이터에 대해 상기 전환 처리에 대한 역전환 처리를 수행하여 제1 역전환 처리 후의 데이터를 얻고,
상기 제1 기억 공간 중의 기억 데이터와 상기 제1 기억 서브 공간에 대응되는 역전환 처리 후의 데이터가 일치한지 판단하여 제1 판단 결과를 획득하며,
상기 제1 판단 결과가 일치하다는 것이면 상기 제1 기억 공간 중의 기억 데이터를 상기 복원 데이터로 결정하고,
상기 제1 판단 결과가 일치하지 않는다는 것이면 상기 제2 기억 공간 중의 제2 기억 서브 공간 중의 기억 데이터에 대해 상기 전환 처리에 대한 역전환 처리를 수행하여 제2 역전환 처리 후의 데이터를 얻고, 상기 제1 기억 공간 중의 기억 데이터, 상기 제1 역전환 처리 후의 데이터 및 상기 제2 역전환 처리 후의 데이터에 따라 상기 복원 데이터를 결정한다.
여기서, 데이터 전환 모드는, 예를 들어 데이터를 반전하거나 어떤 오류 수정 알고리즘을 통해 처리하는 등 것이다.
상기 제1 기억 공간 중의 기억 데이터, 상기 제1 역전환 처리 후의 데이터 및 상기 제2 역전환 처리 후의 데이터에 따라 상기 복원 데이터를 결정하는 상기 단계는 아래 단계를 포함할 수 있다.
상기 제1 역전환 처리 후의 데이터와 상기 제2 역전환 처리 후의 데이터가 일치한지 판단하여 제2 판단 결과를 얻고,
상기 제2 판단 결과가 일치하다는 것이면, 상기 제1 역전환 처리 후의 데이터와 상기 제2 역전환 처리 후의 데이터 중 어느 하나를 상기 복원 데이터로 결정하며,
상기 제2 판단 결과가 일치하지 않는다는 것이면, 상기 제1 기억 공간 중의 기억 데이터를 상기 복원 데이터로 결정한다.
여기서, 상기 최소한 두개 보호 서브 유닛은, 예를 들어 최소한 두개 기억 읽기 쓰기 모듈이다. 최소한 두개 기억 읽기 쓰기 모듈의 데이터에 동시에 오류가 발생할 가능성이 매우 작기 때문에 신뢰도가 높은 데이터 기억 보호를 실현할 수 있다.
또한 상기 데이터 전환 모드는 미리 설정된 디폴트 모드일 수 있고, 마스터 설비에 의해 설정된 것일 수도 있다. 예를 들어 마스터 설비가 상기 쓰기 명령에 포함되는 모드 지시 정보를 통해 설정하여 얻는다.
본 발명의 실시예를 더욱 명확하게 설명하기 위해 아래 본 발명의 실시예의 바람직한 실시 형태를 제공한다.
도2는 일반적인 기억 설비의 설계 구조를 나타낸 도면이다. 도2를 참조하면 마스터 설비(Host)가 데이터를 기억 유닛 중 어떤 어드레스에 대응되는 기억 공간에 그대로 쓰고 해당 기억 공간으로부터 데이터를 읽는다.
도3A는 본 바람직한 실시 형태에 따른 실시간 보호 기능을 갖는 기억 설비의 설계 구조를 나타낸 도면이고, 도3B는 도3A 중의 인터페이스 제어 유닛의 실현예를 나타낸 도면이다. 도3A와 도3B를 참조하면 인터페이스 제어 유닛이 마스터 설비, 기억 유닛 및 보호 유닛에 각각 연결된다. 인터페이스 제어 유닛이 데이터를 기억 유닛에 그대로 송신하고 데이터는 전환 유닛에 의해 전환되며 전환된 데이터를 보호 유닛에 쓴다.
도3A와 도3B에 대응되어 본 바람직한 실시 형태에 따른 실시간 보호 기능을 갖는 기억 설비의 데이터 쓰기 순서는 도4에 도시한 바와 같이 구체적으로 아래 단계를 포함한다.
이번 처리 프로세스를 시작한다(단계401).
Host가 쓰기 명령을 인터페이스 전환 유닛에 송신한다(단계402).
인터페이스 전환 유닛이 수신한 어드레스를 하위층 기억 설비에 그대로 송신한다(단계403).
인터페이스 전환 유닛이 수신한 데이터를 하위층 기억 설비에 그대로 송신한다(단계404).
인터페이스 전환 유닛은 자체 디폴트 설정된 데이터 전환 모드 혹은 Host가 쓰기 명령을 통해 설정한 데이터 전환 모드에 따라 수신된 데이터를 전환하여 보호 유닛에 송신한다(단계405).
이번 프로세스를 끝낸다(단계406).
도5는 본 바람직한 실시 형태에 따른 실시간 보호 기능을 갖는 기억 설비의 데이터 읽기 순서를 나타낸 도면이다. 도5를 참조하면 실시간 보호 기능을 갖는 기억 설비의 데이터 읽기 프로세스의 구체적인 단계는 아래와 같다.
이번 처리 프로세스를 시작한다(단계501).
Host가 데이터 읽기 명령을 인터페이스 전환 유닛에 송신한다(단계502).
인터페이스 전환 유닛이 어드레스를 기억 유닛과 보호 유닛에 그대로 송신한다(단계503).
인터페이스 전환 유닛이 쓰기 프로세스에서 사용된 전환 모드에 따라, 보호 유닛으로부터 읽은 데이터를 역전환하여 역전환된 데이터를 얻고 역전환된 데이터와 기억 유닛으로부터 읽은 데이터를 비교하고, 일치하면 기억 유닛으로부터 읽은 데이터를 Host에 그대로 되돌리고 프로세스를 끝내고, 일치하지 않으면 오류의 발생을 검출한 것으로 도6에서 도시한 데이터 자동 복원 프로세스로 이동한다(단계504).
도6은 본 바람직한 실시 형태에 따른 데이터 자동 복원 순서를 나타낸 도면이다. 도6을 참조하면 데이터 자동 복원 프로세스의 구체적인 단계는 아래와 같다.
이번 처리 프로세스를 시작한다(단계601).
인터페이스 전환 유닛이 두개 전환 유닛(전환 유닛1과 전환 유닛2로 설정) 중의 데이터를 동시에 복원하여 복원 데이터1과 복원 데이터2를 형성한다(단계 602).
복원 데이터1과 복원 데이터2를 비교하여 일치하지 않으면 복원 데이터에 오류가 발생하였음을 표시하므로 기억 유닛으로부터 읽은 데이터를 Host에 그대로 되돌린다(단계603).
복원 데이터1과 복원 데이터2를 비교하여 일치하면 복원 데이터가 정확한 것을 확인할 수 있어서, 복원 데이터에 따라 기억 유닛 중의 데이터를 복원하고 복원 데이터1 혹은 복원 데이터2(즉, 도면 중의 "정확한 데이터")를 Host에 되돌린다(단계604).
이번 프로세스를 끝낸다(단계605).
또한 본 발명의 실시예는 데이터 보호 장치를 제공한다. 상기 장치는,
마스터 설비로부터 송신된 어드레스와 기억할 데이터를 포함하는 쓰기 명령을 수신하면, 상기 기억할 데이터를 기억 유닛 중 상기 어드레스에 대응되는 제1 기억 공간에 쓰고, 상기 기억할 데이터에 대응되는 보호 데이터를 보호 유닛 중 상기 어드레스에 대응되는 제2 기억 공간에 쓰는 쓰기 모듈;
마스터 설비로부터 송신된 상기 어드레스를 포함하는 읽기 명령을 수신하면, 상기 제1 기억 공간 중의 기억 데이터와 상기 제2 기억 공간 중의 기억 데이터에 따라 상기 기억할 데이터의 복원 데이터를 결정하는 결정 모듈;
상기 복원 데이터를 상기 읽기 명령의 응답 데이터로 하는 응답 모듈을 포함한다.
상기한 바와 같이 기억할 데이터에 대응되는 보호 데이터를 보호 유닛에 쓰고 해당 읽기 명령을 수신하면 보호 유닛과 기억 유닛 중의 기억 데이터에 따라 기억할 데이터의 복원 데이터를 결정하여 읽기 명령의 응답 데이터로 함으로써 효율적인 기억 설비의 데이터 보호를 실현한다.
여기서, 상기 보호 유닛이 최소한 두개 보호 서브 유닛을 포함하고, 상기 제2 기억 공간은 상기 최소한 두개 보호 서브 유닛이 각각 상기 어드레스에 대응되는 기억 서브 공간을 포함한다.
상기 쓰기 모듈이 마스터 설비로부터 송신된 어드레스와 기억할 데이터를 포함하는 쓰기 명령을 수신하면, 상기 기억할 데이터를 기억 유닛 중 상기 어드레스에 대응되는 제1 기억 공간에 쓰고, 상기 보호 데이터를 상기 최소한 두개 보호 서브 유닛이 각각 상기 어드레스에 대응되는 기억 서브 공간에 쓰는 쓰기 유닛을 포함한다.
상기 결정 모듈이 마스터 설비로부터 송신된 상기 어드레스를 포함하는 읽기 명령을 수신하면 상기 제1 기억 공간 중의 기억 데이터와 상기 제2 기억 공간 중 각 기억 서브 공간 중의 기억 데이터에 따라 상기 복원 데이터를 결정하는 결정 유닛을 포함한다.
상기 장치가 데이터 전환 모드에 따라 상기 기억할 데이터에 대해 전환 처리를 수행하여 상기 보호 데이터를 얻는 전환 모듈을 더 포함하는 것이 바람직하다.
상기 결정 유닛이 상기 데이터 전환 모드에 따라 상기 제2 기억 공간 중 제1 기억 서브 공간 중에 기억한 데이터에 대해 상기 전환 처리에 대한 역전환 처리를 수행하여 제1 역전환 처리 후의 데이터를 얻는 전환 서브 유닛; 상기 제1 기억 공간 중의 기억 데이터와 상기 제1 기억 서브 공간에 대응되는 역전환 처리 후의 데이터가 일치한지 판단하여 제1 판단 결과를 획득하는 제1 판단 서브 유닛; 상기 제1 판단 결과가 일치하다는 것이면 상기 제1 기억 공간 중의 기억 데이터를 상기 복원 데이터로 결정하는 제1 결정 서브 유닛; 상기 제1 판단 결과가 일치하지 않는다는 것이면 상기 제2 기억 공간 중 제2 기억 서브 공간 중의 기억 데이터에 대해 상기 전환 처리에 대한 역전환 처리를 수행하여 제2 역전환 처리 후의 데이터를 얻고, 상기 제1 기억 공간 중의 기억 데이터, 상기 제1 역전환 처리 후의 데이터 및 상기 제2 역전환 처리 후의 데이터에 따라 상기 복원 데이터를 결정하는 제2 결정 서브 유닛을 포함한다.
여기서, 상기 제2 결정 서브 유닛이 상기 제1 역전환 처리 후의 데이터와 상기 제2 역전환 처리 후의 데이터가 일치한지 판단하여 제2 판단 결과를 얻는 제2 판단 서브 유닛; 상기 제2 판단 결과가 일치하다는 것이면 상기 제1 역전환 처리 후의 데이터와 상기 제2 역전환 처리 후의 데이터 중 어느 하나를 상기 복원 데이터로 결정하는 제3 결정 서브 유닛; 상기 제2 판단 결과가 일치하지 않는다는 것이면 상기 제1 기억 공간 중의 기억 데이터를 상기 복원 데이터로 결정하는 제4 결정 서브 유닛을 포함한다.
또한 본 발명의 실시예는 기억 설비를 제공한다. 상기 기억 설비는 마스터 설비, 인터페이스 제어 유닛, 기억 유닛 및 보호 유닛을 포함하고, 상기 인터페이스 제어 유닛이 마스터 설비, 기억 유닛 및 보호 유닛에 각각 연결되고, 상기 인터페이스 제어 유닛이 상기한 데이터 보호 장치를 포함한다.
여기서, 인터페이스 제어 유닛은 프로그래머블 논리 소자(PLD) 혹은 ASIC칩으로 구성될 수 있다.
일반적인 기억 설비 보호는 일반적으로 소프트웨어와 하드웨어를 결합하는 방식으로 실현되므로 원가가 높을 뿐만 아니라 특히 전문적인 소프트웨어의 지원을 필요로 하여 일반적인 제품 개발에 대해 특별한 요구를 제기하는 문제점이 있다. 본 발명의 실시예에 따른 상기 기억 설비에 의하면 임베디드 시스템 혹은 기타 중소형 설비에 적용되어 쉽게 실현될 수 있으며 구동 및 응용 소프트웨어에 대한 특별한 요구가 없고 하드웨어만으로 실현될 수 있으므로 시스템 운행 효율이 아주 높다.
상기한 내용은 본 발명의 실시예의 실시 형태일 뿐이다. 여기서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 실시예의 원리를 벗어나지 않는 범위내에서 본 발명에 여러가지 개량과 윤색을 가져올 수 있는데 이 모든 개량과 윤색은 본 발명의 실시예의 보호 범위에 속한다.
산업상 이용 가능성
본 발명에 따른 기술 내용은 기억할 데이터에 대응되는 보호 데이터를 보호 유닛에 쓰고, 해당 읽기 명령을 수신하면 보호 유닛과 기억 유닛 중의 기억 데이터에 따라 기억할 데이터의 복원 데이터를 결정하여 읽기 명령의 응답 데이터로 함으로써 효율적인 기억 설비의 데이터 보호를 실현한다.

Claims (10)

  1. 마스터 설비로부터 송신된 어드레스와 기억할 데이터를 포함하는 쓰기 명령을 수신하면 상기 기억할 데이터를 기억 유닛 중 상기 어드레스에 대응되는 제1 기억 공간에 쓰고, 상기 기억할 데이터에 대응되는 보호 데이터를 보호 유닛 중 상기 어드레스에 대응되는 제2 기억 공간에 쓰는 단계와,
    마스터 설비로부터 송신된 상기 어드레스를 포함하는 읽기 명령을 수신하면 상기 제1 기억 공간 중의 기억 데이터와 상기 제2 기억 공간 중의 기억 데이터에 따라 상기 기억할 데이터의 복원 데이터를 결정하는 단계와,
    상기 복원 데이터를 상기 읽기 명령의 응답 데이터로 하는 단계를 포함하는 데이터 보호 방법.
  2. 제1항에 있어서,
    상기 보호 유닛이 최소한 두개 보호 서브 유닛을 포함하고, 상기 제2 기억 공간은 상기 최소한 두개 보호 서브 유닛이 각각 상기 어드레스에 대응되는 기억 서브 공간을 포함하고,
    상기 기억할 데이터에 대응되는 보호 데이터를 보호 유닛 중 상기 어드레스에 대응되는 제2 기억 공간에 쓰는 상기 단계가,
    상기 보호 데이터를 상기 최소한 두개 보호 서브 유닛이 각각 상기 어드레스에 대응되는 기억 서브 공간에 각각 쓰는 단계를 포함하며,
    상기 제1 기억 공간 중의 기억 데이터와 상기 제2 기억 공간 중의 기억 데이터에 따라 상기 기억할 데이터의 복원 데이터를 결정하는 상기 단계가, 상기 제1 기억 공간 중의 기억 데이터와 상기 제2 기억 공간 중 각 기억 서브 공간 중의 기억 데이터에 따라 상기 복원 데이터를 결정하는 단계를 포함하는 방법.
  3. 제2항에 있어서,
    데이터 전환 모드에 따라 상기 기억할 데이터에 대해 전환 처리를 수행하여 상기 보호 데이터를 얻는 단계를 더 포함하고,
    상기 제1 기억 공간 중의 기억 데이터와 상기 제2 기억 공간 중 각 기억 서브 공간 중의 기억 데이터에 따라 상기 복원 데이터를 결정하는 상기 단계가,
    상기 데이터 전환 모드에 따라 상기 제2 기억 공간 중 제1 기억 서브 공간 중의 기억 데이터에 대해 상기 전환 처리에 대한 역전환 처리를 수행하여 제1 역전환 처리 후의 데이터를 얻는 단계와,
    상기 제1 기억 공간 중의 기억 데이터와 상기 제1 기억 서브 공간에 대응되는 역전환 처리 후의 데이터가 일치한지 판단하여 제1 판단 결과를 획득하는 단계와,
    상기 제1 판단 결과가 일치하다는 것이면 상기 제1 기억 공간 중의 기억 데이터를 상기 복원 데이터로 결정하는 단계와,
    상기 제1 판단 결과가 일치하지 않는다는 것이면 상기 제2 기억 공간 중 제2 기억 서브 공간 중의 기억 데이터에 대해 상기 전환 처리에 대한 역전환 처리를 수행하여 제2 역전환 처리 후의 데이터를 얻고, 상기 제1 기억 공간 중의 기억 데이터, 상기 제1 역전환 처리 후의 데이터 및 상기 제2 역전환 처리 후의 데이터에 따라 상기 복원 데이터를 결정하는 단계를 포함하는 방법.
  4. 제3항에 있어서,
    상기 제1 기억 공간 중의 기억 데이터, 상기 제1 역전환 처리 후의 데이터 및 상기 제2 역전환 처리 후의 데이터에 따라 상기 복원 데이터를 결정하는 상기 단계가,
    상기 제1 역전환 처리 후의 데이터와 상기 제2 역전환 처리 후의 데이터가 일치한지 판단하여 제2 판단 결과를 얻는 단계와,
    상기 제2 판단 결과가 일치하다는 것이면 상기 제1 역전환 처리 후의 데이터와 상기 제2 역전환 처리 후의 데이터 중 어느 하나를 상기 복원 데이터로 결정하는 단계와,
    상기 제2 판단 결과가 일치하지 않는다는 것이면 상기 제1 기억 공간 중의 기억 데이터를 상기 복원 데이터로 결정하는 단계를 포함하는 방법.
  5. 제3항에 있어서,
    상기 데이터 전환 모드가 마스터 설비에 의해 설정되는 것인 방법.
  6. 마스터 설비로부터 송신된 어드레스와 기억할 데이터를 포함하는 쓰기 명령을 수신하면 상기 기억할 데이터를 기억 유닛 중 상기 어드레스에 대응되는 제1 기억 공간에 쓰고, 상기 기억할 데이터에 대응되는 보호 데이터를 보호 유닛 중 상기 어드레스에 대응되는 제2 기억 공간에 쓰는 쓰기 모듈과,
    마스터 설비로부터 송신된 상기 어드레스를 포함하는 읽기 명령을 수신하면 상기 제1 기억 공간 중의 기억 데이터와 상기 제2 기억 공간 중의 기억 데이터에 따라 상기 기억할 데이터의 복원 데이터를 결정하는 결정 모듈과,
    상기 복원 데이터를 상기 읽기 명령의 응답 데이터로 하는 응답 모듈을 포함하는 데이터 보호 장치.
  7. 제6항에 있어서,
    상기 보호 유닛이 최소한 두개 보호 서브 유닛을 포함하고, 상기 제2 기억 공간은 상기 최소한 두개 보호 서브 유닛이 각각 상기 어드레스에 대응되는 기억 서브 공간을 포함하고,
    상기 쓰기 모듈이,
    마스터 설비로부터 송신된 어드레스와 기억할 데이터를 포함하는 쓰기 명령을 수신하면 상기 기억할 데이터를 기억 유닛 중 상기 어드레스에 대응되는 제1 기억 공간에 쓰고, 상기 보호 데이터를 상기 최소한 두개 보호 서브 유닛이 각각 상기 어드레스에 대응되는 기억 서브 공간에 각각 쓰는 쓰기 유닛을 포함하며,
    상기 결정 모듈이,
    마스터 설비로부터 송신된 상기 어드레스를 포함하는 읽기 명령을 수신하면 상기 제1 기억 공간 중의 기억 데이터와 상기 제2 기억 공간 중 각 기억 서브 공간 중의 기억 데이터에 따라 상기 복원 데이터를 결정하는 결정 유닛을 포함하는 장치.
  8. 제7항에 있어서,
    데이터 전환 모드에 따라 상기 기억할 데이터에 대해 전환 처리를 수행하여 상기 보호 데이터를 얻는 전환 모듈을 더 포함하고,
    상기 결정 유닛이,
    상기 데이터 전환 모드에 따라 상기 제2 기억 공간 중 제1 기억 서브 공간 중의 기억 데이터에 대해 상기 전환 처리에 대한 역전환 처리를 수행하여 제1 역전환 처리 후의 데이터를 얻는 전환 서브 유닛과,
    상기 제1 기억 공간 중의 기억 데이터와 상기 제1 기억 서브 공간에 대응되는 역전환 처리 후의 데이터가 일치한지 판단하여 제1 판단 결과를 획득하는 제1 판단 서브 유닛과,
    상기 제1 판단 결과가 일치하다는 것이면 상기 제1 기억 공간 중의 기억 데이터를 상기 복원 데이터로 결정하는 제1 결정 서브 유닛과,
    상기 제1 판단 결과가 일치하지 않는다는 것이면 상기 제2 기억 공간 중 제2 기억 서브 공간 중의 기억 데이터에 대해 상기 전환 처리에 대한 역전환 처리를 수행하여 제2 역전환 처리 후의 데이터를 얻고, 상기 제1 기억 공간 중의 기억 데이터, 상기 제1 역전환 처리 후의 데이터 및 상기 제2 역전환 처리 후의 데이터에 따라 상기 복원 데이터를 결정하는 제2 결정 서브 유닛을 포함하는 장치.
  9. 제8항에 있어서,
    상기 제2 결정 서브 유닛이,
    상기 제1 역전환 처리 후의 데이터와 상기 제2 역전환 처리 후의 데이터가 일치한지 판단하여 제2 판단 결과를 얻는 제2 판단 서브 유닛과,
    상기 제2 판단 결과가 일치하다는 것이면 상기 제1 역전환 처리 후의 데이터와 상기 제2 역전환 처리 후의 데이터 중 어느 하나를 상기 복원 데이터로 결정하는 제3 결정 서브 유닛과,
    상기 제2 판단 결과가 일치하지 않는다는 것이면 상기 제1 기억 공간 중의 기억 데이터를 상기 복원 데이터로 결정하는 제4 결정 서브 유닛을 포함하는 장치.
  10. 마스터 설비, 인터페이스 제어 유닛, 기억 유닛 및 보호 유닛을 포함하며, 상기 인터페이스 제어 유닛이 마스터 설비, 기억 유닛 및 보호 유닛에 각각 연결되고, 상기 인터페이스 제어 유닛이 제6항 내지 제9항 중 어느 한 항에 기재한 데이터 보호 장치를 포함하는 기억 설비.
KR1020157022327A 2013-02-22 2013-11-14 데이터 보호 방법, 장치 및 설비 KR102114642B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201310057355.XA CN104008069B (zh) 2013-02-22 2013-02-22 一种数据保护方法、装置及设备
CN201310057355.X 2013-02-22
PCT/CN2013/087153 WO2014127650A1 (zh) 2013-02-22 2013-11-14 一种数据保护方法、装置及设备

Publications (2)

Publication Number Publication Date
KR20150120366A true KR20150120366A (ko) 2015-10-27
KR102114642B1 KR102114642B1 (ko) 2020-06-08

Family

ID=51368729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157022327A KR102114642B1 (ko) 2013-02-22 2013-11-14 데이터 보호 방법, 장치 및 설비

Country Status (6)

Country Link
US (1) US10191670B2 (ko)
EP (1) EP2960777B1 (ko)
JP (1) JP6231135B2 (ko)
KR (1) KR102114642B1 (ko)
CN (1) CN104008069B (ko)
WO (1) WO2014127650A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10579613B2 (en) * 2017-08-08 2020-03-03 International Business Machines Corporation Database recovery using persistent address spaces
US10528422B2 (en) * 2017-11-13 2020-01-07 Stmicroelectronics International N.V. Redundant storage of error correction code (ECC) checkbits for validating proper operation of a static random access memory (SRAM)
CN110083478B (zh) * 2018-01-25 2024-04-19 东莞力晶科技有限公司 一种数据恢复方法、数据恢复系统以及固态硬盘
US11194477B2 (en) 2018-01-31 2021-12-07 Micron Technology, Inc. Determination of a match between data values stored by three or more arrays
DE102018112816A1 (de) * 2018-05-29 2019-12-05 Infineon Technologies Ag Adresscodierter Zugriff auf Speicher
CN109992444A (zh) * 2019-03-25 2019-07-09 深圳忆联信息系统有限公司 一种基于硬件的端对端数据保护方法、装置、计算机设备及存储介质
CN111125794B (zh) * 2019-12-31 2023-09-26 海光云芯集成电路设计(上海)有限公司 访存控制方法、系统及存储装置控制器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010113014A (ko) * 2000-06-15 2001-12-24 마찌다 가쯔히꼬 반도체 장치 및 이에 사용되는 제어장치
KR20070085481A (ko) * 2005-09-29 2007-08-27 가부시끼가이샤 도시바 메모리 시스템 및 불휘발성 반도체 메모리 기입 방법
CN101477447A (zh) * 2009-01-21 2009-07-08 杭州华三通信技术有限公司 磁盘快照方法与装置
JP2009217875A (ja) * 2008-03-07 2009-09-24 Nec Corp メモリ装置、及び、その制御方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10198608A (ja) * 1997-01-08 1998-07-31 Mitsubishi Electric Corp メモリカード
US7620875B1 (en) * 2006-03-07 2009-11-17 Xilinx, Inc. Error correction code memory system with a small footprint and byte write operation
KR100845529B1 (ko) * 2007-01-03 2008-07-10 삼성전자주식회사 플래시 메모리 장치의 이씨씨 제어기 및 그것을 포함한메모리 시스템
US7873803B2 (en) * 2007-09-25 2011-01-18 Sandisk Corporation Nonvolatile memory with self recovery
CN101625897B (zh) * 2008-07-11 2012-05-30 群联电子股份有限公司 用于快闪存储器的数据写入方法、储存系统与控制器
KR101543245B1 (ko) * 2009-03-18 2015-08-11 삼성전자주식회사 에러 교정 장치와 이를 포함하는 메모리 장치와 데이터 처리 시스템
US8874958B2 (en) * 2010-11-09 2014-10-28 International Business Machines Corporation Error detection in a mirrored data storage system
JP5297479B2 (ja) * 2011-02-14 2013-09-25 エヌイーシーコンピュータテクノ株式会社 ミラーリング復旧装置、および、ミラーリング復旧方法
CN102855194B (zh) * 2012-08-08 2015-05-13 北京君正集成电路股份有限公司 数据存储方法和存储器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010113014A (ko) * 2000-06-15 2001-12-24 마찌다 가쯔히꼬 반도체 장치 및 이에 사용되는 제어장치
KR20070085481A (ko) * 2005-09-29 2007-08-27 가부시끼가이샤 도시바 메모리 시스템 및 불휘발성 반도체 메모리 기입 방법
JP2009217875A (ja) * 2008-03-07 2009-09-24 Nec Corp メモリ装置、及び、その制御方法
CN101477447A (zh) * 2009-01-21 2009-07-08 杭州华三通信技术有限公司 磁盘快照方法与装置

Also Published As

Publication number Publication date
JP6231135B2 (ja) 2017-11-15
EP2960777A1 (en) 2015-12-30
EP2960777A4 (en) 2016-02-24
JP2016511901A (ja) 2016-04-21
EP2960777B1 (en) 2020-01-01
CN104008069B (zh) 2018-06-15
US10191670B2 (en) 2019-01-29
CN104008069A (zh) 2014-08-27
WO2014127650A1 (zh) 2014-08-28
KR102114642B1 (ko) 2020-06-08
US20150378630A1 (en) 2015-12-31

Similar Documents

Publication Publication Date Title
KR20150120366A (ko) 데이터 보호 방법, 장치 및 설비
US10417070B2 (en) Techniques for handling errors in persistent memory
TWI553650B (zh) 以記憶體控制器來處理資料錯誤事件之方法、設備及系統
US9304855B2 (en) Data storage device
CN104637534B (zh) 半导体存储器件及操作其的方法
US10475517B2 (en) Characterizing and operating a non-volatile memory device
US20190258405A1 (en) Data storage device and operating method thereof
KR20120014939A (ko) 고체상태 소자들의 객체 지향 메모리
CN106205728B (zh) 奇偶校验电路及包括该奇偶校验电路的存储器装置
CN109493910B (zh) 微控制器及其操作方法以及具有该微控制器的存储系统
US10359943B2 (en) Data storage device
US9760509B2 (en) Memory storage device and control method thereof and memory control circuit unit and module
US11373723B2 (en) Encoder built-in self-test circuit applied in flash memory controller and associated method
US20230169028A1 (en) Bridge device and data storage system
US20140362648A1 (en) Non-volatile memory system and method of programming the same
CN101620575B (zh) 闪存卡及闪存预防数据毁损的方法
US9417954B2 (en) Data storage device and method for operating the same
TWI533316B (zh) 錯誤修正方法以及記憶體裝置
CN113628669A (zh) 针对存储器的有条件写回方案
KR20180055148A (ko) 반도체장치 및 반도체시스템
TWI711929B (zh) 處理識別裝置及用於處理識別之方法
US10203891B2 (en) Data storage device and data processing system
US9070480B2 (en) Semiconductor memory device and memory system including the same
CN105446701A (zh) 一种数据处理方法、电子设备及控制器
CN117762325A (zh) 固态硬盘数据读写方法和固态硬盘

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant