CN101604673B - 焊垫结构 - Google Patents

焊垫结构 Download PDF

Info

Publication number
CN101604673B
CN101604673B CN 200810109427 CN200810109427A CN101604673B CN 101604673 B CN101604673 B CN 101604673B CN 200810109427 CN200810109427 CN 200810109427 CN 200810109427 A CN200810109427 A CN 200810109427A CN 101604673 B CN101604673 B CN 101604673B
Authority
CN
China
Prior art keywords
welding pad
pad structure
pattern
supporting layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200810109427
Other languages
English (en)
Other versions
CN101604673A (zh
Inventor
吴炳昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=41470324&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN101604673(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN 200810109427 priority Critical patent/CN101604673B/zh
Publication of CN101604673A publication Critical patent/CN101604673A/zh
Application granted granted Critical
Publication of CN101604673B publication Critical patent/CN101604673B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种焊垫结构，位于主动电路结构上方。焊垫结构包括焊垫、保护层及主动电路结构中的最上层金属层。保护层覆盖焊垫且具有开口，而开口暴露出部分焊垫。位于开口下方的部分最上层金属层为支撑层，支撑层具有至少一个缝隙，且最上层金属层通过多个介层窗插塞与焊垫电性连接。

Description

焊垫结构
技术领域
本发明涉及一种焊垫结构，且特别涉及一种位于主动电路结构上方的焊垫结构。
背景技术
集成电路集积度愈来愈高，芯片所占面积愈大即是成本愈高。而输入/输出电路(I/O circuit)、静电防护电路(electrostatic discharge protectioncircuit)、焊垫(bonding pad)...等皆占有一定芯片面积，在某些情况下甚至大于主动电路本身所占的面积。
一般而言，焊垫皆是位于输入/输出电路的外围。已知技术发展出一种透过工艺技术直接将焊垫、输入/输出电路，以及主动电路形成在同一区域上，以大幅降低芯片面积及制造成本。此种将焊垫放置在主动电路区域上的技术称为BOAC(bond pad over active circuit，主动电路上方焊垫)。
在对焊垫进行接线的过程中，焊垫会因为引线压力及拉力的冲击，而使焊垫破裂或与介电层脱离，进而导致产品的导接不良。为解决此问题，已知技术会在焊垫下方形成支撑用金属层。在焊垫结构中使用越多层的支撑用金属层，可以增加焊垫结构的强度，但是会造成浪费空间以及成本上升等问题。
在现今半导体工艺中，为提升半导体元件的效能，会选择低介电常数的材料来形成介电层。然而，此低介电常数的介电层的强度较差，会导致焊垫结构的引线拉力强度(wire pull strength)及可靠度降低。如此一来，焊垫结构在只有一层支撑用金属层的情况下，在进行接线的过程中还是会造成焊垫破裂或与介电层脱离，更甚者会伤害到焊垫下方的其他半导体结构。
发明内容
有鉴于此，本发明的目的就是在提供一种焊垫结构，可避免焊垫破裂或与介电层脱离。
本发明的另一目的是提供一种焊垫结构，能有效地保护位于焊垫下方的半导体结构。
本发明提出一种焊垫结构，位于主动电路结构上方。焊垫结构包括焊垫、保护层及主动电路结构中的最上层金属层。保护层覆盖焊垫且具有开口，而开口暴露出部分焊垫。位于开口下方的部分最上层金属层为支撑层，支撑层具有至少一个缝隙，且最上层金属层通过多个介层窗插塞与焊垫电性连接。
依照本发明的一实施例所述，在上述的焊垫结构中，支撑层的图案例如是至少两个条状图案。
依照本发明的一实施例所述，在上述的焊垫结构中，条状图案例如是互相平行。
依照本发明的一实施例所述，在上述的焊垫结构中，条状图案例如是互相连接。
依照本发明的一实施例所述，在上述的焊垫结构中，支撑层的图案例如是螺旋状图案。
依照本发明的一实施例所述，在上述的焊垫结构中，支撑层的图案例如是格状图案。
依照本发明的一实施例所述，在上述的焊垫结构中，支撑层的图案包括至少两个环状图案。
依照本发明的一实施例所述，在上述的焊垫结构中，环状图案例如是同心环状图案。
本发明提出另一种焊垫结构，位于主动电路结构上方。焊垫结构包括焊垫、保护层、主动电路结构中的最上层金属层及多个介层窗插塞。焊垫包括接合部与非接合部，而接合部中的至少一部分为接合区。保护层覆盖焊垫且具有开口，而开口暴露出焊垫的接合部。最上层金属层包括支撑层及电路层。支撑层位于焊垫的接合区下方且具有至少一个缝隙。电路层位于焊垫下方。介层窗插塞电性连接焊垫与电路层。
依照本发明的另一实施例所述，在上述的焊垫结构中，支撑层的图案例如是至少两个条状图案。
依照本发明的另一实施例所述，在上述的焊垫结构中，条状图案例如是互相平行。
依照本发明的另一实施例所述，在上述的焊垫结构中，条状图案例如是互相连接。
依照本发明的另一实施例所述，在上述的焊垫结构中，支撑层的图案例如是螺旋状图案。
依照本发明的另一实施例所述，在上述的焊垫结构中，支撑层的图案例如是格状图案。
依照本发明的另一实施例所述，在上述的焊垫结构中，支撑层的图案包括至少两个环状图案。
依照本发明的另一实施例所述，在上述的焊垫结构中，环状图案例如是同心环状图案。
依照本发明的另一实施例所述，在上述的焊垫结构中，支撑层与电路层例如是互相连接。
依照本发明的另一实施例所述，在上述的焊垫结构中，支撑层与电路层例如是不相连接。
依照本发明的另一实施例所述，在上述的焊垫结构中，非接合部位于接合部的一侧。
依照本发明的另一实施例所述，在上述的焊垫结构中，非接合部位于接合部的两侧。
依照本发明的另一实施例所述，在上述的焊垫结构中，支撑层的图案例如是至少两个条状图案。
依照本发明的另一实施例所述，在上述的焊垫结构中，各个条状图案与位于各个条状图案至少一侧的电路层互相连接。
依照本发明的另一实施例所述，在上述的焊垫结构中，条状图案的延伸方向与接合部的延伸方向例如是平行或垂直。
依照本发明的另一实施例所述，在上述的焊垫结构中，位于接合部两侧的介层窗插塞互相对称。
依照本发明的另一实施例所述，在上述的焊垫结构中，位于接合部两侧的介层窗插塞互不对称。
基于上述，由于本发明所提出的焊垫结构中的支撑层具有至少一个缝隙，因此能够提高支撑层的杨氏系数，进而提高焊垫的引线拉力强度及可靠度，而避免在进行接线的过程中造成焊垫破裂或与介电层脱离。此外，支撑层还可以防止引线压力对焊垫下方的半导体结构造成伤害。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举实施例，并配合所附图式，作详细说明如下。
附图说明
图1所绘示为本发明的第一实施例的焊垫结构及最上层金属层的上示图。
图2所绘示为沿图1中I-I’剖面线的剖面图。
图3所绘示为本发明的第二实施例的焊垫结构及最上层金属层的上示图。
图4所绘示为本发明的第三实施例的焊垫结构及最上层金属层的上示图。
图5所绘示为本发明的第四实施例的焊垫结构及最上层金属层的上示图。
图6所绘示为本发明的第五实施例的焊垫结构及最上层金属层的上示图。
图7所绘示为本发明的第六实施例的焊垫结构及最上层金属层的上示图。
图8所绘示为本发明的第七实施例的焊垫结构及最上层金属层的上示图。
图9所绘示为本发明的第八实施例的焊垫结构及最上层金属层的剖面图。
附图标记说明
100、200、300、400、500、600、700、800：焊垫结构
102：基底                104：主动电路结构
106、206：焊垫           108：保护层
110、210、310、410、510、610、710：最上层金属层
112、212：介层窗插塞    114、214：接合部
116、216：非接合部      118：开口
120、220、320、420、520、620、720、820：支撑层
122、222、322、422、522、622、722：电路层
124、224、324、424、524、624、724：缝隙
126、226、326、626：条状图案426：螺旋状图案
726：环状图案     802：接合区
804：非接合区     806：客制化绕线
具体实施方式
图1所绘示为本发明的第一实施例的焊垫结构及最上层金属层的上示图。图2所绘示为沿图1中I-I’剖面线的剖面图。
请同时参照图1及图2，焊垫结构100位于基底102上主动电路结构104的上方。焊垫结构100包括焊垫106、保护层108、主动电路结构104中的最上层金属层110及介层窗插塞112。此外，主动电路结构104中的其他金属层可作为客制化绕线(customer routing)的用。
焊垫106包括接合部114与非接合部116。接合部114为焊垫106用以进行接线的部分，而非接合部116为焊垫106用以进行接线的部分。非接合部116例如是位于接合部114的一侧。焊垫106的材料例如是铝等金属材料。
在本实施例中，是以非接合部116位于接合部114的一侧为例进行说明，但并不用以限制本发明。在其他实施例中，非接合部116可位于接合部114的两侧。
保护层108覆盖焊垫106，以保护焊垫106，避免与外界接触而造成污染、金属氧化或是损坏等问题。保护层108具有开口118，而开口118暴露出焊垫106的接合部114。保护层108的材料例如是氧化硅或氮化硅等介电材料。
最上层金属层110包括支撑层120及电路层122。最上层金属层110的材料例如是铜等金属材料。支撑层120位于开口118所暴露出的焊垫106的接合部114下方，而电路层122位于焊垫106的非接合部116下方。支撑层120例如是与电路层122互相连接。在其他实施例中，支撑层120与电路层122也可以互不连接。
支撑层120具有至少一个缝隙124，此缝隙124可提高支撑层120的杨氏系数。支撑层120的图案并没有特别的限制，只要是具有缝隙124的图案即可。在本实施例中，支撑层120的图案是以至少两个条状图案126(如图1中的六个条状图案126)为例进行说明，且条状图案126例如是互相平行。虽然在本实施例中，电路层122与支撑层120互相连接的方式为各个条状图案126分别与电路层122电性连接，但是电路层122与支撑层120互相连接的方式并不限于此。
介层窗插塞112电性连接焊垫106与电路层122。介层窗插塞112的材料例如是钨等金属。
由上述第一实施例可知，由于焊垫结构100中的支撑层120具有至少一个缝隙124，可藉以提升支撑层120的杨氏系数，使得焊垫106的引线拉力强度及可靠度提高，所以能避免在后续进行接线的过程中造成焊垫106破裂或与介电层脱离的情况发生。此外，在后续进行接线的过程中，支撑层120还可以保护焊垫106下方的半导体结构，可用以防止引线压力对焊垫106下方的半导体结构(如主动电路结构104中的其他金属层)造成伤害。
图3所绘示为本发明的第二实施例的焊垫结构及最上层金属层的上示图。于图3中，与图1相同的构件则使用相同的标号并省略其说明。
请同时参照图1及图3，第二实施例中的焊垫结构200与第一实施例中的焊垫结构100的差异在于：第一实施例的焊垫106的非接合部116与介层窗插塞112是位于接合部114的一侧，而第二实施例的焊垫206的非接合部216与介层窗插塞212是位于接合部214的两侧。如此一来，在最上层金属层210中，电路层222会位于支撑层220的两侧。支撑层220例如是与电路层222互相连接。在其他实施例中，支撑层220与电路层222也可以互不连接。在本实施例中，位于接合部214两侧的介层窗插塞212互相对称。在其他实施例中，位于接合部214两侧的介层窗插塞212可互不对称。除此之外，第二实施例中的焊垫结构200与第一实施例的焊垫结构100的相似构件的材料及功效大致相同，故于此不再赘述。
由于第二实施例中的焊垫结构200与第一实施例的焊垫结构100具有相似的技术特征，即在支撑层220中具有位于相邻两个条状图案226之间的至少一个缝隙224，在后续进行接线的过程中可避免焊垫206破裂或与介电层脱离，且能有效地保护位于焊垫206下方的半导体结构。
图4所绘示为本发明的第三实施例的焊垫结构及最上层金属层的上示图。于图4中，与图1相同的构件则使用相同的标号并省略其说明。
请同时参照图1及图4，第三实施例中的焊垫结构300与第一实施例中的焊垫结构100的差异在于支撑层与电路层的连接方式不同。在第一实施例的最上层金属层110的支撑层120中，各个条状图案126互不连接且分别与电路层122互相连接，而在第三实施例的最上层金属层310的支撑层320中，各个条状图案326互相连接，且条状图案326中的其中一条与电路层322互相连接。在其他实施例中，支撑层320与电路层322也可以互不连接。条状图案326的延伸方向例如是与接合部114的延伸方向平行。在其他实施例中，条状图案326的延伸方向也可以是与接合部114的延伸方向垂直。除此之外，第三实施例中的焊垫结构300与第一实施例的焊垫结构100的相似构件的材料及功效大致相同，故于此不再赘述。
由于第三实施例中的焊垫结构300与第一实施例的焊垫结构100具有相似的技术特征，即在支撑层320中具有至少一个缝隙324，在后续进行接线的过程中可避免焊垫106破裂或与介电层脱离，且能有效地保护位于焊垫106下方的半导体结构。
图5所绘示为本发明的第四实施例的焊垫结构及最上层金属层的上示图。于图5中，与图1相同的构件则使用相同的标号并省略其说明。
请同时参照图1及图5，第四实施例中的焊垫结构400与第一实施例中的焊垫结构100的差异在于：第一实施例的最上层金属层110的支撑层120的图案为至少两个条状图案126(如图1中的互相平行的六个条状图案126)，而在第四实施例的最上层金属层410的支撑层420的图案为螺旋状图案426。最上层金属层410的支撑层420例如是与电路层422电性连接。在其他实施例中，支撑层420与电路层222也可以互不连接。除此之外，第四实施例中的焊垫结构400与第一实施例的焊垫结构100的相似构件的材料及功效大致相同，故于此不再赘述。
由于第四实施例中的焊垫结构400与第一实施例的焊垫结构100具有相似的技术特征，即在支撑层420中具有至少一个缝隙424，在后续进行接线的过程中可避免焊垫106破裂或与介电层脱离，且能有效地保护位于焊垫106下方的半导体结构。
图6所绘示为本发明的第五实施例的焊垫结构及最上层金属层的上示图。于图6中，与图1相同的构件则使用相同的标号并省略其说明。
请同时参照图1及图6，第五实施例中的焊垫结构500与第一实施例中的焊垫结构100的差异在于：第一实施例的最上层金属层110的支撑层120的图案为至少两个条状图案126(如图1中的互相平行的六个条状图案126)，而在第五实施例的最上层金属层510的支撑层520的图案为格状图案。最上层金属层510的支撑层520例如是与电路层522电性连接。在其他实施例中，支撑层520与电路层522也可以互不连接。除此之外，第五实施例中的焊垫结构500与第一实施例的焊垫结构100的相似构件的材料及功效大致相同，故于此不再赘述。
由于第五实施例中的焊垫结构500与第一实施例的焊垫结构100具有相似的技术特征，即在支撑层520中具有至少一个缝隙524，在后续进行接线的过程中可避免焊垫106破裂或与介电层脱离，且能有效地保护位于焊垫106下方的半导体结构。
图7所绘示为本发明的第六实施例的焊垫结构及最上层金属层的上示图。于图7中，与图3相同的构件则使用相同的标号并省略其说明。
请同时参照图3及图7，第六实施例中的焊垫结构600与第二实施例中的焊垫结构200的差异在于：在第二实施例的最上层金属层210的支撑层220中，各个条状图案226同时与位于条状图案226两侧的电路层222互相连接，而在第六实施例的最上层金属层610的支撑层620中，各个条状图案626与位于条状图案626至少一侧的电路层622互相连接。在其他实施例中，支撑层620与电路层622也可以互不连接。除此之外，第六实施例中的焊垫结构600与第二实施例的焊垫结构200的相似构件的材料及功效大致相同，故于此不再赘述。
由于第六实施例中的焊垫结构600与第二实施例的焊垫结构200具有相似的技术特征，即在支撑层620中具有至少一个缝隙624，在后续进行接线的过程中可避免焊垫206破裂或与介电层脱离，且能有效地保护位于焊垫206下方的半导体结构。
图8所绘示为本发明的第七实施例的焊垫结构及最上层金属层的上示图。于图8中，与图1相同的构件则使用相同的标号并省略其说明。
请同时参照图1及图8，第七实施例中的焊垫结构700与第一实施例中的焊垫结构100的差异在于：第一实施例的最上层金属层110的支撑层120的图案为至少两个条状图案126(如图1中的互相平行的六个条状图案126)，而在第四实施例的最上层金属层710的支撑层720的图案为至少两个环状图案726(如图7中的三个环状图案726)，且环状图案726例如是同心环状图案。最上层金属层710的支撑层720例如是与电路层722互不连接。在其他实施例中，支撑层720与电路层722也可以电性连接。除此之外，第七实施例中的焊垫结构700与第一实施例的焊垫结构100的相似构件的材料及功效大致相同，故于此不再赘述。
由于第七实施例中的焊垫结构700与第一实施例的焊垫结构100具有相似的技术特征，即在支撑层720中具有至少一个缝隙724，在后续进行接线的过程中可避免焊垫106破裂或与介电层脱离，且能有效地保护位于焊垫106下方的半导体结构。
在上述第一实施例至第七实施例中，是以支撑层位于整个接合部下方为例进行说明。然而，在接合部中，至少一部分的接合部是用以进行接线的区域，称之为接合区，因此支撑层只要是位于接合区的下方，即可达成本发明的功效。以下，特举一实施例进行说明。
图9所绘示为本发明的第八实施例的焊垫结构及最上层金属层的剖面图。于图9中，与图2相同的构件则使用相同的标号并省略其说明。
请同时参照图2及图9，第八实施例中的焊垫结构800与第一实施例中的焊垫结构100的差异在于：第一实施例的支撑层120位于整个接合部114下方，而第八实施例的接合部114可分为接合区802与非接合区804，且支撑层820仅位于接合部114中用以进行接线的接合区802下方。支撑层820的图案可为第一实施例至第七实施例中的任一种支撑层的图案。除此之外，第八实施例中的焊垫结构800与第一实施例的焊垫结构100的相似构件的材料及功效大致相同，故于此不再赘述。
由于第八实施例中的支撑层820仅位于接合区802(部分接合部114)下方，因此非接合区804下方的空间可用以制作客制化绕线806。
综上所述，上述实施例至少具有下列优点：
1.通过本发明所提出的焊垫结构能够提高焊垫的引线拉力强度及可靠度。
2.本发明所提出的焊垫结构可在进行接线的过程中防止焊垫破裂或与介电层脱离。
3.利用本发明所提出的焊垫结构能在进行接线的过程中保护焊垫下方的半导体结构。
虽然本发明已以实施例披露如上，然其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的权利要求所界定者为准。

Claims (25)

1.一种焊垫结构，位于主动电路结构上方，其特征在于包括：
焊垫；
保护层，覆盖该焊垫且具有开口，而该开口暴露出部分该焊垫；以及
该主动电路结构中的最上层金属层，该最上层金属层的位于该开口下方的部分为支撑层，该支撑层具有至少一个缝隙，且该最上层金属层通过多个介层窗插塞与该焊垫电性连接。
2.如权利要求1所述的焊垫结构，其中该支撑层的图案包括至少两个条状图案。
3.如权利要求2所述的焊垫结构，其中所述条状图案互相平行。
4.如权利要求2所述的焊垫结构，其中所述条状图案互相连接。
5.如权利要求1所述的焊垫结构，其中该支撑层的图案包括螺旋状图案。
6.如权利要求1所述的焊垫结构，其中该支撑层的图案包括格状图案。
7.如权利要求1所述的焊垫结构，其中该支撑层的图案包括至少两个环状图案。
8.如权利要求7所述的焊垫结构，其中所述环状图案为同心环状图案。
9.一种焊垫结构，位于主动电路结构上方，其特征在于包括：
焊垫，包括接合部与非接合部，而该接合部中的至少一部分为接合区；
保护层，覆盖该焊垫且具有开口，而该开口暴露出该焊垫的该接合部；
该主动电路结构中的最上层金属层，包括：
支撑层，位于该焊垫的该接合区下方且具有至少一个缝隙；以及
电路层，位于该焊垫下方；以及
多个介层窗插塞，电性连接该焊垫与该电路层。
10.如权利要求9所述的焊垫结构，其中该支撑层的图案包括至少两个条状图案。
11.如权利要求10所述的焊垫结构，其中所述条状图案互相平行。
12.如权利要求10所述的焊垫结构，其中所述条状图案互相连接。
13.如权利要求9所述的焊垫结构，其中该支撑层的图案包括螺旋状图案。
14.如权利要求9所述的焊垫结构，其中该支撑层的图案包括格状图案。
15.如权利要求9所述的焊垫结构，其中该支撑层的图案包括至少两个环状图案。
16.如权利要求15所述的焊垫结构，其中所述环状图案为同心环状图案。
17.如权利要求9所述的焊垫结构，其中该支撑层与该电路层互相连接。
18.如权利要求9所述的焊垫结构，其中该支撑层与该电路层不相连接。
19.如权利要求9所述的焊垫结构，其中该非接合部位于该接合部的一侧。
20.如权利要求9所述的焊垫结构，其中该非接合部位于该接合部的两侧。
21.如权利要求20所述的焊垫结构，其中该支撑层的图案包括至少两个条状图案。
22.如权利要求21所述的焊垫结构，其中各该条状图案与位于各该条状图案至少一侧的该电路层互相连接。
23.如权利要求21所述的焊垫结构，其中所述条状图案的延伸方向与该接合部的延伸方向平行或垂直。
24.如权利要求20所述的焊垫结构，其中位于该接合部两侧的所述介层窗插塞互相对称。
25.如权利要求20所述的焊垫结构，其中位于该接合部两侧的所述介层窗插塞互不对称。
CN 200810109427 2008-06-12 2008-06-12 焊垫结构 Active CN101604673B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200810109427 CN101604673B (zh) 2008-06-12 2008-06-12 焊垫结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200810109427 CN101604673B (zh) 2008-06-12 2008-06-12 焊垫结构

Publications (2)

Publication Number Publication Date
CN101604673A CN101604673A (zh) 2009-12-16
CN101604673B true CN101604673B (zh) 2012-01-25

Family

ID=41470324

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200810109427 Active CN101604673B (zh) 2008-06-12 2008-06-12 焊垫结构

Country Status (1)

Country Link
CN (1) CN101604673B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110248069A1 (en) * 2010-04-09 2011-10-13 Gm Global Technology Operations, Inc. Ultrasonic weld pad for welding battery cell tabs
CN102184904A (zh) * 2011-04-12 2011-09-14 中颖电子股份有限公司 一种针对boac构架的焊盘结构及集成电路器件结构
CN106252313B (zh) * 2016-10-12 2018-12-11 上海华虹宏力半导体制造有限公司 一种接合焊盘结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1744798A (zh) * 2004-08-31 2006-03-08 华通电脑股份有限公司 于电路板上形成焊接凸块的方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1744798A (zh) * 2004-08-31 2006-03-08 华通电脑股份有限公司 于电路板上形成焊接凸块的方法

Also Published As

Publication number Publication date
CN101604673A (zh) 2009-12-16

Similar Documents

Publication Publication Date Title
US7915744B2 (en) Bond pad structures and semiconductor devices using the same
US7741716B1 (en) Integrated circuit bond pad structures
JP6008603B2 (ja) 半導体装置
JP4938983B2 (ja) 半導体集積回路
JP2008004736A (ja) 半導体パッケージ
JP2009064848A (ja) 半導体装置
US7531903B2 (en) Interconnection structure used in a pad region of a semiconductor substrate
US8115320B2 (en) Bond pad structure located over active circuit structure
CN101604673B (zh) 焊垫结构
US8710667B2 (en) Semiconductor device
JP2010050177A (ja) 半導体装置
JP2007258469A (ja) 半導体集積回路装置
JP2000058583A (ja) 半導体装置
JP5467736B2 (ja) 半導体集積回路
US8878370B2 (en) Bond pad structure
JP2008078354A (ja) 半導体装置
JP2005026679A (ja) 半導体装置
US7667303B2 (en) Multi-chip package
JP2007059867A (ja) 半導体装置
KR101495713B1 (ko) 칩온필름 장치
JP6006527B2 (ja) 半導体装置
CN100508179C (zh) 内连线结构
JP4221019B2 (ja) 半導体装置
US6787928B1 (en) Integrated circuit device having pads structure formed thereon and method for forming the same
JP4610008B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20180103

Address after: No. 88 Lianhua Avenue, Jinjiang City, Quanzhou, Fujian

Patentee after: Fujian Jincheng integrated circuit Co., Ltd.

Address before: Hsinchu Science Park, Taiwan, China

Patentee before: United Microelectronics Corporation

TR01 Transfer of patent right