CN101587822B - 分离半导体及其基板的方法 - Google Patents

Abstract

本发明提出一种分离半导体及其基板的方法，其主要目的为形成多个柱体于基板上，并在多个柱体上外延生长半导体层，并通过注入蚀刻液于多个柱体间的空隙，以分离半导体层及其基板。由于多个柱体间的空隙可大幅增加蚀刻的反应面积，因此本发明提出的方法可加强蚀刻分离半导体层与基板的效率，亦可降低工艺上的花费，并且所用基板的材料并不受上述的分离方法限制。

Description

分离半导体及其基板的方法

技术领域

本发明涉及一种分离半导体及其基板的方法，尤其是一种以湿蚀刻方式分离半导体及其基板的方法。

背景技术

外延(Epitaxy)一词源自希腊文Epi(Upon)和Taxis(Ordered)两字合并，其意义是将一种材料有秩序地排列在另一种材料上面，对半导体工业而言，外延生长不同于Czochralski拉晶程序，是指基板以外一元件工艺需要所沉积的薄膜材料。根据其发展的历史和原理可以分为：(1)液相外延(Liquid phaseEpitaxy；LPE)，(2)气相外延(Vapor Phase Epitaxy；VPE)，(3)分子束外延(Molecular Beam Epitaxy；MBE)三类。气相外延依其反应机制可区分为：(a)化学气相沉积(Chemical Vapor Deposition，CVD)和(b)物理气相沉积(Physical Vapor Deposition；PVD)两类。利用外延技术成长的半导体薄膜，不但可以控制反应的参数，使得薄膜对应成为非晶系、多晶系或单晶系晶体，而且在外延过程中可以直接将掺杂源加入，免除扩散及离子注入的手续。

然而，在半导体的外延制造过程中，由于半导体层与异质基板之间的晶格常数与热膨胀系数的差异，容易造成半导体于外延过程中产生穿透错位与热应力的问题。传统上用于外延的基板通常不具有良好的特性以用于随后的光电元件的制造工艺步骤，或不适用于半导体组件的应用。因此，便有许多半导体分离的技术相应而生。

如“Yablonovitch et al.，Appl.Phys.Lett.51，2222(1987)“的论文提出了在GaAs/AlAs的材料系统中，在组件AlAs的制造过程中需制成一些牺牲层，而这些牺牲层可通过湿化学方式溶解，以使各层结构可自基板分离。然而，此方法的侧向蚀刻速率过小，因此非常耗时。

又如专利号US 4448636的美国专利描述一种用于去除金属膜的方法，其将金属膜通过光线加热以达成去除金属膜的目的。此方法的主要技术为加热基板与金属膜之间的有机牺牲层，以蒸发有机牺牲层，随后即可去除金属膜。但是，此一发明所使用的有机牺牲层却无法用于III族氮化物的外延工艺中。

Y-F.Lu，Y.Aoyagi，Jpn.J.Appl.Phys.34，L1669(1995)提出的方法使二氧化硅(SiO2)层与砷化镓之间的有机中间层吸收光，并由此加热升温以去除二氧化硅层。

Y-F.Lu，Y.Aoyagi，Jpn.J.Appl.Phys.33，L324(1994)提出的方法通过准分子(Excimer)激光将二氧化硅条自GaAs分离。

Leonard&Bedair.Appl.Phys.Lett.68，794(1996)提出一种特定用于III族氮化物的分离方法，其通过在盐酸气体中以激光脉波对氮化镓进行蚀刻，由此以进行分离程序。

然而，上述多种方法虽可进行半导体的分离工艺，但仍有花费昂贵、可用材料种类受分离方式所限定、效率不佳、会过度破坏半导体的结构等缺陷有待克服。

发明内容

鉴于上述的发明背景中，为了符合产业上某些利益的需求，本发明提供一种分离半导体及其基板的方法可用以解决上述传统的半导体工艺未能达成的目的。

本发明的目的在于提供一种分离半导体及其基板的方法。首先，配置掩模于基板上，并退火此掩模以形成多个掩模部，再通过多个掩模部间的空隙将基板蚀刻出多个柱体，最后再分离掩模与基板，即可形成具有柱阵列的基板，其中上述的多个柱体即构成上述的柱阵列。

随后通过此一柱阵列进行外延生长半导体层，并对柱阵列进行湿蚀刻以分离此半导体层与基板，藉此以取得独立式(free-standing)的块材或薄膜。

如上所述的分离半导体及其基板的方法，其中上述柱阵列为间隔散布于该基板上的多个柱体，所述多个柱体的密度为2.2×10⁹至3×10¹⁰cm^-2，并且该柱阵列的尺度为50-300nm，其中对该柱阵列进行湿蚀刻通过注入蚀刻液于所述多个柱体间的空隙，以蚀刻该柱阵列。

如上所述的分离半导体及其基板的方法，其中上述柱阵列的形成方式，包含下列步骤：配置掩模于该基板上；快速热退火该掩模以形成多个掩模部；通过该多个掩模部间的空隙将该基板蚀刻出所述多个柱体；以及分离该掩模与该基板。

如上所述的分离半导体及其基板的方法，其中上述掩模包含镍层、银层或铂层。

如上所述的分离半导体及其基板的方法，其中上述掩模还包含氮化硅层(Si₃N₄)，其中该氮化硅层位于该基板上，并且该氮化硅层上配置该镍层、该银层或该铂层。

如上所述的分离半导体及其基板的方法，其中上述蚀刻方式为感应式耦合等离子体干蚀刻。

如上所述的分离半导体及其基板的方法，其中上述以湿蚀刻方式分离该半导体层与该柱阵列之前，还包含下列步骤：形成金属镜面层于该半导体层上；沉积导电基材于该金属镜面层上；以及形成蚀刻保护层，以包覆该半导体层、该金属镜面层与该导电基材。

如上所述的分离半导体及其基板的方法，其中上述形成该金属镜面层于该半导体层上之前，还包含形成化合物光电元件于该半导体层上，以使该化合物光电元件位于该金属镜面层与该半导体层之间。

如上所述的分离半导体及其基板的方法，其中上述对该柱阵列进行湿蚀刻以分离该半导体层与该基板之后，还包含修复该半导体层被蚀刻的表面，并且修复该半导体层表面的方式包含下列方法之一及组合：干蚀刻、湿蚀刻与化学机械研磨工艺。

如上所述的分离半导体及其基板的方法，其中上述半导体层包含下列之一及其组合：氮化镓、氮化铟镓、氮化铝镓，并且该基板包含蓝宝石、氧化锌、石英、硅为主的半导体材料、IIIV族半导体材料、或IIVI族半导体材料。

本发明能够大幅降低工艺费用，而不限定基板的材料必须具备可透光性，也不会降低各层材料的品质。

附图说明

图1、图2、图5与图6为分离半导体及其基板的流程示意图；

图3为以扫瞄式电子显微镜扫瞄柱阵列的局部放大示意图；

图4为镍层厚度影响柱阵列尺寸与密度的量测数据图；以及

图7、图8、图9与图10为分离半导体及其基板的流程的结构示意图。

其中，附图标记说明如下：

110～130步骤

210基板

212镍层

213氮化硅层

214掩模部

216柱体

218半导体层

220金属镜面层

222导电基材

224蚀刻保护层

226化合物光电元件

具体实施方式

本发明在此所探讨的方向为一种分离半导体及其基板的方法。为了能彻底地了解本发明，将在下列的描述中提出详尽的步骤及其组成。显然地，本发明的施行并未限定于分离半导体及其基板的本领域技术人员所熟知的特殊细节。另一方面，众所周知的组成或步骤并未描述于细节中，以避免造成本发明不必要的限制。本发明的优选实施例会详细描述如下，然而除了这些详细描述之外，本发明还可以广泛地施行在其它的实施例中，且本发明的范围不受限定，其以权利要求书所限定的范围为准。

为了便于半导体光电元件的制造，分离半导体层与基板的方法日趋重要，便有许多半导体分离技术相对因应而生。例如利用光照法，使激光光穿透基板并照射基板与半导体层之间的界面，或是利用于高温下进行蚀刻以直接移除半导体层与基板之间的界面层，来分离半导体层与基板，以形成独立式的块材或薄膜，进而制作薄膜式光电元件(thin film device)或垂直导通型光电元件(vertical conductive device)。

如专利号US 6740604的美国专利提出一种分离二半导体层的方法。此方法通过光线穿透两半导体层的其中一层，以照射至两半导体层的另外一层，使其吸收光线的能量，以在两半导体层之间的界面进行分解作用。为了加强光线在待分离的界面上的吸收性，上述两半导体层之间可涂布吸收层，以加强两半导体层之间的界面对光线的吸收效率。然而，若是以一般灯光作为上述的照射光线，其所具备的能量不足以产生分解作用，因此激光通常被利用以分解两半导体层，或分解半导体层及其基板。除此之外，半导体层的材料，激光的波长与强度也必须谨慎挑选，以确定基板可被激光光束穿透，并且基板上生长的半导体层可大量吸收激光，之后才能进行上述的分解作用。

类似地，专利号US 6071795的美国专利亦提出一种分离氮化镓(GaN)半导体层及其蓝宝石(Sapphire)基板的方法。此一方法希望将激光自蓝宝石基板入射，随后激光可穿透蓝宝石基板以照射至氮化镓半导体层，以形成界面层于蓝宝石基板与氮化镓半导体层之间。最后，再将此界面层加热至镓之熔点(30℃)以上，以使界面层中的镓熔解，并使氮气化，之后即可分离蓝宝石基板与氮化镓半导体层。然而，为了使激光可穿透蓝宝石基板，并且被氮化镓半导体层大量吸收，上述激光必须为波长248nm，脉宽38ns的氟化氪脉冲准分子激光(KrF pulsed excimer laser)。上述分离二种半导体层，或分离半导体与基板得方法不仅花费昂贵，更必须使用可透光的基板才可达成上述目的。

除了上述光照法以外，亦可通过蚀刻技术分离半导体层及其基板，以降低工艺费用，并可免除半导体材料与激光波长的限制。但是一般传统的蚀刻方法仅能作用于半导体表面，导致此种方式通常反应较慢。

因此，本发明提出一种分离半导体及其基板的方法，其主要目的为形成多个柱体于基板上，并在多个柱体上外延生长半导体层，由于多个柱体间具有许多空隙，即可大幅增加可蚀刻的反应面积，以加强蚀刻分离半导体层与基板的效率，亦可降低工艺上的花费。此方法的主要流程如下：首先，形成掩模于基板上，其中，此掩模具有多个间隔散布的掩模部；随后，通过上述掩模蚀刻基板，以形成多个柱体于基板上；然后，通过多个柱体进行外延，以生长半导体层于多个柱体上；最后，对上述多个柱体进行蚀刻以分离半导体层及其基板。

为了在基板上形成上述多个柱体，“Fabrication of GaN-based nanorodlight emitting diodes using self-assemble nickel nano-mask and inductivelycoupled plasma reactive ion etching，Huang et al.，Materials Science andEngineering B 113(2004)125-129”的论文中即提出了相关的制造方法：首先，配置掩模于基板上；随后，快速热退火(Rapid Thermal Annealing；RTA)此掩模，使掩模形成多个掩模部，此时，多个掩模部为间隔散布于基板上，并且掩模部与掩模部间具有空隙；之后再通过多个掩模部间的空隙对基板进行感应式耦合等离子体干蚀刻(Inductively Coupled Plasma Reactive Ion Etching；ICP-RIE)，以将基板蚀刻出多个柱体；最后，再分离上述的掩模与基板，即可形成具有多个柱体的基板。

本发明即利用Huang et al.的工艺方法，并藉此提出一种分离半导体及其基板的方法，其主要步骤流程如图1所示。首先，如步骤110所示，以基板的柱阵列生长半导体层，其中此半导体层可包含下列之一及其任意组合：氮化镓(GaN)、氮化铟镓(GaInN)、氮化铝镓(AlGaN)；随后再如步骤120所示，对上述柱阵列进行湿蚀刻以分离半导体层与基板，即可取得独立式块材或薄膜，其中上述柱阵列为间隔散布于基板上的多个柱体。

上述柱阵列的形成方式如Huang et al.提出的论文，包含下列步骤：参考图2所示，步骤112为配置掩模于基板上；随后，如步骤114所示，退火此掩模以形成多个掩模部；再如步骤116，通过多个掩模部间的空隙将基板蚀刻出上述多个柱体间；最后，如步骤118所示，分离掩模与基板。在完成掩模与基板的分离之后，即可接续步骤110以执行外延生长半导体的程序。

另外，在分离掩模与基板之后还可包含步骤130以修复半导体层被蚀刻的表面，其中上述的修复半导体层表面的方式可通过下列方法达成：干蚀刻、湿蚀刻与化学机械研磨工艺(Chemical Mechanical Polishing；CMP)。

根据Huang et al.的论文所述，退火掩模的方式为快速热退火，并且通过感应式耦合等离子体干蚀刻出多个柱体，其中快速热退火的较佳摄氏温度在800℃至900℃之间。而上述的基板为下列群组之一或其组成：蓝宝石、氧化锌(ZnO)、石英(Quartz)、硅为主的半导体材料(例如Si、SiC、6H-SiC、4H-SiC等)、IIIV族半导体材料(例如GaAs、AlGaAs、GaInAs、AlGaInAs、GaP、AlGaP、GaInP、AlGaInP、GaN、AlGaN、AlGaInN等)、IIVI族半导体材料(例如ZnSe、CdTe、CuInGaSe₂、CuInSe₂等)。值得注意的是，基板与半导体层的材料彼此间需具备高蚀刻选择比的特性，以方便使用湿蚀刻进行分离。

另外，上述之掩模可包含镍层(Ni)，或是更可再包含氮化硅层(Si₃N₄)，其中氮化硅层位于基板与镍层之间。另外，此掩模除了可使用镍层之外，亦可使用银层(Ag)或铂层(Pt)，通过使用不同材料，进而改变多个掩模部的密度，以产生不同密度的柱体，与不同尺度的柱阵列。其中，镍层、银层或铂层的厚度在50

至150之间，氮化硅层的厚度在2000

至400

之间时，随后产生的多个柱体与多个掩模部的密度约为2.2×10⁹至3×10¹⁰cm^-2，并且柱阵列的尺度约为50-300nm。

当氮化硅层的厚度为3000

，镍层的厚度分别为50

、100

、150，并且以850℃对掩模进行快速热退火时，上述的柱阵列的外观、尺寸与密度的外观图示与密度数据图如图3与图4所示。图3为以扫瞄式电子显微镜(Scanning Electric Microscopy；SEM)扫瞄柱阵列的局部放大示意图，而图4为镍层厚度影响柱阵列尺寸与密度的量测数据图。其中，柱阵列的尺寸指多个柱体的平均直径，并且图3中以50sccm的氯气流量与20sccm的氩气流量进行蚀刻，而蚀刻功率为400W，蚀刻腔工作压力为5mTorr，蚀刻时间为3min。

另外，为了方便后续的光电半导体元件的工艺，可在以湿蚀刻方式分离上述半导体层与柱阵列之前，执行下列步骤：参考图5所示，步骤122形成金属镜面层(Metal Mirror Layer)于半导体层上；随后，如步骤124所示，沉积导电基材于金属镜面层上；最后，如步骤126所示，形成蚀刻保护层，其中此蚀刻保护层包覆上述半导体层、金属镜面层与导电基材。如图6所示，上述工艺在形成金属镜面层于半导体层上之前，更可执行步骤128以形成化合物光电元件于半导体层上，使化合物光电元件位于金属镜面层与半导体层之间。

参考图7所示，其为上述工艺的结构示意图。首先，步骤112配置掩模于基板210上，其中此掩模为镍层212，随后步骤114退火上述镍层212，以使镍层212形成多个掩模部214。再根据步骤116，通过多个掩模部214间的空隙将基板210蚀刻出多个柱体216间的空隙，以形成多个柱体216，并且根据步骤118，分离镍层212与基板210。

参考图8所示，步骤112中的掩模除了包含镍层212之外，更可同时包含氮化硅层213于基板210与镍层212之间，并且仍然可执行上述的工艺步骤。由于氮化硅层掩模213与镍层212的接合，将使其界面间的应力增大，而在热工艺中影响镍原子的迁移，并增加镍层212的内聚力。因此，氮化硅与镍层形成的掩模于退火后即可凝聚成为Huang et al.论文所述的尺寸。

再参考图7与图8所示，步骤110以上述多个柱体216的顶端生长半导体层218，因此多个柱体216间即具有多个空隙以增加可蚀刻的反应面积，之后再如步骤120所示，注入蚀刻液于多个柱体216间的空隙，以蚀刻多个柱体216，以分离半导体层218与基板210。

参考图9所示，在分离半导体层218与基板210之前，可先形成金属镜面层220于半导体层218上，如步骤122。随后，步骤124再沉积导电基材222于金属镜面层220上，并且根据步骤126，形成蚀刻保护层224以包覆半导体层218、金属镜面层220与导电基材222。最后，再依照步骤120蚀刻多个柱体216以分离半导体层218与基板210，其中当进行蚀刻程序时，因为半导体层218、金属镜面层220与导电基材222系通过蚀刻保护层224包覆，所以蚀刻保护层224内部的结构并不会受到蚀刻液的破坏，有益于后续的光电元件的形成。

根据图10所示，在步骤122之前，可先形成化合物光电元件226于半导体层218上，如步骤128所示。随后，步骤122再形成金属镜面层220于化合物光电元件226上，使化合物光电元件位于金属镜面层与半导体层之间，之后再如同上述步骤进行后续的工艺。再参考图7、图8、图9与图10所示，上述所有工艺最后皆可执行步骤130以修复半导体层218被蚀刻的表面。

本发明提出的分离半导体及其基板的方法可大幅降低工艺费用、亦不限定基板的材料必须具备可透光性，更不会降低各层材料的品质。

显然地，依照上面实施例中的描述，本发明可能有许多的修正与差异。因此需要在其附加的权利要求所述的所限定的范围内加以理解，除了上述详细的描述外，本发明还可以广泛地在其它的实施例中施行。上述仅为本发明的优选实施例而已，并非用以限定本发明所要求保护的范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在所附权利要求书所限定的范围内。

Claims (10)

1.一种分离半导体及其基板的方法，包含下列步骤：

在基板的柱阵列上外延生长半导体层；以及

对该柱阵列进行湿蚀刻以分离该半导体层与该基板。

2.根据权利要求1所述的分离半导体及其基板的方法，其中上述柱阵列为间隔散布于该基板上的多个柱体，所述多个柱体的密度为2.2×10⁹至3×10¹⁰cm^-2，并且该柱阵列的尺度为50-300nm，其中对该柱阵列进行湿蚀刻通过注入蚀刻液于所述多个柱体间的空隙，以蚀刻该柱阵列。

3.根据权利要求2所述的分离半导体及其基板的方法，其中上述柱阵列的形成方式，包含下列步骤：

配置掩模于该基板上；

快速热退火该掩模以形成多个掩模部；

通过该多个掩模部间的空隙将该基板蚀刻出所述多个柱体；以及

分离该掩模与该基板。

4.根据权利要求3所述的分离半导体及其基板的方法，其中上述掩模包含镍层、银层或铂层。

5.根据权利要求4所述的分离半导体及其基板的方法，其中上述掩模还包含氮化硅层，其中该氮化硅层位于该基板上，并且该氮化硅层上配置该镍层、该银层或该铂层。

6.根据权利要求3所述的分离半导体及其基板的方法，其中上述蚀刻方式为感应式耦合等离子体干蚀刻。

7.根据权利要求3所述的分离半导体及其基板的方法，其中上述以湿蚀刻方式分离该半导体层与该柱阵列之前，还包含下列步骤：

形成金属镜面层于该半导体层上；

沉积导电基材于该金属镜面层上；以及

形成蚀刻保护层，以包覆该半导体层、该金属镜面层与该导电基材。

8.根据权利要求7所述的分离半导体及其基板的方法，其中上述形成该金属镜面层于该半导体层上之前，还包含形成化合物光电元件于该半导体层上，以使该化合物光电元件位于该金属镜面层与该半导体层之间。

9.根据权利要求3所述的分离半导体及其基板的方法，其中上述对该柱阵列进行湿蚀刻以分离该半导体层与该基板之后，还包含修复该半导体层被蚀刻的表面，并且修复该半导体层表面的方式包含下列方法之一及组合：干蚀刻、湿蚀刻与化学机械研磨工艺。

10.根据权利要求1所述的分离半导体及其基板的方法，其中上述半导体层包含下列之一及其组合：氮化镓、氮化铟镓、氮化铝镓，并且该基板包含蓝宝石、氧化锌、石英、硅为主的半导体材料、IIIV族半导体材料、或IIVI族半导体材料。

Images