CN101573480A - 氮化物半导体自立基板及其制造方法 - Google Patents

氮化物半导体自立基板及其制造方法 Download PDF

Info

Publication number
CN101573480A
CN101573480A CNA2007800483024A CN200780048302A CN101573480A CN 101573480 A CN101573480 A CN 101573480A CN A2007800483024 A CNA2007800483024 A CN A2007800483024A CN 200780048302 A CN200780048302 A CN 200780048302A CN 101573480 A CN101573480 A CN 101573480A
Authority
CN
China
Prior art keywords
substrate
nitride semiconductor
supporting substrate
semiconductor self
epitaxial growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800483024A
Other languages
English (en)
Other versions
CN101573480B (zh
Inventor
高见泽彰一
渡边政孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN101573480A publication Critical patent/CN101573480A/zh
Application granted granted Critical
Publication of CN101573480B publication Critical patent/CN101573480B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/4488—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by in situ generation of reactive gas by chemical or electrochemical reaction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Electrochemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种氮化物半导体自立基板的制造方法、及通过该制造方法所制造的氮化物半导体自立基板，该氮化物半导体自立基板的制造方法，是用以从1片晶种基板制造2片氮化物半导体自立基板，至少包含以下工艺：准备工艺，其是准备成为晶种基板的氮化物半导体自立基板；外延成长工艺，其是在上述晶种基板上使与该晶种基板同种的氮化物半导体进行外延成长；及切片工艺，其是将已进行上述外延成长后的外延成长基板，与外延成长面平行地切割来加以2分割。由此，提供一种方法，能够生产力良好且低成本地制造出结晶品质优良、且歪斜小的大口径氮化物半导体自立基板。

Description

氮化物半导体自立基板及其制造方法
技术领域
本发明涉及一种氮化镓等的III族氮化物半导体自立基板及其制造方法。
背景技术
近年来，III族氮化物系化合物半导体(氮化镓(GaN)、氮化铟镓(InGaN)及氮化镓铝(GaAlN)等，以下也简称为氮化物半导体)，开始作为蓝色、紫外发光二极管(LED)或激光二极管(LD)的材料来达成重要的任务。又，除了光元件以外，因为氮化物半导体的耐热性或耐环境性优良、或高频特性优良，利用该特长的电子元件的开发也积极地进行中。
但是，因为氮化物半导体的整体结晶成长困难，氮化镓自立基板被限定只使用于成本不会成为问题的激光二极管用途等。目前已广泛实用化的氮化镓成长用基板是蓝宝石(Al2O3)基板，通常是使用在单结晶蓝宝石基板上通过有机金属气相成长方法(MOVPE法)等，使氮化镓进行外延成长的方法。
此时，因为蓝宝石基板的晶格常数与氮化镓不同，在蓝宝石基板上直接使氮化镓进行外延成长时，无法使单结晶膜成长。因此，有提案(日本特开昭61-188983号公报)公开一种方法，是在蓝宝石基板上先暂时以低温使氮化铝(AlN)或氮化镓的缓冲层成长，通过该低温成长的缓冲层将晶格的应变缓和后，在该缓冲层上使氮化镓成长的方法。
但是，即使使用该低温成长缓冲层的氮化镓成长，因为蓝宝石基板与氮化镓的热膨胀系数的差异，在外延成长后的基板，会有产生翘曲，甚至是裂缝或破裂的问题。
又，外延成长后的基板翘曲，在光微影时的微细图案的曝光状态变为不均匀，会成重大问题。
又，在今后有希望能够实用化的照明用的蓝色、紫外光发光二极管(LED)，必须以高电流密度来使发光二极管高亮度发光，从发光效率及耐用期限的观点，渴望有氮化镓发光层的位错密度低、对基板的热传导率良好的价廉的氮化镓自立基板。
如此，虽然期待有结晶性、生产力优良的氮化镓自立基板的成长法，但是目前尚未有能够满足的解决对策。
为了解决如此的问题，也尝试在蓝宝石基板上较厚地成长而成为氮化镓外延成长基板后，通过蚀刻或磨削等方法除去蓝宝石基板来得到氮化镓自立基板。若能得到氮化镓自立基板，在形成发光层的外延成长时，则能够解决起因于晶格常数差异或热膨胀系数差异所导致的各种问题。
但是，若除去蓝宝石基板，起因于蓝宝石与氮化镓的热膨胀系数差异所导致的氮化镓外延层的内部应变，局部地对外释放，结果，会有氮化镓基板的翘曲增大而致使基板破裂掉的问题。也有尝试通过氢化物气相外延法(HVPE(Hydride Vapor Phase Epitaxy)法)使氮化镓在蓝宝石基板上较厚地成长，随后，照射激光脉冲而仅将氮化镓层剥离的方法的实用化(例如，日本应用物理期刊(Jpn.J.Appl.Phys.)第38卷(1999年).pt.2，No.3A，L127-219)，但是在剥离的过程中，会有基板容易产生裂缝的问题，且为了再现性良好地得到大型的氮化镓基板，会有必须进行复杂的处理的问题。
又，也有提案公开一种方法，是将晶格常数与氮化镓较为接近的铝酸锂(LiAlO2)或氧化锌(ZnO)的单结晶使用于基板，而使氮化镓成长的方法。使用此等基板时，虽然基板比较容易剥离，但是因为是异质外延成长而必须有缓冲层，因为基板的成长温度或熔点等的差异，要使结晶性优良的氮化镓基板实用化，尚有问题存在。
又，有进行一种方法(日本特开2000-12900号公报、日本特开2000-22212号公报)，是在砷化镓(GaAs)基板上，先形成具有窗的氮化硅(Si3N4)等的掩模(mask)，并形成低温缓冲层后，通过氢化物气相外延法进行横方向的外延成长，来形成低位错密度的外延层，再使用蚀刻等除去GaAs基板来得到氮化镓自立基板的方法。但是，使用该方法时，必须有形成具有窗的氮化硅掩模的工艺、形成低温缓冲层的工艺等。又，氮化镓自立基板也会有产生大的翘曲的问题。
又，因为氢化物气相外延法，能够以比较高速来进行氮化镓外延成长，最近也有进行一种方法(参照日本特开2000-12900号公报、日本特开2000-22212号公报等)，是利用该特征，尝试将在布雷(BOULE)也即氮化镓自立基板上，进行1厘米～10厘米左右以上的超厚膜的外延成长，然后将所形成的单结晶锭切片而得到多数片基板(切片基板)，并研磨切片基板的切割面来得到多数片的氮化镓自立基板(以下，称为布雷法)。但是使用该方法时，难以稳定地得到高结晶品质的氮化镓自立基板。
发明内容
本发明是鉴于如此的问题而开发出来，本发明的主要目的是提供一种方法，能够生产力良好且低成本地制造出结晶品质优良、且翘曲少的大口径的氮化物半导体自立基板。
本发明为了解决上述课题而开发出来，提供一种氮化物半导体自立基板的制造方法，其特征为：从1片晶种(seed)基板制造2片氮化物半导体自立基板，至少包含以下工艺：准备工艺，其是准备成为晶种基板的氮化物半导体自立基板；外延成长工艺，其是在上述晶种基板上，使与该晶种基板同种的氮化物半导体进行外延成长；及切片工艺，其是将已进行上述外延成长后的外延成长基板，与外延成长面平行地切割来加以2分割。
包含如此的工艺，若是具有由1片晶种基板制造2片氮化物半导体自立基板的特征的氮化物半导体自立基板的制造方法时，因为是在晶种基板的氮化物半导体自立基板上，使同种的结晶进行外延成长的同质外延成长，所以不会产生异质外延成长时的翘曲或变形、破裂的问题，且能够抑制而降低外延层的位错密度。结果，通过2分割切片，从外延层侧所得到的氮化物半导体自立基板的结晶性也能够具有高品质。
又，因为没有使用异种材料来形成复杂形状的掩模等麻烦的工艺，所以能够生产力良好且低成本地制造氮化物半导体自立基板。
又，因为未进行如先前的布雷(BOULE)法的超厚膜的外延成长，而只有外延成长用以充分进行2分割切片的膜厚度，所以外延成长中的外延成长面的管理容易，能够容易地维持外延层的结晶品质。
此时，以将通过上述的氮化物半导体自立基板的制造方法所制造的氮化物半导体自立基板，再次使用作为上述晶种基板为佳。
如此，将通过上述的氮化物半导体自立基板的制造方法所制造的氮化物半导体自立基板，再次使用作为前述晶种基板时，因为能够将低成本所得到的结晶品质高的氮化物半导体自立基板再次作为晶种基板，所以能够降低制造成本而得到高品质的氮化物半导体自立基板。
又，以同时准备多片上述晶种基板的氮化物半导体自立基板，并在同一处理室内，对上述多片晶种基板同时进行上述外延成长为佳，上述多片晶种基板的氮化物半导体自立基板以8片以上为特佳。
如此，先准备多片、特别是8片以上上述晶种基板的氮化物半导体自立基板，并在同一处理室内，对上述多片晶种基板同时进行前述外延成长时，能够显著地提高生产力。又，因为本发明未进行如先前的布雷法的超厚膜的外延成长，在成长面的气体流动等的管理也较为容易，即便对此种多片晶种基板进行外延成长，也能够容易地维持外延层的结晶性。
又，以研磨上述2分割切片而成的外延成长基板的该切割面为佳。
如此，研磨上述2分割切片而成的外延成长基板的该切割面时，能够提升氮化物半导体自立基板的平坦性。
以通过氢化物气相外延法来进行上述外延成长为佳。
如此，通过氢化物气相外延法来进行上述外延成长时，能够高速地进行外延成长。因此，能够生产力良好地制造氮化物半导体自立基板。
又，上述外延成长工艺所形成的外延层厚度以1毫米以下为佳。
如此，若使在外延成长工艺所形成的外延层厚度为1毫米以下时，因为与先前的布雷法比较时，因为是非常薄的膜厚度，所以在外延成长中，外延成长面的管理变为容易，能够将外延层维持在高结晶品质。
又，能够将前述晶种基板的氮化物半导体自立基板及前述所制造的氮化物半导体自立基板作为氮化镓自立基板。
如此，若将前述晶种基板的氮化物半导体自立基板及前述所制造的氮化物半导体自立基板作为氮化镓自立基板时，能够制造出高结晶品质的氮化镓自立基板，能够使用于各式各样的用途。
又，较佳是使上述成为晶种基板的氮化物半导体自立基板的直径为37.5毫米以上，厚度为250微米以上，且歪斜值为35微米以下。
如此，若使前述晶种基板的氮化物半导体自立基板的直径为37.5毫米以上，厚度为250微米以上，且歪斜值为35微米以下时，外延层能够得到同等程度的直径与平坦度。结果，从外延层侧所得到的制品氮化物半导体自立基板也能够作为具有同等程度直径及平坦度的大口径高品质的氮化物半导体自立基板。
又，上述成为晶种基板的氮化物半导体自立基板的贯穿位错密度以5×107/平方厘米以下为佳。
如此，若使上述成为晶种基板的氮化物半导体自立基板的贯穿位错密度为5×107/平方厘米以下时，能够将外延层的位错密度抑制在相同程度，从外延层侧所得到的制品氮化物半导体自立基板的位错也能够抑制在相同程度。
又，较佳是：在上述外延成长工艺后，而在上述切片工艺前，对上述外延成长基板的周边部进行倒角(chamferring)加工，并形成用以引导切片工具的槽。
如此，若在上述外延成长工艺后，而在上述切片工艺前，对上述外延成长基板的周边部进行倒角加工，并形成用以引导切片工具(内周刃刀片、钢丝)的槽时，能够防止在切片工艺时，基板周边部的破裂或缺损，又，能够高精确度地控制切片后的基板(切片基板)的厚度，并能够提高平坦度。
又，能够使用刀片的刃厚度为250微米以下的内周刃刀片、钢丝直径为200微米以下的单钢丝锯、或是刀片的刃厚度为250微米以下单刀片锯来进行上述切片工艺。
如此，使用内周刃刀片或单刀片锯来进行切片工艺时，在切割面能够确保高平行度。又，使用刀片的刃厚度为250微米以下的内周刃刀片或单刀片锯来进行时，能够减少切片的切损，能够减少材料的损失。又，使用钢丝直径为200微米以下的单钢丝锯来进行时，能够更减少切片的切损，能够更减少材料的损失。
又，也可以通过先堆叠多片上述外延成长基板，并使用钢丝直径为200微米以下的多钢丝锯、或是刀片的刃厚度为250微米以下的多刀片锯，将上述堆叠而成的多片外延成长基板同时切片，来进行上述切片工艺。
如此，若通过先堆叠多片上述外延成长基板，并使用钢丝直径为200微米以下的多钢丝锯、或是刀片的刃厚度为250微米以下的多刀片锯，将上述堆叠而成的多片外延成长基板同时切片，来进行上述切片工艺时，因为是将多片外延成长基板同时切片，所以能够提升生产力。
又，本发明是提供一种氮化物半导体自立基板，其特征为：通过上述任一种氮化物半导体自立基板的制造方法来制造。
如此，氮化物半导体自立基板，其特征若是通过上述任一种氮化物半导体自立基板的制造方法来制造时，则是高结晶品质的氮化物半导体自立基板。
此时，能够制成直径为37.5毫米以上，厚度为250微米以上，且歪斜值为35微米以下的氮化物半导体自立基板。
如此，若是直径为37.5毫米以上，厚度为250微米以上，且歪斜值为35微米以下的氮化物半导体自立基板时，能够作为大口径且高平坦性的氮化物半导体自立基板而使用于各式各样的元件用途。
又，贯穿位错密度以5×107/平方厘米以下为佳。
如此，若是贯穿位错密度为5×107/平方厘米以下的氮化物半导体自立基板时，是结晶品质非常高的氮化物半导体自立基板。
若是依照本发明的氮化物半导体自立基板的制造方法时，能够生产力良好且低成本地制造结晶品质优良、且歪斜小的大口径氮化物半导体自立基板。
附图说明
图1是表示本发明的氮化物半导体自立基板的工艺的流程图。
图2是表示本发明能够使用的纵型氢化物气相外延装置的一个例子的概略构成图。
图3是表示在本发明的氮化物半导体自立基板的制造方法中，外延成长后的2分割切片前后的基板的概略剖面图；(a)是表示2分割切片工艺前的外延成长基板的周边部的概略剖面图；(b)是表示在2分割切片工艺前，对外延成长基板的周边部施行倒角后的形状的概略剖面图；(c)是表示2分割切片后的切片基板的周边部的概略剖面图。
图4是表示使用内周刃刀片将外延成长基板进行2分割切片时的情况的概要说明图。
图5是表示使用钢丝锯将外延成长基板进行2分割切片时的情况的概要说明图。
图6是表示在外延成长基板有翘曲时，将外延成长基板粘着于晶片夹盘的情况的概略剖面图。
图7是表示在2分割切片工艺后能够进行的机械研磨(化学机械研磨)的情况的概略图。
图8是表示在2分割切片工艺后能够进行的机械研磨情况的概略图；(a)是在2分割切片时切割面是下凹的情况；(b)是在2分割切片时切割面是凸出的情况。
图9是表示在实施例3的外延成长基板的外延层厚度与蚀刻坑密度的关系图。
并且，上述附图中的附图标记说明如下：
1外延成长装置           2石英反应管
3氨气导入管             4反应气体导入管
5稀释用气体导入管       6原料III族金属用舟皿
7第一加热器             8III族金属化合物生成管
9第二加热器             10整流板
11III族金属化合物吹出管 13基座
14内部保护管            15气体排出管
31晶锭保持器            32晶片平台
34内周刃刀片            35挡板
36切削冷却剂            41外延成长基板
42研磨布                44研磨转盘
45浆体                  51钢丝锯
101晶种基板             102外延层
103外延成长基板         104氮化物半导体自立基板
具体实施方式
以下，详细地说明本发明，但是本发明未限定于此说明的内容。
如前述，作为氮化镓自立基板的制造方法，若是在砷化镓基板等之上，先形成掩模而在横向进行外延成长的方法时，会有需要非常复杂的工艺的问题，因为非常复杂的工艺，致使成本昂贵。又，如为此种手段，在异种基板上通过氢化物气相外延法等使氮化镓成长时，因为晶种基板与外延层的晶格常数不同、热膨胀系数不同，所以在外延成长基板会产生大的翘曲，即便通过光微影除去基板后，在制品氮化镓自立基板上也会存在有大的翘曲，且欲在随后的加工工艺修正该翘曲是非常困难的，而成为元件工艺的问题。
另一方面，使用布雷(BOULE)法时，具有能够将氮化镓单结晶使用于基板的优点。但是，进行厚的外延成长时，若在外延层表面有异物粘附则会成为大的突起，且在该部分产生结晶缺陷、多结晶的成长。为了避免异物的粘附，虽然使成长面朝下方是有利的，但是会产生难以安装于基板保持器的新的问题。如此，必须经过长时间不产生结晶缺陷发生源的异物粘附；又，在经过长时间进行的超厚膜的外延成长中，必须使外延成长面经过长时间保持一定的情况，欲提高生产力且高产率地得到高品质氮化物半导体自立基板是非常困难的。又，因为必须微妙地调整成长面的气体流动等，所以无法在同一处理室(反应管)内增加制造布雷(BOULE)的个数，而无法提高生产力。
因此，本发明者对于能以低成本且良好生产力地制造氮化物半导体自立基板的方法，专心地进行实验及研讨。结果想到使用氮化物半导体自立基板来作为晶种基板，并使其同质外延成长至规定厚度，再将所得到的氮化物半导体自立基板2分割切片时，则能够生产力良好且低成本地得到种结晶数目的2倍片数的高结晶品质的氮化物半导体自立基板。又，想到如此进行所制造的氮化物半导体自立基板，能够再次使用作为晶种基板，能够使制造周期整体成为低成本，而完成了本发明。
本发明能够应用于各种III族氮化物半导体(III族金属的铝、镓、铟等的氮化物、或是该等的混晶)，以下主要是举出制造氮化镓自立基板的情况为例子来说明。
图1是表示本发明的氮化物半导体自立基板的制造方法的一个例子的流程图。
首先，准备氮化物半导体自立基板来作为晶种基板101(工艺a)
该晶种基板101是与最后所制造的氮化物半导体自立基板同种者。成为晶种基板的氮化物半导体自立基板，是通过任何制造方法所制造者均可，例如能够使用日本特开2000-12900号公报、日本特开2000-22212号公报等所记载的制造方法制成者。其中以使用能够满足以下条件的氮化物半导体自立基板为佳。
首先，贯穿位错密度是尽可能越低越佳，特别是以5×107/平方厘米以下为佳，以1×107/平方厘米以下为更佳。本发明是在晶种基板上使同种的氮化物半导体成长的同质外延成长，因为外延层会受到晶种基板的结晶品质的影响，所以使用贯穿位错密度低者来作为晶种基板为佳。
又，晶种基板的直径以37.5毫米(1.5英寸)以上为佳，以50毫米(2英寸)以上为更佳。为了在工业上以低成本制造LED等元件，所以基板面积以较大者为佳。又，因为最后制得的氮化物半导体自立基板的大小是受到晶种基板大小的影响。因此，使用此种大直径的晶种基板。
又，换算50毫米(2英寸)直径时的歪斜值以35微米以下为佳。因为本发明是同质外延，与异质外延的情况不同，2分割切片后的外延成长基板也能够作成同等程度的翘曲，最后所制得的氮化物半导体自立基板的翘曲也能够抑制在同等程度。只要能够抑制基板的翘曲使其较小，则例如在元件工艺中，能够安定地进行而不会对光微影等造成阻碍。
又，厚度以250微米以上为佳。若为此种厚度，则其强度或对弯曲的耐性充分，又，在后述工艺d的2分割切片时，能够充分地保持晶种基板101侧的强度而进行切片。
接着，在晶种基板101上，外延成长与晶种基板101同种的氮化物半导体，来形成外延层102，作成外延成长基板103(工艺b)。
在图2中，表示纵型氢化物气相外延装置，作为本发明所使用的外延成长装置的一个例子。
氢化物气相外延装置1，是在纵形反应管(处理室)2的内部，具备有用以生成III族金属化合物的III族金属化合物生成管8。III族金属化合物生成管8的构成如下，具备：原料III族金属用舟皿(boat)6，其是用以承载III族金属；反应气体导入管4，其是用以导入以氢气作为载气的例如氯化氢的反应气体；整流板10，其是用以调节所生成的III族金属化合物气体的流动；稀释用气体导入管5，其是用以导入稀释用气体，来调整所生成的III族金属化合物气体的流速；及III族金属化合物吹出管11，其是用以将III族金属化合物气体吹出。又，III族金属化合物生成管8是通过第一加热器7加热。制造含有多种III族金属元素的氮化物半导体自立基板时，可调整该等金属混合物比率而承载于原料III族金属用舟皿6。
氢化物气相外延装置1更具备：氨气导入管3，其是用以导入氨气；基座13，其是旋转自如地载置晶种基板101；内部保护管14，其是用以防止反应物析出至纵形反应管2的内部；气体排出管15，其是用以排出各种气体；及第二加热器9等，该第二加热器9是将基板加热。
使用具有此种结构的氢化物气相外延装置1，如下述进行氮化物半导体的同质外延成长。
首先，通过第一加热器7将承载于原料III族金属用舟皿6内的原料III族金属加热至例如800～850℃。从反应气体导入管4对已熔融的原料III族金属(例如镓)喷吹氯化氢等反应气体，使其反应而生成III族金属化合物气体(III金属是镓且反应气体是氯化氢时为氯化镓)。
所生成的III族金属化合物气体是通过整流板10，并从III族金属化合物吹出管11喷吹载置在旋转的基座13的晶种基板101。该III族金属化合物气体的流速能够通过控制稀释用气体(氢或氮等，是使用稀释用气体导入管5导入)的流速来调节。使用第二加热器9加热晶种基板101，上述III族金属化合物气体与从氨气导入管3导入的氨气进行反应，而使III族氮化物半导体的外延层102在晶种基板101上进行外延成长。
本发明的氮化物半导体自立基板的制造方法，与布雷(BOULE)法比较，因为外延成长面的变动少，能够将用以供给外延成长的气体的气体流动保持为大致一定的条件，所以不会使膜厚分布变差。在布雷(BOULE)形成时，进行移动外延成长中的基板来使成长界面对气体流动保持一定这样的对应，在本发明的制造方法不需要，因此具有装置不会复杂化的优点。
外延层102的厚度，以停止于必要最小限度为佳。该外延层102的厚度虽然也取决于最后欲从外延层102侧得到的氮化物半导体自立基板的厚度，但是最大以1毫米以下为佳。
若为如此的厚度，因为是使外延层只成长至必要最小限度的厚度而已，所以使用通常的氢化物气相外延装置，即使同时放入非常多片的晶种基板101，能够在成长面受到气体流动的影响不大(也即，基板面内的厚度分布不会变差)的范围内进行外延成长，能够生产力良好地形成高品质的外延层。就此而言，本发明的氮化物半导体自立基板的制造方法，是比先前的布雷法优良。
本发明的外延成长未限定于上述的氢化物气相成长法，但是因为本发明必须形成1毫米以下左右的稍厚的氮化物半导体外延层，若使用氢化物气相外延法(HVPE法)，因为能够以例如每小时100微米以上的高速来进行氮化物半导体的外延成长，乃是较佳。
又，在本发明中，并不需要如上述布雷法般地必须进行1厘米～10厘米左右以上的超厚膜的外延成长，所以成长面上的气体流动等管理也容易，即便对如上述的多片晶种基板进行外延成长，也能够容易地维持外延层的结晶品质。因此，能够在同一处理室2内准备多片晶种基板101，而同时对前述多片晶种基板101进行外延成长，如此进行时，能够提高生产力。特别是也能够同时处理8片以上基板，也能够同时处理20片以上基板。
在氮化镓的同质外延成长中，即便是使用位错密度比较低的晶种基板101，在使用目前的氢化物气相外延法所进行的外延成长中，虽然在成长初期，位错密度会增加至5×108/平方厘米左右，但是随着外延成长的进行，位错密度会下降，在成长至400～800微米左右的阶段时，位错密度成为5×107/平方厘米以下。在本发明的氮化物半导体自立基板的制造方法中，位错密度增大的外延成长厚度为0～300微米左右区域，若是位于相当于后述的2分割切片工艺以切损的方式而被除去的区域时，具有能够确保从外延成长层侧102所得到的制品氮化物半导体自立基板的结晶品质也在5×107/平方厘米左右以下的优点。
又，依照本发明的方法所制造的氮化物半导体自立基板，因为是以同质外延成长所制造的，所以外延成长基板103的内部应变显著地比异质外延成长小。因此，没有管理外延成长时的V-III比(氮原子与III族金属原子的比)及通过后述切片工艺修正晶种基板101的弯曲(翘曲)的问题。
接着，对外延成长基板103的周边部进行倒角加工(chamfering)，并形成用以引导切片工具的槽(工艺c)。也即在工艺d的2分割切片工艺前，使用钻石轮等进行倒角加工及形成槽是有效的。
通过如此地进行倒角加工及形成槽，在工艺d的2分割切片工艺中，能够更容易地使基板外周面相对于切片方向成垂直，能够防止在刀片或钢丝从规定的切断面脱离。结果，能够使在2分割切片后的基板(切片基板)的厚度偏差或局部弯曲(歪斜)变为更小。又，能够以成为规定形状、直径的方式来得到基板，又，切片完成后的氮化物半导体自立基板，是作成能够防止在处理中于外周部产生破裂或缺损。具体上，是例如在如图3(a)所示形状的刚外延成长后的外延成长基板103的周边部，形成如图3(b)所示的倒角部103a及槽103b，并使整体为W型的形状为佳。若是此种倒角形状时，是如图3(c)所示，在工艺d进行2分割切片后，能够使2片氮化物半导体自立基板104双方成为倒角加工后的形状，能够使切片完成后的氮化物半导体自立基板101，防止在处理中于外周部产生破裂或缺损。又，也可在切片工艺后，更进行倒角加工。
接着，将进行上述外延成长后的外延成长基板103，与外延成长面平行地2分割切片，而作成2片氮化物半导体自立基板(切片基板)104(工艺d)。
该2分割切片是如图4所示，能够使用例如电极沉积钻石而成的内周刃刀片34来进行。首先，将外延成长基板103通过(经由)晶片平台32而吸附(粘着)于晶锭保持器31。将该外延成长基板103吸附(粘着)于晶片平台的方法能够使用真空吸盘等各种方法并适当地选择，若在外延成长基板103有少许翘曲时，例如图6所示，通过蜡38粘着于晶片平台32时能够防止由于少许翘曲造成基板破损。又，切割面不必特别地配合晶片形状，水平地切割即可。
又，为了防止基板在切割的后半产生破裂，以使用挡板35粘着基板为佳。该挡板35以安装在定位平面侧且切割是由其相反侧开始为佳。此时的内周刃刀片34，在能够确保平行度的刀片张力范围，若使用非常薄的刀片(例如刀刃厚度为250微米以下)时，能够减少切割的切损(kerf loss)，因而，能使外延成长厚度薄化，同时能够减少材料的损失，乃是较佳。又，在切片中，从切削冷却剂供给构件36对内周刃刀片34的切割部位供给切削冷却剂。
又，上述的2分割切片是如图5所示，也能够使用已电极沉积有钻石的钢丝锯51并如下进行。首先，使用蜡等粘着(吸附)于晶片平台32，并将挡板35安装在定位平面侧。随后，边从切削冷却剂供给构件36对内周刃刀片34的切割部位供给切削冷却剂，边对外延成长基板103进行2分割切片。
使用该方法时，因为通常钢丝的厚度比内周刃刀片更细，能够减少切割的切割损，能够减少材料的损失。又，与上述的内周刃刀片同样地，在能够确保平行度的钢丝张力范围，以使用细的钢丝为佳，例如钢丝直径以200微米以下为佳。
又，也能够将多片外延成长基板103堆叠，并使用具有多根钢丝的多钢丝锯，或使用具有多片刀片的多刀片锯来同时对堆叠而成的多片外延成长基板103进行切割。通过此方法时，因为能够同时切割多片外延成长基板103，能够提高生产力。
在2分割切片工艺中，外延成长基板103之中，要被切割除去的区域，以在外延层102的晶种基板101的正上方区域为佳。该区域是位错密度比其上下区域高的区域，如上述，在氮化镓的同质外延成长中，即便使用位错密度比较低的晶种基板101，在使用现状的氢化物气相外延法所进行的外延成长中，虽然在成长初期，位错密度会增加至5×108/平方厘米左右，但是随着外延成长的进行，位错密度会下降，在成长至400～800微米左右的阶段时，位错密度成为5×107/平方厘米以下。因此，位错密度增大的区域，是位于相当于在2分割切片工艺被除去的区域，通过将该区域作为除去区域，能够降低从外延成长层侧102所得到的制品氮化物半导体自立基板的位错密度。而且，通过如此进行，能够使2分割切片后的晶种基板的厚度与原来相同。
又，通过管理2分割切片工艺时的刀片或钢丝变位，来减少切割面的局部弯曲(歪斜)，能够使随后的元件工艺安定地进行。因为本发明是在同种的基板上，通过同质外延成长来使外延成长层成长，与在异种基板上通过异质外延成长来使氮化物半导体的外延成长层成长比较时，能够将翘曲降低至非常小。切割时的切片、钢丝的变位所引起的歪斜，其大小即使是在2英寸基板(直径50毫米)的情况，也能够控制在35微米以下，尤其是能够控制在20微米以下。
因为在切片工艺(工艺d)后，在切片基板104的切割面上会有损伤层，所以磨光该面来提高平坦性，同时使该切片基板104的厚度成为规定厚度。在该工艺，以采用将浆体(slurry)的研磨粒阶段地降低，来使损伤层变浅的手法为佳。随后，也可使用热KOH等蚀刻该切片基板104，来除去该损伤层(工艺e)。
磨光工艺是通过图7所示的研磨装置来进行研磨。是使旋转自如的研磨头41吸附切片基板104的与切割面相反的面，并且对贴合在旋转自如研磨转盘44上的研磨布42边供给浆体45、边压住切片基板104的切割面，且使研磨头41与研磨转盘44同时旋转来进行。
随后，将进行外延成长侧的面、也即III族面((0001)面)侧作为研磨面，并与磨光工艺同样、例如图7所示的研磨装置来进行研磨。该工艺是调整浆体的pH等并通过化学机械性研磨来除去表面的损伤层(工艺f)。
又，晶种基板101的翘曲大的情况，外延成长后的外延成长基板103的翘曲会变大。此时，如图6所示，是未矫正翘曲而使用蜡贴合于晶片平台32并进行切割，随后，将切割面压粘于研磨头41，且如图8(a)、图8(b)进行研磨，能够修正翘曲。
通过进行以上的研磨，能够除去切割面的损伤层，并能够得到高平坦度的氮化物半导体自立基板。
又，除了上述研磨以外，也能够通过各种蚀刻等来除去损伤层。
而且，通过以上的制造所制造的氮化物半导体自立基板104，其直径是与晶种基板101同等。又，因为是从通过同质外延成长所形成的外延层102来制造新的氮化物半导体自立基板，所以外延层102的晶格常数是与晶种基板101相同，晶种基板101的结晶性良好，且只要进行适当的外延成长前处理，便能够成长应变或位错密度较少的外延层，来作为制品的氮化物半导体自立基板。晶种基板101是使用贯穿位错密度为5×107/平方厘米以下者时，能够得到贯穿位错密度在5×107/平方厘米以下的氮化物半导体自立基板104，能够得到作为发光二极管、激光二极管及电子元件等的元件材料用基板的优良的氮化物半导体自立基板。又，晶种基板101是使用贯穿位错密度为1×107/平方厘米以下者时，也能够得到贯穿位错密度在1×107/平方厘米以下的氮化物半导体自立基板104。
又，晶种基板101是使用直径为37.5毫米(1.5英寸)以上者时，能够得到直径为37.5毫米以上的氮化物半导体自立基板104。
又，考虑强度或是对弯曲的耐性时，成为制品的氮化物半导体自立基板104，以厚度为250微米以上的氮化物半导体自立基板为佳，为了得到此种厚度，只要考虑在工艺d的2分割切片工艺所产生的切损，来调节在工艺b的外延成长工艺中的外延层102的厚度即可。例如，在工艺d的2分割切片工艺中，是使用多钢丝锯(采用直径200微米的钢丝)来进行分割时，估计切割时的切割损及在工艺e的研磨损合计300微米左右，则只要将外延层102的厚度设定为550微米以上即可。但是，如上述，外延层102的厚度以设成1毫米以下为佳。
该氮化物半导体自立基板104能够移送至元件工艺(例如，用以制造发光二极管或激光二极管的金属有机化学气相沉积(MOCVD)工艺)，也可再次使用作为工艺a的晶种基板。如上述，因为本发明的氮化物半导体自立基板的制造，能够以低成本进行，通过将氮化物半导体自立基板104再次使用作为晶种基板，也能够使制造周期(cycle)整体成为低成本，乃是较佳。
虽然先前的在蓝宝石基板等异种基板上制造氮化物半导体的厚膜外延基板的方法，通过激光剥除法或化学蚀刻来除去初期基板，也能够制造氮化物半导体自立基板，但是初期基板被消耗掉。另一方面，本发明的通过同质外延成长来制造氮化物半导体自立基板的方法，因为在2分割切片后，初期的晶种基板101侧也能够利用，即便考虑切割所产生的切割损时，浪费也是较少。
以下，显示本发明的实施例来更具体地说明本发明，但是本发明未限定于此等。
(实施例1)
如下述般地进行，通过图1所示的方法来制造氮化镓自立基板。
作为晶种基板101，是准备8片直径为50.8毫米(2英寸)、厚度为400微米，且其(0001)镓面是已被研磨成为外延成长用品质的位错密度为1×107/平方厘米以下的氮化镓自立基板(工艺a)。
接着，使用如图2所示的外延成长装置1，如下述进行氮化镓的外延成长(工艺b)。
在内径为200毫米的纵形处理室(石英反应管)2的内部，将8片晶种基板以(0001)镓面为上面而载置在基座13上(工艺a)。又，在设置有间隔为1厘米的间壁的镓源舟血6设置装有400克金属镓的氯化镓生成管8。通过第一加热器7将氯化镓生成管8加热至800℃，并通过第二加热器9将在基座13上所载置的晶种基板101的周围加热至1030℃。在氯化镓生成管8，是将来自氯化氢导入管4的氯化氢以氮气作为载气，并以氯化氢150毫升/分钟、氢500毫升/分钟的流速导入。而且，从稀释用气体导入管5导入氮气，并从内径8毫米的4根氯化镓吹出管11以线速度约30厘米/秒往基座13的晶种基板101喷吹。
从氨气导入管3，氨气是以与上述对晶种基板101供给氯化镓气体的方向同一方向，与氮气一同导入。成长时的反应管内的总压力为100kPa(1.0大气压)、氨气的分压为25kPa(0.25大气压)、氯化镓的分压为0.5kPa。
又，在晶种基板101上，初期是只有氮气，随后供给氨气，在表面安定化之后供给氯化镓并开始外延成长。
又，基座13是使用在碳制的基材上被覆厚度100微米的碳化硅而成者。以旋转速度10rpm旋转该基座13而在晶种基板101上进行氮化镓的外延成长10小时。所得到的外延成长基板103之中，外延层102的成长膜厚度为850微米，在基座13的周边部或背面未产生多晶析出，又，也未产生基板破裂。外延成长基板103的厚度均匀性为±5％以内，表面的位错密度为1×107/平方厘米。
接着，以晶种基板101的背面为基准，来决定斜边的中心位置，并使用#1200的钻石研磨粒来进行如图3(b)所示的W型的倒角加工(工艺c)。
因为是使用内周刃刀片进行2分割切片，所以倒角部的平面部分的长度是以刀片的厚度250微米为基准，并加上250微米而成为500微米。
接着，如图4所示，通过晶片平台32使外延成长基板103贴在贴在晶锭保持器31上，并通过已电极沉积有钻石的内周刃刀片34进行2分割切片(工艺d)。又，因为在外延成长基板103有40～50微米左右的翘曲，所以将外延成长基板103贴在晶片平台32是使用蜡38以未施加负荷的方式粘着。又，为了防止基板在切割的后半产生破裂，对每片外延成长基板粘着挡板35。边供给切削冷却剂，边以0.2毫米/分钟的切断速度进行切割。
此时在切割时的切损约为300微米。相对于目标中心厚度，切割后的制品氮化镓自立基板的厚度为约±40微米以内。在切割完成后将挡板35除去。
切割后的切片基板104的倒角部的形状，是如图3(d)所示的形状，虽然未对称，但是确认在随后的制造能够充分地防止破裂、缺损。
接着，如以下进行研磨切片基板104的切片面来除去损伤层(工艺e)、且使镓面为镜面状态(工艺f)。
将切片基板104的切割面的相反侧粘着于研磨头41，对切割面首先使用粒径15微米的钻石浆体以1.0千克/平方厘米的负荷进行磨光(粗磨光)来提高切片基板104的平坦度。接着，使用粒径为6微米的钻石浆体，以2.0千克/平方厘米的负荷进行磨光(精细磨光)。随后，通过KOH从外延层侧对所得到的切片基板104进行蚀刻。洗净进行精细磨光后的切片基板104，并使用0.1微米粒径的钻石浆体及绒面型的研磨布，以2.0千克/平方厘米的负荷对镓面侧进行镜面研磨。而且，为了除去在切割面的潜伤、结晶应变，洗净后通过反应性离子蚀刻(RIE)来蚀刻表层。将切片基板设置在市售的装置的形成有较厚氧化膜的硅晶片上，使用以氦作为基体的氯气并以250W的条件进行蚀刻。
通过以上的方法能够得到所准备8片的2倍也即16片氮化镓自立基板。全部的氮化镓自立基板是直径50.8毫米的大略圆形，且厚度为约400微米、歪斜为25微米以下。又，表面的位错密度为5×107/平方厘米以下，又，在X射线的摆动曲线(rocking curve)的测定，总半值幅度(FWHM)为170～260角秒(arc sec)的范围，品质非常高。
(实施例2)
将实施例1所得到的16片中的8片氮化镓自立基板再次用作为晶种基板101，如下述进行制造氮化镓自立基板。
如前述，8片晶种基板101是直径50.8毫米、厚度为约400微米、歪斜值为25微米以下且贯穿位错密度为5×107/平方厘米以下的氮化镓自立基板(工艺a)。
接着，与实施例1同样地使用氢化物气相外延装置1，但是使成长时间为7小时30分钟来进行成长(工艺b)。外延层102层的厚度成为610微米。
接着，与实施例1同样地对外延成长基板103进行倒角加工工艺(工艺c)。
接着，对进行倒角加工后的外延成长基板103，将挡板35贴在定位平面部，并设置在如图5所示钢丝锯的晶片平台32。晶片平台32的位置设定是在切割外延成长基板103之前，进行切割硅晶片来确认晶片平台32侧的晶片能够平行地切割成规定厚度。
在切割外延成长基板103时，是将晶种基板101侧压接于晶片平台32。钢丝是使用已电极沉积有20微米的钻石而成的直径130微米的钢丝，并以2毫米/小时的工件移动速度来进行切割(工艺d)。在2分割切片外延成长基板103后，除去挡板35。晶片平台32侧的切片基板(从外延层102侧所得到的切片基板)的厚度为420±10微米，此时的切损为约160微米。切割后对切割面进行倒角加工。
接着，与实施例1同样地对切片基板104进粗磨光及精细磨光后，通过KOH进行蚀刻。但是，在本实施例，因为切片基板的厚度不均度小，所以使负荷为2.0千克/平方厘米来进行粗磨光，来缩短研磨时间。随后，充分地洗净切片基板104，并通过0.1微米的钻石研磨粒进行镜面研磨，且以与实施例1同样条件通过RIE来进行除去研磨变形。随后，再次洗净而得到16片新的氮化镓自立基板。该氮化镓自立基板的尺寸、结晶品质是与实施例1同等。
(实施例3)
与实施例1同样地，在3片贯穿位错密度为1×107/平方厘米的晶种基板101，同时使外延层成长1毫米(＝1000微米)，并进行至制造外延成长基板103的工艺为止。倾斜研磨3片外延成长基板103，并使用高温的氢氧化钾溶液进行蚀刻，来调查蚀刻坑(位错坑)的密度在深度方向的分布。在图9是显示外延层厚度与外延密度的关系图，外延层厚度为0微米是与晶种基板101侧的界面。位错密度在外延成长初期是比基板的位错密度增大1个位数以上，但是往外延成长表面慢慢地减少，在外延成长进行至400～800微米左右的阶段，结果大致接近晶种基板101的位错密度。因为位错密度比晶种基板101大很多的外延层厚度0～300微米左右的部位，是通过2分割切片工艺加以除去，所以得知从外延层102侧所得到的制品氮化镓自立基板104的结晶品质也会成为与晶种基板101同等程度。但是，若外延成长至大于1毫米的厚度时，表面的均匀性会慢慢地变差并产生突起。
又，本发明未限定于上述实施形态。上述实施形态是例示性，凡是具有与本发明的权利要求所记载的技术思想实质上相同构成、且达成相同作用效果的技术，无论如何都包含在本发明的技术范围内。
例如，在上述实施例中，是主要叙述氮化物半导体是镓的氮化物的氮化镓的情况，但是，只要是III族氮化物半导体，便能够应用本发明。

Claims (16)

1.一种氮化物半导体自立基板的制造方法，其特征在于：
从1片晶种基板制造2片氮化物半导体自立基板，至少包含以下工艺：
准备工艺，其是准备成为晶种基板的氮化物半导体自立基板；
外延成长工艺，其是在上述晶种基板上，使与该晶种基板同种的氮化物半导体进行外延成长；及
切片工艺，其是将已进行上述外延成长后的外延成长基板，与外延成长面平行地切割来加以2分割。
2.如权利要求1所述的氮化物半导体自立基板的制造方法，其中将通过权利要求1的氮化物半导体自立基板的制造方法所制造的氮化物半导体自立基板，再次使用作为上述晶种基板。
3.如权利要求1或2所述的氮化物半导体自立基板的制造方法，其中准备多片成为上述晶种基板的氮化物半导体自立基板，并在同一处理室内，对上述多片晶种基板同时进行上述外延成长。
4.如权利要求3所述的氮化物半导体自立基板的制造方法，其中成为上述多片晶种基板的氮化物半导体自立基板，是准备8片以上。
5.如权利要求1至4中任一项所述的氮化物半导体自立基板的制造方法，其中研磨上述已2分割切片而成的外延成长基板的该切割面。
6.如权利要求1至5中任一项所述的氮化物半导体自立基板的制造方法，其中通过氢化物气相外延法来进行上述外延成长。
7.如权利要求1至6中任一项所述的氮化物半导体自立基板的制造方法，其中在上述外延成长工艺中所形成的外延层厚度，设为1毫米以下。
8.如权利要求1至7中任一项所述的氮化物半导体自立基板的制造方法，其中将上述成为晶种基板的氮化物半导体自立基板及上述所制造的氮化物半导体自立基板，作为氮化镓自立基板。
9.如权利要求1至8中任一项所述的氮化物半导体自立基板的制造方法，其中使上述成为晶种基板的氮化物半导体自立基板的直径为37.5毫米以上，厚度为250微米以上，且歪斜值为35微米以下。
10.如权利要求1至9中任一项所述的氮化物半导体自立基板的制造方法，其中使上述成为晶种基板的氮化物半导体自立基板，其贯穿位错密度为5×107/平方厘米以下。
11.如权利要求1至10中任一项所述的氮化物半导体自立基板的制造方法，其中在上述外延成长工艺后，而在上述切片工艺前，对上述外延成长基板的周边部进行倒角加工，并形成用以引导切片工具的槽。
12.如权利要求1至11中任一项所述的氮化物半导体自立基板的制造方法，其中使用刀片的刃厚度为250微米以下的内周刃刀片、钢丝直径为200微米以下的单钢丝锯、或是刀片的刃厚度为250微米以下的单刀片锯，来进行上述切片工艺。
13.如权利要求1至11中任一项所述的氮化物半导体自立基板的制造方法，其中先堆叠多片上述外延成长基板，并使用钢丝直径为200微米以下的多钢丝锯、或是刀片的刃厚度为250微米以下的多刀片锯，将上述堆叠而成的多片外延成长基板同时切片，来进行上述切片工艺。
14.一种氮化物半导体自立基板，其特征为：通过如权利要求1至13中任一项所述的氮化物半导体自立基板的制造方法来制造。
15.如权利要求14所述的氮化物半导体自立基板，其直径为37.5毫米以上，厚度为250微米以上，且歪斜值为35微米以下。
16.如权利要求15所述的氮化物半导体自立基板，其贯穿位错密度为5×107/平方厘米以下。
CN200780048302.4A 2006-12-26 2007-12-05 氮化物半导体自立基板及其制造方法 Active CN101573480B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP349756/2006 2006-12-26
JP2006349756A JP5125098B2 (ja) 2006-12-26 2006-12-26 窒化物半導体自立基板の製造方法
PCT/JP2007/001351 WO2008078401A1 (ja) 2006-12-26 2007-12-05 窒化物半導体自立基板の製造方法及び窒化物半導体自立基板

Publications (2)

Publication Number Publication Date
CN101573480A true CN101573480A (zh) 2009-11-04
CN101573480B CN101573480B (zh) 2014-08-13

Family

ID=39562198

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780048302.4A Active CN101573480B (zh) 2006-12-26 2007-12-05 氮化物半导体自立基板及其制造方法

Country Status (8)

Country Link
US (1) US9127376B2 (zh)
EP (1) EP2119815B1 (zh)
JP (1) JP5125098B2 (zh)
KR (1) KR20090101208A (zh)
CN (1) CN101573480B (zh)
AT (1) ATE556158T1 (zh)
TW (1) TWI394874B (zh)
WO (1) WO2008078401A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077325A (ja) * 2009-09-30 2011-04-14 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体基板の製造方法
JP2011201759A (ja) * 2010-03-05 2011-10-13 Namiki Precision Jewel Co Ltd 多層膜付き単結晶基板、多層膜付き単結晶基板の製造方法および素子製造方法
JP5416650B2 (ja) * 2010-05-10 2014-02-12 日立金属株式会社 窒化ガリウム基板
JP5518566B2 (ja) * 2010-05-10 2014-06-11 信越半導体株式会社 窒化物半導体自立基板の製造方法
JP5830973B2 (ja) * 2010-12-01 2015-12-09 三菱化学株式会社 ＧａＮ自立基板および半導体発光デバイスの製造方法
JP2012156246A (ja) 2011-01-25 2012-08-16 Hitachi Cable Ltd 半導体ウェハ及び半導体デバイスウェハ
RU2479892C2 (ru) * 2011-07-25 2013-04-20 Общество с ограниченной ответственностью "Галлий-Н" Способ изготовления полупроводниковых светоизлучающих элементов
JP5808208B2 (ja) * 2011-09-15 2015-11-10 株式会社サイオクス 窒化物半導体基板の製造方法
WO2014057748A1 (ja) * 2012-10-12 2014-04-17 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
WO2017158747A1 (ja) * 2016-03-16 2017-09-21 株式会社日立製作所 エピタキシャル基板の製造方法および半導体装置の製造方法
US20200091016A1 (en) * 2016-12-27 2020-03-19 Sumitomo Chemical Company, Limited Manufacturing method and inspection method of group-iii nitride laminate, and group-iii nitride laminate
JP6983570B2 (ja) * 2017-08-01 2021-12-17 株式会社サイオクス 半導体積層物の製造方法、窒化物半導体自立基板の製造方法、半導体積層物および半導体装置
WO2019059009A1 (ja) * 2017-09-25 2019-03-28 国立大学法人名古屋大学 気相成長装置
WO2022104074A1 (en) * 2020-11-13 2022-05-19 The Regents Of The University Of California Epitaxy-enabled substrate transfer
CN113345798B (zh) * 2021-06-01 2022-07-12 中科汇通(内蒙古)投资控股有限公司 一种SiC基片外延制备GaN的方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4686682A (en) * 1984-10-09 1987-08-11 Mitsubishi Denki Kabushiki Kaisha Discharge excitation type short pulse laser device
JPS61188983A (ja) 1985-02-18 1986-08-22 Mitsubishi Electric Corp 放電励起型短パルスレ−ザ装置
JP3624441B2 (ja) * 1994-12-06 2005-03-02 株式会社ディスコ インゴット溝付け装置
JPH1053789A (ja) * 1996-08-12 1998-02-24 Nippei Toyama Corp ワイヤー切断加工機用水性加工液組成物
CN100344004C (zh) * 1997-10-30 2007-10-17 住友电气工业株式会社 GaN单晶衬底及其制造方法
KR19990075107A (ko) 1998-03-17 1999-10-05 김규현 반도체웨이퍼 절단용 블레이드의 구조 및 이를이용한 절단 방법
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
JP3788041B2 (ja) * 1998-06-30 2006-06-21 住友電気工業株式会社 ＧａＮ単結晶基板の製造方法
JP3788037B2 (ja) * 1998-06-18 2006-06-21 住友電気工業株式会社 ＧａＮ単結晶基板
JP4145437B2 (ja) * 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
JP3968968B2 (ja) * 2000-07-10 2007-08-29 住友電気工業株式会社 単結晶ＧａＮ基板の製造方法
EP1346085B1 (en) * 2000-11-30 2011-10-12 North Carolina State University Method for producing group iii metal nitride based materials
US6613143B1 (en) * 2001-07-06 2003-09-02 Technologies And Devices International, Inc. Method for fabricating bulk GaN single crystals
US20060011135A1 (en) * 2001-07-06 2006-01-19 Dmitriev Vladimir A HVPE apparatus for simultaneously producing multiple wafers during a single epitaxial growth run
JP4558502B2 (ja) * 2002-12-11 2010-10-06 アンモノ・スプウカ・ジ・オグラニチョノン・オドポヴィエドニアウノシツィオン テンプレート型基板の製造方法
FR2860248B1 (fr) * 2003-09-26 2006-02-17 Centre Nat Rech Scient Procede de realisation de substrats autosupportes de nitrures d'elements iii par hetero-epitaxie sur une couche sacrificielle
US7323256B2 (en) * 2003-11-13 2008-01-29 Cree, Inc. Large area, uniformly low dislocation density GaN substrate and process for making the same
KR100533636B1 (ko) * 2003-12-20 2005-12-06 삼성전기주식회사 질화물 반도체 제조방법 및 그에 따라 제조된 질화물반도체구조
JP3888374B2 (ja) * 2004-03-17 2007-02-28 住友電気工業株式会社 ＧａＮ単結晶基板の製造方法
JP4581490B2 (ja) * 2004-05-31 2010-11-17 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法、及びｉｉｉ−ｖ族窒化物系半導体の製造方法
KR20070058465A (ko) * 2004-08-06 2007-06-08 미쓰비시 가가꾸 가부시키가이샤 Ｇａ 함유 질화물 반도체 단결정, 그 제조 방법, 그리고 그결정을 사용한 기판 및 디바이스
JP4720125B2 (ja) * 2004-08-10 2011-07-13 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
JP4525353B2 (ja) * 2005-01-07 2010-08-18 住友電気工業株式会社 Ｉｉｉ族窒化物基板の製造方法
JP4735949B2 (ja) * 2005-04-08 2011-07-27 日立電線株式会社 Ｉｉｉ−ｖ族窒化物半導体結晶の製造方法およびｉｉｉ−ｖ族窒化物半導体基板の製造方法
JP2006290677A (ja) * 2005-04-11 2006-10-26 Hitachi Cable Ltd 窒化物系化合物半導体結晶の製造方法及び窒化物系化合物半導体基板の製造方法

Also Published As

Publication number Publication date
KR20090101208A (ko) 2009-09-24
EP2119815A4 (en) 2010-05-26
TWI394874B (zh) 2013-05-01
JP2008156189A (ja) 2008-07-10
EP2119815A1 (en) 2009-11-18
WO2008078401A1 (ja) 2008-07-03
CN101573480B (zh) 2014-08-13
EP2119815B1 (en) 2012-05-02
ATE556158T1 (de) 2012-05-15
US9127376B2 (en) 2015-09-08
TW200833884A (en) 2008-08-16
JP5125098B2 (ja) 2013-01-23
US20100001376A1 (en) 2010-01-07

Similar Documents

Publication Publication Date Title
CN101573480B (zh) 氮化物半导体自立基板及其制造方法
US8592948B2 (en) Substrate, epitaxial layer provided substrate, method for producing substrate, and method for producing epitaxial layer provided substrate
EP1528591B1 (en) Method of manufacturing gallium nitride substrate for semiconductors, and gallium nitride semiconductor substrate
US8269251B2 (en) Method for producing group III nitride semiconductor crystal, group III nitride semiconductor substrate, and semiconductor light-emitting device
CN101410950B (zh) 使用纳米结构柔性层和hvpe制造高质量化合物半导体材料的生长方法
WO2011087061A1 (ja) 単結晶基板、それを用いて得られるｉｉｉ族窒化物結晶及びｉｉｉ族窒化物結晶の製造方法
KR20140056224A (ko) 반도체 기판 및 그 제조 방법
JP2008028259A (ja) 単結晶ＧａＮ基板の製造方法
WO2010122933A1 (ja) Iii族窒化物結晶基板の製造方法
JP4941172B2 (ja) Ｉｉｉ−ｖ族窒化物半導体自立基板及びｉｉｉ−ｖ族窒化物半導体自立基板の製造方法
JP6856356B2 (ja) 窒化アルミニウム単結晶基板及び、該単結晶基板の製造方法
US20170278754A1 (en) Method for producing group iii nitride crystal, and ramo4 substrate
US9318314B2 (en) Method of forming a freestanding semiconductor wafer
US20220010455A1 (en) GaN SUBSTRATE WAFER AND METHOD FOR MANUFACTURING GaN SUBSTRATE WAFER

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant